CN110085674B - 一种垂直功率器件及其制作方法 - Google Patents

一种垂直功率器件及其制作方法 Download PDF

Info

Publication number
CN110085674B
CN110085674B CN201910189814.7A CN201910189814A CN110085674B CN 110085674 B CN110085674 B CN 110085674B CN 201910189814 A CN201910189814 A CN 201910189814A CN 110085674 B CN110085674 B CN 110085674B
Authority
CN
China
Prior art keywords
gan
layer
thickness
channel
transition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910189814.7A
Other languages
English (en)
Other versions
CN110085674A (zh
Inventor
何云龙
马晓华
郝跃
杨凌
王冲
毛维
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910189814.7A priority Critical patent/CN110085674B/zh
Publication of CN110085674A publication Critical patent/CN110085674A/zh
Application granted granted Critical
Publication of CN110085674B publication Critical patent/CN110085674B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种垂直功率器件及其制作方法，所述垂直功率器件包括依次设置的漏极金属衬底、第一n+GaN接触层、n+GaN过渡层、n‑GaN渡越层、n‑GaN沟道层；所述n‑GaN沟道层的两侧、以及述n‑GaN渡越层上沟道区以外的区域设置有P‑GaN层；所述n‑GaN沟道层两侧、P‑GaN层外侧设置有栅电极；所述P‑GaN层和栅电极上设置有介质层；所述n‑GaN沟道层上设置有第二n+GaN接触层；所述介质层和第二n+GaN接触层上设置源电极。

Description

一种垂直功率器件及其制作方法
技术领域
本发明涉及电子技术领域，尤其涉及一种垂直功率器件及其制作方法。
背景技术
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。近些年来，以氮化镓(GaN)为代表的宽禁带半导体材料，由于具有更大的禁带宽度(3.4eV)、更高的临界击穿电场(3.3MV/cm)和更高的电子饱和漂移速度(2.5×107cm/s)，以及化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面极具潜力。目前对于GaN功率器件的研究主要是基于AlGaN/GaN HEMT，该结构的功率器件普遍击穿场强较低。且若实现较高的击穿电压，AlGaN/GaN HEMT需要牺牲有源区面积作为代价，其击穿场强相较于GaN本征击穿场强相距较大。为此，采用GaN垂直结构是GaN基功率器件发展的趋势。
美国伦斯勒理工学院的Z.D.Li等人使用超结结构，设计并仿真了一种具有60μm厚缓冲层、3μm宽超结的GaN基垂直型功率器件，其阈值电压为1.3V，Ron×A达到4.2mΩ·cm2，击穿电压为12.4kV。美国Avogy公司的H.Nie等人将阻挡层与源极电极相连，制作了GaN基增强型垂直功率器件，其阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm。美国麻省理工学院的Min Sun制作了垂直Fin结构的功率器件，该器件阈值电压为1V，击穿电压为800V，特征导通电阻为0.36mΩ·cm2。从以上垂直器件的研究可以看出，目前垂直器件可以实现较高的击穿电压，但是器件的阈值电压仍较低，且高击穿电压与低导通电阻兼容问题亟需解决。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出了一种垂直功率器件，包括依次设置的漏极金属衬底、第一n+GaN接触层、n+GaN过渡层、n-GaN渡越层、n-GaN沟道层；
所述n-GaN沟道层的两侧、以及述n-GaN渡越层上沟道区以外的区域设置有P-GaN层；
所述n-GaN沟道层两侧、P-GaN层外侧设置有栅电极；
所述P-GaN层和栅电极上设置有介质层；
所述n-GaN沟道层上设置有第二n+GaN接触层；
所述介质层和第二n+GaN接触层上设置源电极。
在本发明一些实施例中，所述n+GaN过渡层的掺杂浓度高于n-GaN渡越层。
在本发明一些实施例中，所述第一n+GaN接触层的掺杂浓度为1×1018cm-3～1×1019cm-3；所述n+GaN过渡层的厚度为100～300nm，掺杂浓度为1×1018cm-3～1×1019cm-3；n-GaN渡越层厚度为2～6μm，掺杂浓度为1×1015cm-3～1×1017cm-3；第二n+GaN接触层厚度为100～300nm，其中掺杂浓度为1×1018cm-3～1×1019cm-3；所述P-GaN层，厚度为10～30nm，P型掺杂浓度为1×1017cm-3～1×1019cm-3。
在本发明一些实施例中，所述n-GaN沟道层的深度为1～5μm，宽度为200～400nm。
同时，本发明还提供一种垂直功率器件的制作方法，包括：
在漏极金属衬底上外延生长GaN厚膜材料；所述GaN厚膜材料包括第一n+GaN接触层、n+GaN过渡层、n-GaN层、第二n+GaN接触层；
对所述第二n+GaN接触层进行刻蚀，并对所述n-GaN层进行部分刻蚀，在n-GaN层远离n+GaN过渡层的一侧形成n-GaN沟道层；
在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层；
在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极；
在P-GaN层、栅电极上沉积介质层；
在所述介质层和第二n+GaN接触层上制作源电极；
制作栅电极上的金属互联。
可选的，所述在衬底层上外延生长GaN厚膜材料的步骤具体包括：
在衬底基片上，利用PLD沉积第一n+GaN接触层；
利用MBE设备，在n+GaN接触层上依次生长n+GaN过渡层、n-GaN层、第二n+GaN接触层，其中，n+GaN过渡层的掺杂浓度高于n-GaN层。
可选的，所述在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层的步骤具体包括：
利用MBE设备在所述n-GaN渡越层以及所述n-GaN沟道层表面沉积P-GaN层；
利用ICP工艺，对P-GaN层进行刻蚀，将第二n+GaN接触层上方的p-GaN层刻蚀掉。
可选的，在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属层的蒸发，使所述栅金属层覆盖所述n-GaN沟道层、第二n+GaN接触层和P-GaN层；
采用感应耦合等离子体刻蚀工艺对所述栅金属层进行自对准栅电极刻蚀，得到完整的栅电极。
可选的，所述在所述介质层和n+GaN接触层上制作源电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
从上面所述可以看出，本发明实施例提供的垂直功率器件，通过三维pn结全控结构与n+掺杂GaN材料结构的有机结合，制备GaN基垂直结构功率器件，该结构在栅电极附近设计有P-GaN层，可以有效降低栅电极边缘的峰值电场，同时对沟道电子进行有效调控。可实现击穿电压高、导通电阻小、阈值电压高的高压功率器件，具有创新性。同时，本发明实施例提供的垂直功率器件，为电子导电，pn结仅调控电场和阈值电压，金属与P-GaN接触为肖特基接触，几乎没有pn结复合电流的影响，降低了器件导通电阻与寄生电容，可降低导通电阻的同时有效提升器件转换效率。此外，本发明实施例提供的垂直功率器件结构采用金属衬底外延，减少了减薄和背金等繁琐制程工艺，采用自对准栅结构减少栅电极光刻带来的偏差，有效提高器件的成品率和可靠性，工艺兼容性高，可降低制作成本与工艺复杂度。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅试图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1A、1B为本发明实施例提供的垂直功率器件主要组成部分示意图；
图2为本发明实施例提供的垂直功率器件制作方法流程示意图；
图3A-3I为本发明实施例提供的垂直功率器件制作过程层结构变化示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
本发明首先提供一种垂直功率器件，如图1A、图1B所示，包括依次设置的漏极金属衬底101、第一n+GaN接触层102、n+GaN过渡层103、n-GaN渡越层104、n-GaN沟道层105；
所述n-GaN沟道层105的两侧、以及述n-GaN渡越层104上沟道区以外的区域设置有P-GaN层106；
所述n-GaN沟道层105两侧、P-GaN层106外侧设置有栅电极107；
所述P-GaN层106和栅电极107上设置有介质层108；
所述n-GaN沟道层105上设置有第二n+GaN接触层109；
所述介质层108和第二n+GaN接触层109上设置源电极110。
上述实施例中，n+GaN为n+掺杂的GaN，n-GaN为n-掺杂的GaN，P-GaN为P掺杂GaN。
本发明实施例通过对基于漏极金属衬底外延的的GaN厚膜材料进行高深宽比的GaN刻蚀，形成垂直结构的沟道，然后进行P型掺杂GaN(P-GaN)层的沉积，形成pn结调控的垂直沟道，栅电极金属覆盖于沟道的两侧。栅电极金属不仅可以通过pn结作用耗尽沟道电子，而且可以降低栅电极泄漏电流。该结构在零栅压下可实现沟道电子完全耗尽，形成增强型器件。
在本发明一些实施例中，所述n+GaN过渡层的掺杂浓度高于n-GaN渡越层。
在本发明一些实施例中，所述第一n+GaN接触层的掺杂浓度为1×1018cm-3～1×1019cm-3；所述n+GaN过渡层的厚度为100～300nm，掺杂浓度为1×1018cm-3～1×1019cm-3；n-GaN渡越层厚度为2～6μm，掺杂浓度为1×1015cm-3～1×1017cm-3；第二n+GaN接触层厚度为100～300nm，其中掺杂浓度为1×1018cm-3～1×1019cm-3；所述P-GaN层，厚度为10～30nm，P型掺杂浓度为1×1017cm-3～1×1019cm-3。
在本发明一些实施例中，所述n-GaN沟道层的深度为1～5μm，宽度为200～400nm。
本发明实施例的垂直功率器件采用自对准栅电极结构，自对准栅电极结构的关键点在于高深宽比的GaN刻蚀、P-GaN层保形覆盖及精确可控的金属刻蚀。高深宽比的GaN刻蚀需要在保证良好的刻蚀形貌前提下降低刻蚀引起的缺陷密度；保形覆盖的P-GaN层沉积需要保证介质层的沉积质量，同时对GaN刻蚀沟道具有良好的覆盖。
同时，本发明还提供一种垂直功率器件的制作方法，如图2所示，包括：
步骤201：在漏极金属衬底上外延生长GaN厚膜材料；如图3A所示，漏极金属衬底301可以选用Cu衬底，所述GaN厚膜材料包括第一n+GaN接触层302、n+GaN过渡层303、n-GaN层304、第二n+GaN接触层305；
步骤202：对所述第二n+GaN接触层进行刻蚀，并对所述n-GaN层进行部分刻蚀，如图3B所示，未被刻蚀的在n-GaN层为n-GaN渡越层306，远离n+GaN过渡层303的一侧形成n-GaN沟道层307；
步骤203：在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层；具体而言，首先如图3C所示，在n-GaN渡越层306和n-GaN沟道层307上沉积覆盖n-GaN渡越层306和n-GaN沟道层307的P-GaN层308，然后刻蚀P-GaN层308，得到图3D所示的结构；
步骤204：在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极；具体而言，先在图3D所示的器件表面上沉积一层栅金属层309，如图3E所示，然后刻蚀栅金属层309，得到栅电极310，如图3F所示；
步骤205：在P-GaN层、栅电极上沉积介质层；具体而言，在图3E所示的器件表面上沉积介质层311，如图3G所示，然后刻蚀介质层311使得第二n+GaN接触层305暴露，如图3H所示；
步骤206：在所述介质层和第二n+GaN接触层上制作源电极；如图3G所示，源电极312覆盖图3F所示的器件的表面，如图3I所示；
步骤207：制作栅电极上的金属互联。
在本发明一些实施例中，所述在衬底层上外延生长GaN厚膜材料的步骤具体包括：
在衬底基片上，利用PLD沉积第一n+GaN接触层；
利用MBE设备，在n+GaN接触层上依次生长n+GaN过渡层、n-GaN层、第二n+GaN接触层，其中，n+GaN过渡层的掺杂浓度高于n-GaN层。
在本发明一些实施例中，所述在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层的步骤具体包括：
利用MBE设备在所述n-GaN渡越层以及所述n-GaN沟道层表面沉积P-GaN层；
利用ICP工艺，对P-GaN层进行刻蚀，将第二n+GaN接触层上方的p-GaN层刻蚀掉。
在本发明一些实施例中，在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属层的蒸发，使所述栅金属层覆盖所述n-GaN沟道层、第二n+GaN接触层和P-GaN层；
采用感应耦合等离子体刻蚀工艺对所述栅金属层进行自对准栅电极刻蚀，得到完整的栅电极。
在上述实施例中，采用自对准栅电极刻蚀的方法制作栅电极，自对准栅电极的金属刻蚀可以降低工艺复杂度，该工艺需要保证刻蚀的精确度、均匀性及良好的各向异性。
在本发明一些实施例中，所述在所述介质层和n+GaN接触层上制作源电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
以下本发明三种具体实施例。
实施例一:制作沟道宽度为200nm的氮化镓增强型垂直功率晶体管。具体包括如下步骤：
步骤11：利用PLD与MBE在漏极金属衬底外延生长GaN厚膜材料。
步骤111：所述漏极金属衬底为Cu衬底，在该衬底上，利用PLD沉积厚度为40nm的第一n+GaN接触层，其中掺杂浓度为1×1018cm-3；
步骤112：利用MBE设备，在第一n+GaN接触层上生长厚度为100nm的高掺杂GaN层，即n+GaN过渡层，其中掺杂浓度为1×1018cm-3；
步骤113：利用MBE设备，在n+GaN过渡层上生长厚度为2μm的低掺杂n-GaN层，其中掺杂浓度为1×1015cm-3；
步骤114：在低掺杂n-GaN层生长厚度为100nm的第二n+GaN接触层，其中掺杂浓度为1×1018cm-3。
步骤12：制作岛状n-GaN沟道层。具体包括如下步骤：
步骤121：利用感应耦合等离子体刻蚀(ICP，Inductive Coupled Plasma)工艺，对第二n+GaN接触层和部分低掺杂n-GaN层进行刻蚀，刻蚀深度为1.1μm，形成方形长方体形岛状沟道，沟道宽度为200nm；未刻蚀的n-GaN层即为n-GaN渡越层；
步骤122：利用MBE设备在器件表面沉积p-GaN层，厚度为10nm，p型掺杂浓度为1×1017cm-3；
步骤123：利用ICP工艺，对p-GaN层进行刻蚀，将第二n+GaN接触层上方的p-GaN层刻蚀掉。
步骤13：制作栅电极。具体包括如下步骤：
步骤131：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅电极层的金属的蒸发，使其覆盖在整个器件表面，栅电极层的金属选用Au，厚度为1μm；
步骤132：蒸发完成后进行采用感应耦合等离子体刻蚀工艺进行自对准栅极刻蚀，得到完整的栅电极。栅电极位于n-GaN沟道层两侧，P-GaN层外侧；
步骤14：介质层沉积及源电极制作。具体包括如下步骤：
步骤141：采用PECVD进行SiN介质层沉积，沉积厚度为100nm；
步骤142：采用ICP工艺将源电极区域上方的介质层去除，漏出源电极区域；
步骤143：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源电极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
步骤15：互连金属制作。互连金属的制作方式可采用现有工艺，例如可通过下述步骤制作互连金属：
步骤151：采用感应耦合等离子体刻蚀机在等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅极区域的SiN层，形成互联开孔；
步骤152：在栅极开孔区域采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
实施例二：制作沟道宽度为300nm的氮化镓增强型垂直功率晶体管。具体包括如下步骤：
步骤21：利用PLD与MBE在漏极金属衬底的外延生长GaN厚膜材料。
步骤211：在金属Cu衬底基片上，利用PLD设备沉积厚度为60nm的第一n+GaN接触层，其中掺杂浓度为5×1018cm-3；
步骤212：利用MBE设备，在第一n+GaN接触层上生长厚度为200nm的高掺杂n+GaN层，即n+GaN过渡层，其中掺杂浓度为5×1018cm-3；
步骤213：利用MBE设备，在n+GaN过渡层上生长厚度为4μm的低掺杂n-GaN层，其中掺杂浓度为1×1016cm-3；
步骤214：在低掺杂n-GaN层生长厚度为200nm的第二n+GaN接触层，其中掺杂浓度为1×1018cm-3。
步骤22：制作岛状n-GaN沟道。包括如下步骤：
步骤221：利用感应耦合等离子体刻蚀(ICP)工艺，对GaN厚膜进行刻蚀，刻蚀深度为2.2μm，形成方形岛状沟道，沟道宽度为300nm；
步骤222：利用MBE设备在器件表面沉积p掺杂GaN层，厚度为20nm，p型掺杂浓度为1×1018cm-3；
步骤223：利用ICP工艺，对p掺杂GaN层进行刻蚀，将第二n+GaN接触层上方的p-GaN层刻蚀掉。
步骤23：制作栅电极。具体包括如下步骤：
步骤231：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使其覆盖在整个器件表面，栅金属选用Au，厚度为1.5μm；
步骤232：蒸发完成后进行采用感应耦合等离子体刻蚀工艺进行自对准栅金属层刻蚀，得到完整的栅电极。
步骤24：介质层沉积及源电极制作。具体包括如下步骤：
步骤241：采用PECVD进行SiN介质层沉积，沉积厚度为200nm；
步骤242：采用ICP将源极区域上方的介质层去除，漏出源极区域；
步骤243：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
步骤25：互连金属制作。具体包括如下步骤：
步骤251：采用感应耦合等离子体刻蚀机在等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅电极区域的SiN层，形成互联开孔；
步骤252：在栅电极开孔区域采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
实施例三：制作沟道宽度为400nm的氮化镓增强型垂直功率晶体管。
步骤31：利用PLD与MBE在漏极金属衬底外延生长GaN厚膜材料。具体包括如下步骤：
步骤311：在金属Cu衬底基片上，利用PLD设备沉积厚度为80nm的第一n+GaN接触层，其中掺杂浓度为1×1019cm-3；
步骤312：利用MBE设备，在第一n+GaN接触层上生长厚度为300nm的高掺杂GaN层，其中掺杂浓度为1×1019cm-3；
步骤313：利用MBE设备，在第一n+GaN接触层上生长厚度为6μm的低掺杂n-GaN层，其中掺杂浓度为1×1017cm-3；
步骤314：在低掺杂n-GaN层生长厚度为300nm的第二n+GaN接触层，其中掺杂浓度为1×1019cm-3。
步骤32：岛状n-GaN沟道制作。具体包括如下步骤：
步骤321：利用感应耦合等离子体刻蚀(ICP)工艺，对GaN厚膜进行刻蚀，刻蚀深度为3.3μm，形成方形岛状沟道，沟道宽度为400nm；
步骤322：利用MBE设备在器件表面沉积p-GaN层，厚度为30nm，p型掺杂浓度为1×1019cm-3；
步骤323：利用ICP工艺，对p-GaN层进行刻蚀，将n+GaN接触层上方的p-GaN层刻蚀掉。
步骤33：制作栅电极。具体包括如下步骤：
步骤331：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属的蒸发，使其覆盖在整个器件表面，栅金属栅金属选用Au，厚度为2μm；
步骤332：蒸发完成后进行采用感应耦合等离子体刻蚀工艺进行自对准栅极刻蚀，得到完整的栅电极。
步骤34：介质层沉积及源电极制作。具体包括如下步骤：
步骤341：采用PECVD进行SiN介质层沉积，沉积厚度为300nm；
步骤342：采用ICP将源极区域上方的介质层去除，漏出源极区域；
步骤343：采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
步骤35：互连金属制作。具体包括如下步骤：
步骤351：采用感应耦合等离子体刻蚀机在等离子体中以0.5nm/s的刻蚀速率刻蚀去除栅极区域的SiN层，形成互联开孔；
步骤352：在栅极开孔区域采用Ohmiker-50电子束蒸发台以0.3nm/s的蒸发速率对制作好掩模的基片进行引线电极金属蒸发，金属选用Ti厚度为20nm，Au厚度为200nm；最后在引线电极金属蒸发完成后进行剥离，得到完整的引线电极。
综上，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (9)

1.一种垂直功率器件，其特征在于，包括依次设置的漏极金属衬底、第一n+GaN接触层、n+GaN过渡层、n-GaN渡越层、n-GaN沟道层；
所述n-GaN沟道层的两侧、以及述n-GaN渡越层上沟道区以外的区域设置有P-GaN层；
所述n-GaN沟道层两侧、P-GaN层外侧设置有栅电极；
所述P-GaN层和栅电极上设置有介质层；
所述n-GaN沟道层上设置有第二n+GaN接触层；
所述介质层和第二n+GaN接触层上设置源电极。
2.根据权利要求1所述的垂直功率器件，其特征在于，所述n+GaN过渡层的掺杂浓度高于n-GaN渡越层。
3.根据权利要求1所述的垂直功率器件，其特征在于，所述第一n+GaN接触层的掺杂浓度为1×1018cm-3～1×1019cm-3；所述n+GaN过渡层的厚度为100～300nm，掺杂浓度为1×1018cm-3～1×1019cm-3；n-GaN渡越层厚度为2～6μm，掺杂浓度为1×1015cm-3～1×1017cm-3；第二n+GaN接触层厚度为100～300nm，其中掺杂浓度为1×1018cm-3～1×1019cm-3；所述P-GaN层，厚度为10～30nm，P型掺杂浓度为1×1017cm-3～1×1019cm-3。
4.根据权利要求1所述的垂直功率器件，其特征在于，所述n-GaN沟道层的深度为1～5μm，宽度为200～400nm。
5.一种垂直功率器件的制作方法，其特征在于，包括：
在漏极金属衬底上外延生长GaN厚膜材料；所述GaN厚膜材料包括第一n+GaN接触层、n+GaN过渡层、n-GaN层、第二n+GaN接触层；
对所述第二n+GaN接触层进行刻蚀，并对所述n- GaN层进行部分刻蚀，在n-GaN层远离n+GaN过渡层的一侧形成n-GaN沟道层；
在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层；所述n-GaN渡越层为所述n-GaN沟道层和所述n+GaN过渡层之间未被刻蚀的部分n-GaN层；
在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极；
在P-GaN层、栅电极上沉积介质层；
在所述介质层和第二n+GaN接触层上制作源电极；
制作栅电极上的金属互联。
6.根据权利要求5所述的垂直功率器件的制作方法，其特征在于，所述在漏极金属衬底层上外延生长GaN厚膜材料的步骤具体包括：
在衬底基片上，利用PLD沉积第一n+GaN接触层；
利用MBE设备，在n+GaN接触层上依次生长n+GaN过渡层、n-GaN层、第二n+GaN接触层，其中，n+GaN过渡层的掺杂浓度高于n-GaN层。
7.根据权利要求5所述的垂直功率器件的制作方法，其特征在于，所述在n-GaN渡越层除n-GaN沟道层以外的区域、以及所述n-GaN沟道层的侧壁上沉积P-GaN层的步骤具体包括：
利用MBE设备在所述n-GaN渡越层以及所述n-GaN沟道层表面沉积P-GaN层；
利用ICP工艺，对P-GaN层进行刻蚀，将第二n+GaN接触层上方的p-GaN层刻蚀掉。
8.根据权利要求5所述的垂直功率器件的制作方法，其特征在于，在所述n-GaN沟道层两侧、P-GaN层外侧制作栅电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行栅金属层的蒸发，使所述栅金属层覆盖所述n-GaN沟道层、第二n+GaN接触层和P- GaN层；
采用感应耦合等离子体刻蚀工艺对所述栅金属层进行自对准栅电极刻蚀，得到完整的栅电极。
9.根据权利要求5所述的垂直功率器件的制作方法，其特征在于，所述在所述介质层和第二n+GaN接触层上制作源电极的步骤具体包括：
采用Ohmiker-50电子束蒸发台以0.1nm/s的蒸发速率进行源电极制作，源极金属依次选用Ti/Al/Ni/Au，其中Ti厚度为20nm，Al厚度为120nm，Ni厚度为45nm，Au厚度为100nm。
CN201910189814.7A 2019-03-13 2019-03-13 一种垂直功率器件及其制作方法 Active CN110085674B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910189814.7A CN110085674B (zh) 2019-03-13 2019-03-13 一种垂直功率器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910189814.7A CN110085674B (zh) 2019-03-13 2019-03-13 一种垂直功率器件及其制作方法

Publications (2)

Publication Number Publication Date
CN110085674A CN110085674A (zh) 2019-08-02
CN110085674B true CN110085674B (zh) 2021-02-26

Family

ID=67413278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910189814.7A Active CN110085674B (zh) 2019-03-13 2019-03-13 一种垂直功率器件及其制作方法

Country Status (1)

Country Link
CN (1) CN110085674B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113921609A (zh) * 2021-09-27 2022-01-11 深圳大学 一种垂直氮化镓场效应晶体管及其制备方法
CN116978943B (zh) * 2023-09-14 2024-01-30 广东致能科技有限公司 一种增强型半导体器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103219377B (zh) * 2013-03-25 2016-01-06 复旦大学 一种实现源漏栅非对称自对准的射频功率器件及其制备方法
JP2015056486A (ja) * 2013-09-11 2015-03-23 株式会社東芝 半導体装置およびその製造方法
GB2547661A (en) * 2016-02-24 2017-08-30 Jiang Quanzhong Layered vertical field effect transistor and methods of fabrication
CN106298778A (zh) * 2016-09-30 2017-01-04 中国科学院微电子研究所 半导体器件及其制造方法及包括该器件的电子设备

Also Published As

Publication number Publication date
CN110085674A (zh) 2019-08-02

Similar Documents

Publication Publication Date Title
CN109004017B (zh) 具有极化结纵向泄漏电流阻挡层结构的hemt器件及其制备方法
CN109524460B (zh) 高空穴移动率晶体管
JP2016510514A (ja) 窒化物パワーデバイスおよびその製造方法
CN105914232A (zh) T栅N面GaN/AlGaN鳍式高电子迁移率晶体管
US10256332B1 (en) High hole mobility transistor
CN105762078A (zh) GaN基纳米沟道高电子迁移率晶体管及制作方法
CN106158923A (zh) 基于多二维沟道的增强型GaN FinFET
CN105932041A (zh) N面GaN基鳍式高电子迁移率晶体管及制作方法
US20180076287A1 (en) Semiconductor device and semiconductor substrate
CN106684151A (zh) 一种GaN侧墙绝缘栅鳍式高电子迁移率晶体管及其制造方法
CN105814673A (zh) 半导体装置及其制造方法
CN110085674B (zh) 一种垂直功率器件及其制作方法
CN112420850A (zh) 一种半导体器件及其制备方法
CN106057883A (zh) 一种高迁移率晶体管的制作方法
CN108598149A (zh) 一种GaN基HEMT器件
TW201947766A (zh) 高電子遷移率電晶體
CN117438457B (zh) 凹槽栅型GaN基HEMT器件及其制备方法
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN106558606B (zh) 一种具有多重栅极结构的晶体管及其制备方法
CN206322705U (zh) 一种GaN HEMT器件
CN108352408B (zh) 半导体装置、电子部件、电子设备以及半导体装置的制造方法
CN102315261B (zh) 半导体器件及其制造方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN109888012B (zh) GaN基超结型垂直功率晶体管及其制作方法
CN110676166B (zh) P-GaN帽层的FinFET增强型器件及制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant