JP2013074209A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
JP2013074209A
JP2013074209A JP2011213471A JP2011213471A JP2013074209A JP 2013074209 A JP2013074209 A JP 2013074209A JP 2011213471 A JP2011213471 A JP 2011213471A JP 2011213471 A JP2011213471 A JP 2011213471A JP 2013074209 A JP2013074209 A JP 2013074209A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
semiconductor layer
region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011213471A
Other languages
English (en)
Other versions
JP5784440B2 (ja
Inventor
Shuichi Tomabechi
秀一 苫米地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011213471A priority Critical patent/JP5784440B2/ja
Priority to US13/569,536 priority patent/US8962409B2/en
Priority to TW101128759A priority patent/TWI463656B/zh
Priority to CN201210324746.9A priority patent/CN103077890B/zh
Priority to KR1020120098283A priority patent/KR101394206B1/ko
Publication of JP2013074209A publication Critical patent/JP2013074209A/ja
Application granted granted Critical
Publication of JP5784440B2 publication Critical patent/JP5784440B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

【課題】オン抵抗を増加させることなく、ノーマリーオフとなる半導体装置を提供する。
【解決手段】基板１１の上に、第１の半導体層１４、第２の半導体層１５及びｐ型の不純物元素が含まれている半導体キャップ層１６を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層２１を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層１７を形成する工程と、前記第３の半導体層の上にゲート電極３１を形成する工程と、を有することを特徴とする半導体装置の製造方法により上記課題を解決する。
【選択図】図２

Description

本発明は、半導体装置の製造方法及び半導体装置に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
このような窒化物半導体を用いたＨＥＭＴは、基板上に、ＡｌＧａＮ／ＧａＮ（窒化アルミニウムガリウム／窒化ガリウム）へテロ構造が形成されており、ＧａＮ層を電子走行層とするものである。尚、基板は、サファイア、ＳｉＣ（シリコンカーバイド）、ＧａＮ（窒化ガリウム）、Ｓｉ（シリコン）等により形成されたものが用いられている。
窒化物半導体の一種であるＧａＮは、高い飽和電子速度や広いバンドギャップを有しており、高い耐圧特性を得ることができ、優れた電気的特性を有している。また、ＧａＮは、ｃ軸に平行な［０００１］方向に極性を有している（ウルツ鉱型）。よって、ＡｌＧａＮ／ＧａＮのヘテロ構造を形成した場合には、ＡｌＧａＮとＧａＮとの格子定数の違いによる格子歪みにより、ピエゾ分極が誘起され、ＧａＮ層における界面近傍には高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が発生する。
具体的に、図１に基づき、従来からあるＨＥＭＴの一例について説明する。この構造のＨＥＭＴは、基板９１１上に、ＡｌＮバッファ層９１２、ｉ−ＡｌＧａＮバッファ層９１３、電子走行層９１４、電子供給層９１５が形成され、電子供給層９１５の上には、ゲート電極９２１、ソース電極９２２、ドレイン電極９２３が形成されている。このような構造により、電子走行層９１４において、電子走行層９１４を形成しているｉ−ＧａＮと電子供給層９１５を形成しているｉ−ＡｌＧａＮとの界面近傍には、２ＤＥＧ９１４ａが発生する。
ところで、安全性の観点から等から、高出力・高効率増幅器、大電力スイッチングデバイス等のパワーデバイスにおいては、ゼロバイアスの際には、流れる電流を遮断することのできるノーマリーオフ特性が不可欠である。しかしながら、図１に示される従来の構造のＨＥＭＴでは、ＡｌＧａＮ／ＧａＮのヘテロ界面に発生する２ＤＥＧにおける電子が高濃度であるため、流れる電流を遮断するためには、ゲート電極９２１に負バイアスを印加する必要がある。よって、ＧａＮを用いたデバイスはＳｉを用いたデバイスの限界を超える低オン抵抗を実現することはできるものの、パワーデバイスとしてインバータ等に用いることは困難であった。
このため、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ノーマリーオフにするためには、ゲート電極９２１直下における２ＤＥＧ９１４ａの電子を減少させて、閾値電圧を正側にシフトさせる必要がある。閾値電圧を正側にシフトさせる方法としては、ＡｌＧａＮの薄膜化やＡｌ組成を低減させることにより、分極効果による２ＤＥＧの電子の発生を抑制する方法が考えられる。しかしながら、これらの方法では、２ＤＥＧにおける電子の減少に伴い、オン抵抗が増大してしまうという問題点を有している。
また、オン抵抗を増大させることなく、ノーマリーオフにする方法としては、ＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、ゲート電極直下にｐ−ＧａＮ層を積層した構造が開示されている（例えば、特許文献２）。この構造においては、ゲート電極直下におけるｐ−ＧａＮ層よりホールが注入され、電子走行層における２ＤＥＧにおける電子の濃度を減少させることができる。これにより、閾値電圧を正側にシフトさせることができ、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
特開２００２−３５９２５６号公報 特開２００８−９８４３４号公報
ところで、ｐ−ＧａＮ層が形成されているＡｌＧａＮ／ＧａＮのヘテロ構造を有するＨＥＭＴにおいて、オン抵抗を増加させることなく、ノーマリーオフにするためには、ゲート電極直下においてホールを多数発生させることが重要となる。通常、ｐ−ＧａＮ層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）法により、ＭｇをドープしたＧａＮ層により形成されるが、ＧａＮ層の内部におけるＭｇは水素と結合しており、成長直後の状態では電気的に活性しておらず、ホールを発生しない。このため、窒素雰囲気中で熱処理を行なうことにより、ＧａＮ層より水素を脱離させ、Ｍｇを活性化させｐ型にする方法が一般的に行なわれている。しかしながら、ＭｇをドープしたＧａＮ層において、ゲート電極直下の領域のみを活性化させ、それ以外の領域を活性化させないように形成しようとしても、活性化された領域と活性化されていない領域との境界が、熱処理条件等により変動する可能性がある。従って、製造されるＨＥＭＴの歩留りの低下や、均一性の低下を招くおそれがある。特に、ノーマリーオフを確実にするためＭｇをドープしたＧａＮ層の厚さを厚く形成した場合には、この傾向が顕著になるものと推察される。
また、ＧａＮの結晶構造は六方晶ウルツ鉱構造であり、ｃ軸方向の反転対称性を欠くため自発分極を示し、結晶が歪むとさらにピエゾ分極が生じる特徴を有しており、これにより内部に内部電界が生じる。この内部電界は不純物元素をドーピングすることにより生じる電界よりも強いことが知られている。通常、ＧａＮ層における表面は、Ｇａ面となり、Ｇａ安定化面成長においては、表面側のピエゾ電荷が負、奥側のピエゾ電荷が正となるため、内部電界により表面方向には水素（プロトン）が抜けにくい。これにより、Ｍｇの活性化率は低くなり、ホールが発生しにくく、ノーマリーオフにすることが困難となる。
従って、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、均一性が高く、オン抵抗を増加させることなく、ノーマリーオフにすることのできる半導体装置の製造方法及び半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、前記第３の半導体層の上にゲート電極を形成する工程と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成された半導体キャップ層と、前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、前記第３の半導体層の上に形成された前記ゲート電極と、前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、を有し、前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、前記第３の半導体層は、ｐ型であることを特徴とする。
開示の半導体装置の製造方法及び半導体装置によれば、半導体材料としてＧａＮ等の窒化物半導体を用いた半導体装置において、高い均一性で、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
従来のＧａＮを用いたＨＥＭＴの構造図 第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置のゲート電圧とドレイン電流の特性図 第１の実施の形態における他の半導体装置の構造図 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
図２に基づき本実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５、半導体キャップ層である下部ＭｇドープＧａＮ層１６が順次形成されている。尚、半導体キャップ層である下部ＭｇドープＧａＮ層１６は、ｐ型の不純物材料がドープされた窒化物半導体層である。ゲート電極３１の直下における下部ＭｇドープＧａＮ層１６の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層である上部ＭｇドープＧａＮ層１７が形成されている。また、下部ＭｇドープＧａＮ層１６上において、上部ＭｇドープＧａＮ層１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、下部ＭｇドープＧａＮ層１６と接するように形成されている。
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は、酸化物や窒化物等を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤ（Atomic Layer Deposition）により形成された酸化アルミニウム等の絶縁体により形成されている。
本実施の形態では、半導体キャップ層となる下部ＭｇドープＧａＮ層１６には、ｐ型領域となるｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとが形成されており、ｐ−ＧａＮ領域１６ａはゲート電極３１の直下となる位置に形成されている。よって、ゲート電極３１の直下を除く領域においては高抵抗領域１６ｂが形成される。尚、ｐ−ＧａＮ領域１６ａでは不純物元素であるＭｇが活性化しｐ型となっており、高抵抗領域１６ｂではＭｇは水素と結合しており活性化してはいないためｐ−ＧａＮ領域１６ａよりも高抵抗となっている。第３の半導体層となる上部ＭｇドープＧａＮ層１７は、下部ＭｇドープＧａＮ層１６におけるｐ−ＧａＮ領域１６ａの上に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。このため、下部ＭｇドープＧａＮ層１６においては、ｐ−ＧａＮ領域１６ａよりも高抵抗領域１６ｂの方が水素の密度が高い。
これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍に形成される２ＤＥＧ１４ａでは、高抵抗領域１６ｂの直下における電子の密度を低下させることなく、ｐ−ＧａＮ領域１６ａの直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。尚、本実施の形態においては、ゲート電極３１の直下においては、ｐ−ＧａＮ領域１６ａと上部ＭｇドープＧａＮ層１７が、高抵抗領域１６ｂと比べて厚く形成されている。よって、より一層ゲート電極３１の直下における２ＤＥＧの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
尚、本実施の形態において、ｐ−ＧａＮ領域１６ａ等の直下とは、電子供給層１５等を介した下の領域も含むものであり、ゲート電極３１の直下とは、ｐ−ＧａＮ領域１６ａ及び電子供給層１５等を介した下の領域も含むものである。
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図３〜図４に基づき説明する。
最初に、図３（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５及び下部ＭｇドープＧａＮ層１６の窒化物半導体層をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されており、下部ＭｇドープＧａＮ層１６は膜厚が約３ｎｍとなるように形成されている。
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
下部ＭｇドープＧａＮ層１６は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるように不純物元素としてＭｇがドープされたＧａＮにより形成されている。本実施の形態においては、下部ＭｇドープＧａＮ層１６には、不純物濃度が、１×１０１９ｃｍ−３となるように不純物元素としてＭｇがドープされている。尚、成膜直後における下部ＭｇドープＧａＮ層１６は、膜中に水素を含んでおり、この水素とＭｇとが結合しており、Ｍｇの活性化はされてはおらず、高抵抗になっている。
次に、図３（ｂ）に示すように、下部ＭｇドープＧａＮ層１６の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、下部ＭｇドープＧａＮ層１６の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
次に、図３（ｃ）に示すように、窒素雰囲気中において、４００℃〜１０００℃に加熱することにより熱処理を行なう。これにより、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されていない開口部２１ａが形成されている領域では、下部ＭｇドープＧａＮ層１６に含まれていた水素成分が放出され活性化されｐ型となり、ｐ−ＧａＮ領域１６ａが形成される。尚、下部ＭｇドープＧａＮ層１６において、表面に誘電体層２１が形成されている領域では、誘電体層２１により水素の放出が阻まれ、下部ＭｇドープＧａＮ層１６より水素が脱離しない。よって、ＭｇとＨの結合が維持されており、Ｍｇの活性化はなされず、高抵抗領域１６ｂとなる。本実施の形態では、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、結晶歪みが小さく、内部電界も小さい。よって、誘電体層２１の開口部２１ａより、開口部２１ａが形成されている領域における下部ＭｇドープＧａＮ層１６に含まれる水素を効果的に脱離させることができる。また、下部ＭｇドープＧａＮ層１６の厚さは、約３ｎｍと極めて薄いため、開口部２１ａが形成されている領域においてのみ下部ＭｇドープＧａＮ層１６に含まれる水素を脱離させることができる。よって、ｐ−ＧａＮ領域１６ａと高抵抗領域１６ｂとの境界を所定の位置に再現性よく形成することができる。このような観点から、下部ＭｇドープＧａＮ層１６の厚さは、３ｎｍ以上、１０ｎｍ以下であることが好ましい。このようにして、下部ＭｇドープＧａＮ層１６において、誘電体層２１が形成されていない領域にはｐ−ＧａＮ領域１６ａが形成され、誘電体層２１が形成されていない領域には高抵抗領域１６ｂが形成される。本実施の形態では、この熱処理は、誘電体層２１が形成されたものをＭＯＶＰＥ装置に入れ、ＭＯＶＰＥ装置のチャンバー内を窒素雰囲気にして加熱することにより行なう。
次に、図４（ａ）に示すように、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上に、上部ＭｇドープＧａＮ層１７を形成する。具体的には、上部ＭｇドープＧａＮ層１７は、ＭＯＶＰＥによるエピタキシャル成長により選択的に形成されるため、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、下部ＭｇドープＧａＮ層１６が露出しているｐ−ＧａＮ領域１６ａ上にのみ上部ＭｇドープＧａＮ層１７を形成することができる。尚、上部ＭｇドープＧａＮ層１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
この後、窒素雰囲気中で熱処理を行なうことにより、上部ＭｇドープＧａＮ層１７の内部の水素を脱離させ、上部ＭｇドープＧａＮ層１７を活性化させてｐ型にする。上部ＭｇドープＧａＮ層１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よくより多くの水素を脱離させることができる。
このように形成される上部ＭｇドープＧａＮ層１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態では、膜厚が約５０ｎｍとなるように形成されている。上部ＭｇドープＧａＮ層１７は、より多くのホールを供給することができるよう厚く形成されていることが好ましく、下部ＭｇドープＧａＮ層１６よりも厚く形成されていることが好ましい。本実施の形態では、熱処理と上部ＭｇドープＧａＮ層１７の成膜をＭＯＶＰＥ装置の同一のチャンバー内で連続して行なうことができるため、上部ＭｇドープＧａＮ層１７が成長するｐ−ＧａＮ領域１６ａ上において、ゴミ等が付着することを防ぐことができる。
次に、図４（ｂ）に示すように、上部ＭｇドープＧａＮ層１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、上部ＭｇドープＧａＮ層１７及び下部ＭｇドープＧａＮ層１６のｐ−ＧａＮ領域１６ａは活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域において、２ＧＥＤ１４ａにおける電子を消失させることができ、図５に示されるように、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。尚、図５において、図１に示す構造ＨＥＭＴの特性を線５Ａで示し、本実施の形態における図２に示す構造のＨＥＭＴの特性を線５Ｂで示す。
本実施の形態においては、下部ＭｇドープＧａＮ層１６の高抵抗領域１６ｂは高抵抗化されており、高抵抗領域１６ｂの直下においては２ＤＥＧ１４ａの電子が減少することはなく、オン抵抗が増加することはない。また、ｐ型となる上部ＭｇドープＧａＮ層１７及びｐ−ＧａＮ領域１６ａと高抵抗化されている高抵抗領域１６ｂとは、膜厚も異なり、境界も明確である。従って、本実施の形態における半導体装置は、均一性が高く、また、歩留りも高い。
尚、図３（ｃ）に示す熱処理は、下部ＭｇドープＧａＮ層１６が薄い場合は、ホールの供給量の違いがあまりないため、熱処理を行なわなくとも同等に近い半導体装置を得ることが可能である。
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、図６に示すように絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図４（ａ）に示される構造のものを作製した後、上部ＭｇドープＧａＮ層１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態について説明する。図７に示されるように、本実施の形態における半導体装置は、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、第１の半導体層である電子走行層１４、第２の半導体層である電子供給層１５が順次形成されている。ゲート電極３１の直下における電子供給層１５の上には、第３の半導体層であるｐ型の不純物材料がドープされた窒化物半導体層であるＭｇドープＧａＮ層１１７が形成されている。また、電子供給層１５上において、ＭｇドープＧａＮ層１１７が形成されている領域を除く領域には、誘電体層２１が形成されている。ゲート電極３１は、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を介して形成されており、ソース電極３２及びドレイン電極３３は、電子供給層１５と接するように形成されている。
本実施の形態では、基板１１にはＳｉ基板が用いられ、第１のバッファ層１２にはＡｌＮが用いられ、第２のバッファ層１３にはＡｌＧａＮが用いられている。また、第１の半導体層となる電子走行層１４にはｉ−ＧａＮが用いられ、第２の半導体層となる電子供給層１５にはｉ−ＡｌＧａＮが用いられている。また、誘電体層２１は酸化物や窒化物を含む誘電体材料により形成されており、例えば、ＳｉＯ２により形成されている。絶縁膜２２は、ゲート絶縁膜となるものであり、例えば、ＡＬＤにより形成された酸化アルミニウム等の絶縁体により形成されている。
本実施の形態では、第３の半導体層となるＭｇドープＧａＮ層１１７は、ゲート電極３１の直下となる領域に形成されており、不純物元素であるＭｇが活性化しておりｐ型となっている。これにより、電子走行層１４において、電子走行層１４と電子供給層１５との界面近傍には、２ＤＥＧ１４ａが形成されるが、ＭｇドープＧａＮ層１１７が形成されている領域の下においてのみ電子を消失させることができる。即ち、２ＤＥＧ１４ａにおいて、ＭｇドープＧａＮ層１１７が形成されていない領域の直下における電子の密度を低下させることなく、ＭｇドープＧａＮ層１１７が形成されている領域の直下においてのみ電子を消失させることができる。よって、本実施の形態における半導体装置では、オン抵抗を増加させることなく、ノーマリーオフにすることができる。
本実施の形態における半導体装置においては、ゲート電極３１の直下には、ｐ型となるＭｇドープＧａＮ層１１７が形成されており、ゲート電極３１を除く領域には、誘電体層２１は形成されているものの、ｐ型となる領域は形成されていない。よって、より一層ゲート電極３１の直下における２ＤＥＧ１４ａの電子を確実に消失させることができ、高い均一性で、より確実にノーマリーオフにすることができる。
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について、図８〜図９に基づき説明する。
最初に、図８（ａ）に示すように、基板１１上に、第１のバッファ層１２、第２のバッファ層１３、電子走行層１４、電子供給層１５をＭＯＶＰＥ法によりエピタキシャル成長させることにより形成する。本実施の形態では、第１のバッファ層１２は膜厚が約２００ｎｍのＡｌＮにより形成されており、第２のバッファ層１３は膜厚が約６００ｎｍのＡｌＧａＮにより形成されている。また、電子走行層１４は膜厚が約１２００ｎｍのＧａＮにより形成されており、電子供給層１５は膜厚が約２０ｎｍのＡｌＧａＮにより形成されている。
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、Ｍｇの原料ガスにはＣｐ２Ｍｇ（シクロペンタジエニルマグネシウム）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
また、窒化物半導体層を形成する際に供給されるアンモニアガスは、１００〜１００００ｓｃｃｍの流量で供給され、窒化物半導体層を形成する際の成長圧力は５０Ｔｏｒｒ〜３００Ｔｏｒｒであり、成長温度は１０００℃〜１２００℃である。
基板１１は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板を用いることができる。本実施の形態では、基板１１は、ＳｉＣ基板が用いられている。
第２のバッファ層１３は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．４、即ち、Ａｌ０．４Ｇａ０．６Ｎとなるように形成されている。
電子供給層１５は、ＡｌＸＧａ１−ＸＮと表わした場合に、Ｘの値が０．１〜０．３になるように形成されている。本実施の形態では、Ｘの値が０．２、即ち、Ａｌ０．２Ｇａ０．８Ｎとなるように形成されている。また、電子供給層１５は、ｉ−ＡｌＧａＮであっても、ｎ−ＡｌＧａＮであってもよい。ｎ−ＡｌＧａＮを形成する場合には、不純物元素としてＳｉがドープされており、Ｓｉの濃度が１×１０１８ｃｍ−３〜１×１０２０ｃｍ−３、例えば、１×１０１９ｃｍ−３となるようにＳｉがドープされている。この際、Ｓｉの原料ガスとしては、例えば、ＳｉＨ４等が用いられる。
次に、図８（ｂ）に示すように、電子供給層１５の表面において、ゲート電極３１が形成される領域を除く領域に誘電体層２１を形成する。具体的には、電子供給層１５の表面に、スパッタリング等により膜厚が約２００ｎｍのＳｉＯ２等の誘電体膜を成膜する。次に、この誘電体膜上にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、ウェットエッチングまたはドライエッチング等により、レジストパターンが形成されていない領域の誘電体膜を除去することにより、ＳｉＯ２等によりゲート電極３１が形成される領域に開口部２１ａを有する誘電体層２１を形成する。この後、レジストパターンは、有機溶剤等により除去する。尚、誘電体層２１はＳｉＮ等により形成してもよい。
次に、図８（ｃ）に示すように、誘電体層２１の開口部２１ａにおいて電子供給層１５が露出している領域上に、ＭｇドープＧａＮ層１１７を形成する。具体的には、ＭｇドープＧａＮ層１１７は、ＭＯＶＰＥによりエピタキシャル成長により選択的に形成されるため、誘電体層２１の開口部２１ａが形成されている電子供給層１５が露出している領域上においてのみ結晶成長し、誘電体層２１上には殆ど形成されない。よって、電子供給層１５が露出している領域上においてのみＭｇドープＧａＮ層１１７を形成することができる。尚、ＭｇドープＧａＮ層１１７は、不純物濃度が、５×１０１８ｃｍ−３〜５×１０２０ｃｍ−３となるようにＭｇがドープされたＧａＮにより形成されており、本実施の形態においては、不純物濃度が、１×１０１９ｃｍ−３となるようにＭｇがドープされている。
この後、窒素雰囲気中で熱処理を行なうことにより、ＭｇドープＧａＮ層１１７の内部の水素を脱離させ、ＭｇドープＧａＮ層１１７を活性化させてｐ型にする。ＭｇドープＧａＮ層１１７では、内部電界が存在していない膜面に対し横方向、即ち、膜厚方向より水素を脱離させることができるため、効率よく、より多くの水素を脱離させることができる。尚、ＭｇドープＧａＮ層１１７の膜厚は、５０ｎｍ〜２００ｎｍが好ましく、本実施の形態においては、ＭｇドープＧａＮ層１１７は、膜厚が約５０ｎｍとなるように形成されている。
次に、図９に示すように、ＭｇドープＧａＮ層１１７の上に、ゲート絶縁膜となる絶縁膜２２を形成し、絶縁膜２２上にゲート電極３１を形成する。また、ソース電極３２及びドレイン電極３３が形成される領域において誘電体層２１を除去し、誘電体層２１が除去された領域にソース電極３２及びドレイン電極３３を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。本実施の形態における半導体装置では、絶縁膜２２を介したゲート電極３１の直下において、ＭｇドープＧａＮ層１１７は活性化しているため、ホールを多数発生させることができる。これにより、ゲート電極３１の直下の領域におおいて、２ＧＥＤ１４ａにおける電子を消失させることができ、ゲート電圧を正側にシフトさせることができ、ノーマリーオフにすることができる。また、ゲート電極３１の直下を除く領域には、ＭｇドープＧａＮ層１１７は形成されていないため、この領域の直下においては２ＤＥＧ１４ａの電子が減少することはないため、オン抵抗が増加することはない。本実施の形態における半導体装置においては、ゲート電極３１の直下において、ｐ型となるＭｇドープＧａＮ層１１７が形成されている領域が形成されている。よって、ｐ型となるＭｇドープＧａＮ層１１７が形成されていない領域の境界は明確であり、製造される半導体装置の均一性が高く、また、歩留りも高い。
また、上記説明においては、絶縁膜２２を形成した構造の半導体装置について説明したが、本実施の形態における半導体装置は、絶縁膜２２が形成されていない構造のものであってもよい。具体的には、このような半導体装置は、図８（ｃ）に示すものを作製した後、ＭｇドープＧａＮ層１１７の上に、絶縁膜２２を形成することなくゲート電極３１を形成することにより作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１０に基づき説明する。尚、図１０は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態における半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極３３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１１に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１１に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１１に示す例では３つ）４６８を備えている。図１１に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１２に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１２に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１２に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記２）
前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）
基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
前記第３の半導体層の上にゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記４）
前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする付記１から３のいずれかに記載の半導体装置の製造方法。
（付記５）
前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする付記１から４のいずれかに記載の半導体装置の製造方法。
（付記６）
前記ｐ型の不純物元素は、Ｍｇであることを特徴とする付記１から５のいずれかに記載の半導体装置の製造方法。
（付記７）
前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする付記１から６のいずれかに記載の半導体装置の製造方法。
（付記８）
前記第２の半導体層または前記半導体キャップ層に接してソース電極及びドレイン電極を形成する工程を有することを特徴とする付記１から７のいずれかに記載の半導体装置の製造方法。
（付記９）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成された半導体キャップ層と、
前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
（付記１０）
前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする付記９に記載の半導体装置。
（付記１１）
前記半導体キャップ層において、前記高抵抗領域における水素の濃度は、前記ｐ型領域における水素の濃度よりも高いことを特徴とする付記１０に記載の半導体装置。
（付記１２）
前記第１の半導体層、前記第２の半導体層、前記半導体キャップ層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記９から１１のいずれかに記載の半導体装置。
（付記１３）
前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする付記９から１２のいずれかに記載の半導体装置。
（付記１４）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
前記第２の半導体層の上において、前記第３の半導体層が形成されている領域を除く領域に形成された誘電体層と、
前記第３の半導体層の上に形成された前記ゲート電極と、
前記第２の半導体層に接して形成されたソース電極及びドレイン電極と、
を有し、
前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、ｐ型であることを特徴とする半導体装置。
（付記１５）
前記第１の半導体層、前記第２の半導体層及び前記第３の半導体層は、窒化物半導体により形成されているものであることを特徴とする付記１４に記載の半導体装置。
（付記１６）
前記誘電体層は、ＳｉＯ２またはＳｉＮを含む材料により形成されていることを特徴とする付記９から１５のいずれかに記載の半導体装置。
（付記１７）
前記ｐ型不純物元素は、Ｍｇであることを特徴とする付記９から１６のいずれかに記載の半導体装置。
（付記１８）
前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする付記９から１７のいずれかに記載の半導体装置。
（付記１９）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記９から１８のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１１ 基板
１２ 第１のバッファ層
１３ 第２のバッファ層
１４ 電子走行層（第１の半導体層）
１４ａ ２ＤＥＧ
１５ 電子供給層（第２の半導体層）
１６ 下部ＭｇドープＧａＮ層（半導体キャップ層）
１６ａ ｐ−ＧａＮ領域（ｐ型領域）
１６ｂ 高抵抗領域
１７ 上部ＭｇドープＧａＮ層（第３の半導体層）
２１ 誘電体層
２１ａ 開口部
２２ 絶縁膜
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極

Claims (12)

  1. 基板の上に、第１の半導体層、第２の半導体層及びｐ型の不純物元素が含まれている半導体キャップ層を順次形成する工程と、
    前記半導体キャップ層を形成した後、開口部を有する誘電体層を形成する工程と、
    前記開口部において露出している前記半導体キャップ層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
    前記第３の半導体層の上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 前記誘電体層を形成する工程の後、窒素雰囲気中で熱処理を行う工程を有し、
    前記窒素雰囲気中で熱処理を行なった後、前記第３の半導体層を形成する工程を行なうことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 基板の上に、第１の半導体層及び第２の半導体層を順次形成する工程と、
    前記第２の半導体層を形成した後、開口部を有する誘電体層を形成する工程と、
    前記開口部において露出している前記第２の半導体層の上に、ｐ型の不純物元素が含まれている第３の半導体層を形成する工程と、
    前記第３の半導体層の上にゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 前記第３の半導体層を形成する工程は、前記第３の半導体層を成膜し、前記第３の半導体層を成膜した後、窒素雰囲気中で熱処理を行うものであることを特徴とする請求項１から３のいずれかに記載の半導体装置の製造方法。
  5. 前記第３の半導体層の上に、絶縁膜を形成する工程を有し、
    前記ゲート電極は、前記絶縁膜を介した前記第３の半導体層上に形成されるものであることを特徴とする請求項１から４のいずれかに記載の半導体装置の製造方法。
  6. 前記第３の半導体層は、ＭＯＶＰＥにより形成されるものであることを特徴とする請求項１から５のいずれかに記載の半導体装置の製造方法。
  7. 基板の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成された半導体キャップ層と、
    前記半導体キャップ層の上において、ゲート電極が形成される領域の下に形成された第３の半導体層と、
    前記第３の半導体層の上に形成された前記ゲート電極と、
    前記第２の半導体層または前記半導体キャップ層に接して形成されたソース電極及びドレイン電極と、
    を有し、
    前記半導体キャップ層及び前記第３の半導体層には、半導体材料にｐ型不純物元素がドープされており、
    前記第３の半導体層は、ｐ型であることを特徴とする半導体装置。
  8. 前記半導体キャップ層において、前記ゲート電極の直下にはｐ型領域が形成されており、前記ｐ型領域を除く領域は、前記ｐ型領域よりも抵抗の高い高抵抗領域が形成されていることを特徴とする請求項７に記載の半導体装置。
  9. 前記半導体キャップ層の上において、前記第３の半導体層が形成されている領域を除く領域には、誘電体層が形成されていることを特徴とする請求項７または８に記載の半導体装置。
  10. 前記第３の半導体層と前記ゲート電極との間には、絶縁膜が形成されていることを特徴とする請求項７から９のいずれかに記載の半導体装置。
  11. 請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
  12. 請求項７から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
JP2011213471A 2011-09-28 2011-09-28 半導体装置の製造方法及び半導体装置 Expired - Fee Related JP5784440B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011213471A JP5784440B2 (ja) 2011-09-28 2011-09-28 半導体装置の製造方法及び半導体装置
US13/569,536 US8962409B2 (en) 2011-09-28 2012-08-08 Semiconductor device and fabrication method
TW101128759A TWI463656B (zh) 2011-09-28 2012-08-09 半導體裝置及製造方法
CN201210324746.9A CN103077890B (zh) 2011-09-28 2012-09-04 半导体器件和制造方法
KR1020120098283A KR101394206B1 (ko) 2011-09-28 2012-09-05 반도체 장치의 제조 방법 및 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011213471A JP5784440B2 (ja) 2011-09-28 2011-09-28 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
JP2013074209A true JP2013074209A (ja) 2013-04-22
JP5784440B2 JP5784440B2 (ja) 2015-09-24

Family

ID=47910297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011213471A Expired - Fee Related JP5784440B2 (ja) 2011-09-28 2011-09-28 半導体装置の製造方法及び半導体装置

Country Status (5)

Country Link
US (1) US8962409B2 (ja)
JP (1) JP5784440B2 (ja)
KR (1) KR101394206B1 (ja)
CN (1) CN103077890B (ja)
TW (1) TWI463656B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
US10038086B2 (en) 2016-03-16 2018-07-31 Sumitomo Electric Industries, Ltd. Process for forming a high electron mobility transistor
CN108352324A (zh) * 2015-12-28 2018-07-31 德州仪器公司 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
JP2018160668A (ja) * 2017-03-23 2018-10-11 ローム株式会社 窒化物半導体装置
JP2019134041A (ja) * 2018-01-30 2019-08-08 ローム株式会社 窒化物半導体装置
KR102065113B1 (ko) * 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
US11769825B2 (en) 2016-08-24 2023-09-26 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package

Families Citing this family (179)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
CN102637723A (zh) * 2012-03-28 2012-08-15 华为技术有限公司 GaN衬底、半导体器件及其制作方法
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
TW201513341A (zh) 2013-08-01 2015-04-01 Efficient Power Conversion Corp 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
JP5707463B2 (ja) * 2013-09-30 2015-04-30 株式会社豊田中央研究所 半導体装置とその製造方法
KR102216538B1 (ko) * 2013-10-23 2021-02-18 삼성전자주식회사 트랜지스터 및 그 동작 방법
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US20190288089A9 (en) * 2015-12-28 2019-09-19 Texas Instruments Incorporated Methods for transistor epitaxial stack fabrication
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
CN106935653A (zh) * 2017-04-21 2017-07-07 中航（重庆）微电子有限公司 一种氮化镓二次外延增强型电子器件及其制备方法
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
KR102597978B1 (ko) 2017-11-27 2023-11-06 에이에스엠 아이피 홀딩 비.브이. 배치 퍼니스와 함께 사용하기 위한 웨이퍼 카세트를 보관하기 위한 보관 장치
CN111344522B (zh) 2017-11-27 2022-04-12 阿斯莫Ip控股公司 包括洁净迷你环境的装置
CN107887435A (zh) * 2017-11-28 2018-04-06 中国科学院半导体研究所 增强型GaN HEMT的制备方法
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TW202325889A (zh) 2018-01-19 2023-07-01 荷蘭商Ａｓｍ 智慧財產控股公司 沈積方法
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
EP3737779A1 (en) 2018-02-14 2020-11-18 ASM IP Holding B.V. A method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US11492703B2 (en) 2018-06-27 2022-11-08 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR20200030162A (ko) 2018-09-11 2020-03-20 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
CN110970344A (zh) 2018-10-01 2020-04-07 Asm Ip控股有限公司 衬底保持设备、包含所述设备的系统及其使用方法
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP2020096183A (ja) * 2018-12-14 2020-06-18 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Ａｓｍ 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
TW202044325A (zh) 2019-02-20 2020-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 填充一基板之一表面內所形成的一凹槽的方法、根據其所形成之半導體結構、及半導體處理設備
TW202104632A (zh) 2019-02-20 2021-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TW202100794A (zh) 2019-02-22 2021-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基材處理設備及處理基材之方法
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
KR20200108248A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOCN 층을 포함한 구조체 및 이의 형성 방법
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
JP2020167398A (ja) 2019-03-28 2020-10-08 エーエスエム・アイピー・ホールディング・ベー・フェー ドアオープナーおよびドアオープナーが提供される基材処理装置
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー．ブイ． ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP2021015791A (ja) 2019-07-09 2021-02-12 エーエスエム アイピー ホールディング ビー．ブイ． 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
CN110459472B (zh) * 2019-08-05 2022-12-09 中国电子科技集团公司第十三研究所 增强型GaN场效应晶体管及其制造方法
KR20210018759A (ko) 2019-08-05 2021-02-18 에이에스엠 아이피 홀딩 비.브이. 화학물질 공급원 용기를 위한 액체 레벨 센서
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー．ブイ． 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TW202129060A (zh) 2019-10-08 2021-08-01 荷蘭商Ａｓｍ Ｉｐ控股公司 基板處理裝置、及基板處理方法
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
KR20210045930A (ko) 2019-10-16 2021-04-27 에이에스엠 아이피 홀딩 비.브이. 실리콘 산화물의 토폴로지-선택적 막의 형성 방법
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
CN110690284A (zh) * 2019-11-19 2020-01-14 南方科技大学 一种氮化镓基场效应晶体管及其制备方法
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP2021090042A (ja) 2019-12-02 2021-06-10 エーエスエム アイピー ホールディング ビー．ブイ． 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
KR20210080214A (ko) 2019-12-19 2021-06-30 에이에스엠 아이피 홀딩 비.브이. 기판 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
JP2021109175A (ja) 2020-01-06 2021-08-02 エーエスエム・アイピー・ホールディング・ベー・フェー ガス供給アセンブリ、その構成要素、およびこれを含む反応器システム
KR20210095050A (ko) 2020-01-20 2021-07-30 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
US11876356B2 (en) 2020-03-11 2024-01-16 Asm Ip Holding B.V. Lockout tagout assembly and system and method of using same
KR20210117157A (ko) 2020-03-12 2021-09-28 에이에스엠 아이피 홀딩 비.브이. 타겟 토폴로지 프로파일을 갖는 층 구조를 제조하기 위한 방법
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Ａｓｍ Ｉｐ控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
US11898243B2 (en) 2020-04-24 2024-02-13 Asm Ip Holding B.V. Method of forming vanadium nitride-containing layer
KR20210132605A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 냉각 가스 공급부를 포함한 수직형 배치 퍼니스 어셈블리
CN111477547A (zh) * 2020-04-26 2020-07-31 广东省半导体产业技术研究院 一种增强型功率器件及其制作方法
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US20230015133A1 (en) * 2020-06-03 2023-01-19 Enkris Semiconductor, Inc. Semi-conductor structure and manufacturing method thereof
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 基板處理方法
US20220005944A1 (en) * 2020-07-02 2022-01-06 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device structures and methods of manufacturing the same
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於沉積鉬層之方法及系統
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
CN113838931A (zh) * 2021-08-23 2021-12-24 华灿光电（浙江）有限公司 高电子迁移率晶体管芯片及其制备方法
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2009094337A (ja) * 2007-10-10 2009-04-30 Toyota Central R&D Labs Inc 半導体素子の製造方法
JP2011029506A (ja) * 2009-07-28 2011-02-10 Panasonic Corp 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP2004260114A (ja) * 2003-02-27 2004-09-16 Shin Etsu Handotai Co Ltd 化合物半導体素子
US7709859B2 (en) 2004-11-23 2010-05-04 Cree, Inc. Cap layers including aluminum nitride for nitride-based transistors
US7456443B2 (en) * 2004-11-23 2008-11-25 Cree, Inc. Transistors having buried n-type and p-type regions beneath the source region
US7709269B2 (en) * 2006-01-17 2010-05-04 Cree, Inc. Methods of fabricating transistors including dielectrically-supported gate electrodes
TWI512831B (zh) * 2007-06-01 2015-12-11 Univ California 氮化鎵ｐ型／氮化鋁鎵／氮化鋁／氮化鎵增強型場效電晶體
JP5032965B2 (ja) * 2007-12-10 2012-09-26 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
KR101694883B1 (ko) * 2009-04-08 2017-01-10 이피션트 파워 컨버젼 코퍼레이션 역확산 억제 구조
US20100270591A1 (en) 2009-04-27 2010-10-28 University Of Seoul Industry Cooperation Foundation High-electron mobility transistor
US8895993B2 (en) * 2011-01-31 2014-11-25 Taiwan Semiconductor Manufacturing Company, Ltd. Low gate-leakage structure and method for gallium nitride enhancement mode transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220895A (ja) * 2006-02-16 2007-08-30 Matsushita Electric Ind Co Ltd 窒化物半導体装置およびその製造方法
JP2008098434A (ja) * 2006-10-12 2008-04-24 Matsushita Electric Ind Co Ltd 窒化物半導体トランジスタ及びその製造方法
JP2009094337A (ja) * 2007-10-10 2009-04-30 Toyota Central R&D Labs Inc 半導体素子の製造方法
JP2011029506A (ja) * 2009-07-28 2011-02-10 Panasonic Corp 半導体装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065113B1 (ko) * 2013-05-01 2020-01-10 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
CN108352324A (zh) * 2015-12-28 2018-07-31 德州仪器公司 用于族iiia-n装置的非蚀刻性气体冷却外延堆叠
JP2019500755A (ja) * 2015-12-28 2019-01-10 日本テキサス・インスツルメンツ株式会社 Ｉｉｉａ−ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
JP7068676B2 (ja) 2015-12-28 2022-05-17 テキサス インスツルメンツ インコーポレイテッド Ｉｉｉａ－ｎ族デバイスのための非エッチ気体冷却エピタキシャルスタック
US10038086B2 (en) 2016-03-16 2018-07-31 Sumitomo Electric Industries, Ltd. Process for forming a high electron mobility transistor
US11769825B2 (en) 2016-08-24 2023-09-26 Rohm Co., Ltd. Nitride semiconductor device and nitride semiconductor package
JP2018101667A (ja) * 2016-12-19 2018-06-28 株式会社東芝 半導体装置及びその製造方法
JP2018160668A (ja) * 2017-03-23 2018-10-11 ローム株式会社 窒化物半導体装置
JP7308593B2 (ja) 2017-03-23 2023-07-14 ローム株式会社 窒化物半導体装置
JP2019134041A (ja) * 2018-01-30 2019-08-08 ローム株式会社 窒化物半導体装置
JP7097708B2 (ja) 2018-01-30 2022-07-08 ローム株式会社 窒化物半導体装置

Also Published As

Publication number Publication date
KR20130034587A (ko) 2013-04-05
US8962409B2 (en) 2015-02-24
TW201314898A (zh) 2013-04-01
TWI463656B (zh) 2014-12-01
KR101394206B1 (ko) 2014-05-19
US20130075788A1 (en) 2013-03-28
JP5784440B2 (ja) 2015-09-24
CN103077890B (zh) 2016-02-17
CN103077890A (zh) 2013-05-01

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
JP6136571B2 (ja) 半導体装置及び半導体装置の製造方法
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
US9269782B2 (en) Semiconductor device
US9142638B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP2014072429A (ja) 半導体装置
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP2014072431A (ja) 半導体装置
JP2014183125A (ja) 半導体装置
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2015070064A (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP6398678B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP2017139390A (ja) 半導体装置、電源装置及び増幅器
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2017168862A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140702

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140926

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150624

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150710

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150722

R150 Certificate of patent or registration of utility model

Ref document number: 5784440

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees