TWI559405B - 具有大焊墊且接觸電阻降低之GaN系肖特基二極體 - Google Patents

具有大焊墊且接觸電阻降低之GaN系肖特基二極體 Download PDF

Info

Publication number
TWI559405B
TWI559405B TW104111786A TW104111786A TWI559405B TW I559405 B TWI559405 B TW I559405B TW 104111786 A TW104111786 A TW 104111786A TW 104111786 A TW104111786 A TW 104111786A TW I559405 B TWI559405 B TW I559405B
Authority
TW
Taiwan
Prior art keywords
active layer
electrode
fingers
semiconductor device
pad
Prior art date
Application number
TW104111786A
Other languages
English (en)
Other versions
TW201631666A (zh
Inventor
林意茵
Original Assignee
微協通用半導體有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 微協通用半導體有限責任公司 filed Critical 微協通用半導體有限責任公司
Publication of TW201631666A publication Critical patent/TW201631666A/zh
Application granted granted Critical
Publication of TWI559405B publication Critical patent/TWI559405B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

具有大焊墊且接觸電阻降低之GaN系肖特基二極體
本發明是有關半導體裝置之領域。
肖特基二極體係藉金屬接觸半導體層而形成的半導體裝置。介於金屬和半導體層之間的接點形成整流接點,相較於完全在半導體層中形成的p-n接點二極體,其具有改良的二極體切換能力。因此,相較於p-n接點二極體,肖特基二極體具有較低的開通電壓和較快的切換速率。用於切換損耗為主要耗能來源的應用(如切換模式供電器)上,肖特基二極體為理想者。
已經知道自以氮化物為基礎的化合物半導體材料製造的電子裝置。亦被稱為III-氮化物半導體裝置之此電子裝置係由以第III族氮化物為基礎的材料製得。以氮化物為基礎的化合物半導體裝置因為其較寬的能隙和較高的崩潰電壓特性,使得彼適用於高電壓和高溫應用而為所欲者。特別地,曾描述具有高崩潰電壓和低電阻的III- V氮化鎵(GaN)化合物半導體肖特基二極體。經由使用III-氮化物半導體肖特基能障二極體,可改良切換模式供電器的效能。
藉由在兩種不同的III-氮化物(如AlGaN和GaN)的雜界面形成2-維電子氣體,以III-氮化物為基礎的半導體裝置能夠使得電子的移動性最大化。咸信此2-維電子氣體補償應變誘發的壓電極化電荷和III-氮化物晶體結構的非理想本質所生成之自發的極化電荷。此2-維電子氣體受到量子限定於較窄的能隙III-氮化物(如GaN)連接較大能隙III-氮化物(如AlGaN)處之雜接點的能隙彎曲區域。因此,在似肖特基二極體中,電子會沿著介於陽極和陰極之間之限定的通道流動。藉雜結構參數(如Al組成、AlGaN層厚度、和內稟晶體極性)定出電荷密度。在III-氮化物電力裝置中,電荷密度將因應施用的閘電壓且可根據能隙變化而局部移除。因此,可以非常迅速地改變III-氮化物電力裝置的切換速率。
圖1所示者為以GaN為基礎的肖特基二極體的例子。此二極體100包括基板10、緩衝層20、形成於緩衝層20上的GaN層30和形成於GaN層30上的AlGaN層40。二維傳導通道位於介於GaN層30和AlGaN層40之間的界面處。陽極60和陰極70作用為用於裝置的電接點。陽極60形成於AlGaN層40上並以其建立肖特基界面。陰極70形成於AlGaN層40上並以其建立歐姆接點。
圖1所示之簡單的肖特基二極體構形的一個問題在於用於高電流應用時並不實際,此因其傳導長度不足之故。欲於高電流量操作,須實質上提高整體裝置尺寸。這是因為AlGaN/GaN肖特基二極體的正向電流正比於總肖特基閘極長度之故。因此,欲以20mA/mm GaN SBD進行1A電流(例如),肖特基閘極長度須為500mm,此使得電力裝置的設計不切實際。
用以提高總肖特基閘極長度的一個一般的發展係形成突指形電極。此發展中,陰極的歐姆接點與肖特基接點的突指形電極互相叉合。此交替的接點模式可被重複任何所欲次數,以提高電極長度。肖特基電極皆電連接至陽極結合墊而歐姆接點皆電連至陰極結合墊。此結合墊亦用以建立至裝置的電線結合連接。但是,若結合墊的尺寸不夠大,則多個薄電線用以承載將負載的大電流。除了提高接點電阻以外,多個薄電線提高材料成本和組裝時間。另一方面,若提高結合墊尺寸以因應較厚的電線,則尺寸會提高且單一模具的成本會依對應量而提高。用於覆晶和焊接封裝,特別地,此設計造成總晶圓面積的使用不足。
根據本發明的一個特點,半導體裝置包括基板、第一和第二活性層及第一和第二電極。第一活性層位於基板上方。第二活性層位於第一活性層上。第二活性層 所具有的能隙高於第一活性層,使得在該第一活性層和該第二活性層之間生成二維電子氣體層。第一電極與第二活性層建立肖特基接點。第一電極包括第一電極墊和與該第一電極墊電接觸之第一組突指。第二電極與第一活性層建立歐姆接點。第二電極包括第二電極墊和與該第二電極墊電接觸之第二組突指。該第一和第二組電極突指形成互相叉合模式。第一電極墊位於第一和第二組電極突指上方。
10‧‧‧基板
20‧‧‧緩衝層
30‧‧‧GaN層
40‧‧‧AlGaN層
60‧‧‧陽極
70‧‧‧陰極
100‧‧‧二極體
122‧‧‧陽極
124‧‧‧陰極
126‧‧‧介電體
130‧‧‧陽極墊
140‧‧‧陰極墊
222‧‧‧陽極的互相叉合部分
224‧‧‧陰極的互相叉合部分
230‧‧‧陽極墊
240‧‧‧陰極墊
300‧‧‧二極體
330‧‧‧GaN層
340‧‧‧AlGaN層
360‧‧‧陽極
370‧‧‧陰極
500‧‧‧配置
510‧‧‧陽極墊
520‧‧‧陰極墊
550‧‧‧第一複數陽極突指
555‧‧‧第二複數陽極突指
560‧‧‧第一複數陰極突指
565‧‧‧第二複數陰極突指
600‧‧‧二極體
610‧‧‧基板
615‧‧‧第一活性層
620‧‧‧第二活性層
625‧‧‧歐姆陰極突指
630‧‧‧肖特基陽極突指
640‧‧‧陽極墊
645‧‧‧介電層
650‧‧‧陰極墊
800‧‧‧裝置
810‧‧‧肖特基電極
820‧‧‧陰極墊
圖1出示以GaN為基礎的肖特基二極體的例子。
圖2出示使用互相叉合電極之以GaN為基礎的肖特基二極體的平面圖。
圖3出示陽極墊置於電極之互相叉合部分上方之以GaN為基礎的肖特基二極體的平面圖。
圖4係以GaN為基礎的肖特基二極體的部分截面圖。
圖5a出示陰極墊位於中心之以GaN為基礎的肖特基二極體的平面圖。
圖5b出示陽極經移除,以使得位於下方的突指電極可見之以GaN為基礎的肖特基二極體的平面圖。
圖6係沿著線I-I取得之圖5所示的二極體的截面圖。
圖7係沿著線II-II取得之圖5所示的二極體 的截面圖。
圖8出示使用圓形肖特基電極之以GaN為基礎的肖特基二極體的平面圖。
如以下詳述者,所提出的設計版面可改良用於側邊電力二極體(如以III-氮化物為基礎的二極體)之熱扭曲性和傳導電阻。此設計版面包括第一結合墊(如陽極)包封第二結合墊(如陰極)且兩個墊具不同極性。所有的電極(肖特基和歐姆)可埋在第一墊區域下方,但僅第一極性的電極(肖特基)連接至第一墊頂部。第二極性的電極(歐姆)延伸至第二墊區域並連接至第二墊頂部。此兩種類型的電極被介電材料(如SiO2、SiNx或Al2O3)隔開。此設計可藉由縮短導電路徑及甚至熱扭曲而紓緩電應力,且大多數的設計不須額外的結合墊區域。此設計版面可以與電線結合、覆晶和焊接封裝相配伍。
使用互相叉合電極之以GaN為基礎的肖特基二極體100的平面圖示於圖2。此肖特基二極體100具有彼此延伸於其間和交替之陽極122和陰極124的互相叉合部分。介電體126以彎曲的形狀形成於陽極122和陰極124的互相叉合部分之間。陽極122的互相叉合部分電偶合至陽極墊130而陰極124的互相叉合部分電偶合至陰極結合墊140。陽極墊130和陰極墊140置於電極122和124的互相叉合部分的相反側。
如前述者,若結合墊(如陽極墊130和陰極墊140)夠大以因應厚電線,則二極體的尺寸和成本將相當高。針對此問題,根據一個具體實施例,陽極墊置於電極122和124的互相叉合部分的上方而非置於如圖1所示的側邊。以此方式,來自陽極墊的載體直接且同時注入陽極的互相叉合部分。歐姆區域,包括陰極墊和陰極墊的互相叉合部分二者,被介電材料所鈍化並與陽極墊分隔,使得載體將不會同時亦注入歐姆層,其注入陽極的互相叉合部分。
陽極墊230置於電極的互相叉合部分上方的一個具體實施例示於圖3。為簡明計,此實例中,穿透覆於上方的陽極墊230,可看見電極的互相叉合部分。如箭頭所示者,注入的載體自陽極的互相叉合部分222流動並通過AlGaN障壁。此載體於之後橫越2D通道至陰極的互相叉合部分224。此載體之後如箭頭所示地經由陰極的互相叉合部分224到達陰極墊240。
圖3所示之設計版面的一個問題在於若陽極墊置於陰極的互相叉合部分頂部上,但未改變陰極墊之放置時,陽極邊緣的遠端(最接近陰極處)將會經歷最高的電應力。此將造成相當高的電阻,於許多應用將須降低此電阻。
對照圖4所示之以GaN為基礎的肖特基二極體的部分截面圖可估計此電阻。二極體300包括GaN層330和形成於GaN層330上的AlGaN層340。在介於GaN 層330和AlGaN層340之間的界面生成二維傳導通道。陽極360和陰極370作為裝置300的電接點。陽極360,對照圖4作為閘極,形成於AlGaN層340上並以其建立肖特基界面。陰極370,對照圖4作為汲極,形成於GaN層330上並以其建立歐姆接點。
欲估計電阻值,在裝置處於順偏壓時,載體傳輸途徑的一段示於圖4。欲簡化此分析,假設接觸電阻係簡單的Rc(介於金屬和半導體之間)並忽略金屬電阻(其小)和閘極的接觸電阻(由於載體熱輻射/穿隧(tunneling)而橫越閘極)。則此構形的總電阻為 其中Rsh係2DEG通道的薄片電阻,W係接觸寬度,Lgd係閘極至汲極的距離,而Lt係轉移長度,其為電子(或電洞)在向上流入接點中之在接點下方的半導體區域中移動的平均距離。
再度對照圖3,假設載體移動最短路徑,一旦其橫越肖特基障壁,其流至陰極的互相叉合部分224並朝向陰極墊移動。在歐姆區域中移動最大距離的那些載體將會經歷最高電阻。即,經歷最高電阻的載體是自圖3中之裝置的最左側注入陰極的互相叉合部分224中的載體。此外,陽極墊230最接近陰極墊240之邊緣將承受最大電應力和為高熱能。
與電阻和電應力二者相關的上述問題可藉由縮短歐姆區域中的載體路徑而獲改良。位於陽極墊區域下 方之陰極的互相叉合部分的電阻正比於載體移動的載體路徑長度l(x)並與總傳導面積A(即,在陽極墊下方之陰極的互相叉合部分的面積)和歐姆金屬厚度t的積成反比。總電阻將為同時取得之陰極的各互相叉合部分中的電阻之積分。為加以簡化,總電阻,Rtotal正比於l(x)t/A。
一個具體實施例中,歐姆區域中的載體路徑可藉修飾圖3所示的設計版面排列,使得陰極墊位於模具中央且被陽極墊所環繞而縮短。以此方式,可減少載體在歐姆區域中移動的距離,且電應力可以均勻地分佈於陰極。此配置500的一個例子示於圖5a和5b。圖5a出示陽極墊510和陰極墊520二者而圖5b出示陽極墊經移除以得以看見位於下方之電極的互相叉合部分550之配置。
如所示者,位於陽極墊510下方之電極的互相叉合部分包括第一複數陽極突指550(其位於位居中央的陰極墊520的第一側上)和第二複數陽極突指555(其位於陰極墊520的第二側上),其中陰極墊的第一和第二側彼此相對。此外,第一和第二複數陽極突指彼此平行。同樣地,第一複數陰極突指560位於陰極墊520的第一側上而第二複數陰極突指565位於陰極墊520的第二側上。第一複數陽極突指與第一複數陰極突指互相叉合且第二複數陽極突指與第二複數陰極突指互相叉合。介電體形成於第一和第二複數電極突指中之互相叉合的突指之間。
圖6係圖5所示二極體600沿著線I-I取得的截面圖。二極體600包括第一活性層615和第二活性層 620,其在此實例中分別製自GaN和AlGaN。第一和第二活性層形成於基板610上。圖6亦顯示與陽極墊640接觸之位於下方的肖特基陽極突指630之一。亦可看到鄰近的歐姆陰極突指625,其亦位於陽極墊640下方。歐姆陰極突指625與肖特基陽極突指630和陽極墊640藉介電層645電隔離。
圖7係圖5所示二極體600沿著線II-II取得的截面圖,其顯示陰極墊650位於上方並與歐姆陰極突指的遠端(彼等在此處彼此接觸)電接觸。
二極體600可製自許多不同的材料系統。例如,二極體600係使用以III族-氮化物為基礎的材料系統製造。III族-氮化物包括氮和週期表III族中的元素(通常是鋁(Al)、鎵(Ga)和銦(In))之間形成的半導體化合物。此族群亦包括三元和三級化合物,如AlGaN和AlInGaN。用於說明,下述二極體製自GaN和AlGaN,但亦可使用其他III族氮化物。
基板610可製自各種材料,如青玉、矽或碳化矽。可使用各種製造技術,一或多層材料被置於基板610和第一活性層615之間。例如,一些情況中,緩衝層(未示)可形成於基板610上。緩衝層可製自GaN、AlGaN、或氮化鋁(AlN)並提供非GaN基板至以GaN為基礎的活性結構之間的界面。此緩衝層可降低活性裝置層中的缺陷濃度。緩衝層可被視為基板610的一部分,藉此,形成於緩衝層上的剩餘層可被視為結構的裝置層。
前述實例中,第一活性層615由氮化鎵(GaN)所構成。其他實例中,含有元素週期表第III族的其他元素之氮化物之不同的半導體材料可構成第一活性層615。
上述實例中的第二活性層620由氮化鋁鎵(AlGaN)所構成。其他實例中,不同的第III族氮化物半導體材料(如氮化鋁銦(AlInN)和氮化鋁鎵銦(AlInGaN))可包含第二活性層620。第二活性層620的材料可為非符合化學計量比的化合物。此材料中,元素比不易以一般的整數表示。例如,第二活性層620可為III族氮化物半導體材料之不符合化學計量比的化合物,如AlxGa1-xN,其中0<X<1。
隨著電荷因為介於材料之間的能隙差而自第二活性層620轉移至第一活性層615,在第一活性層中,於介於第一和第二活性層615和620之間的界面處,形成高電荷、高移動性電子的平面區域。因為受限於量子壁(源自於III-氮化物雜結構的極化效應)中的電子自由地二維移動但被緊緊密地限制於三維中,所以有時將電荷區域稱為二維電子氣體。
移動橫越第二活性層620至第一活性層615以形成電子氣體的電荷量取決於第二活性層620的厚度和材料濃度(如Al組成百分比),此初步決定電子氣體中的電子量。AlGaN層可為經摻雜的n-型,藉此,n-型摻雜物可被均勻地摻於第二活性層620,或僅摻於層的一部 分。在AlGaN層中之n-型摻雜物雜質可為例如矽。
電極630和625被置於裝置上並建立至活性層的電連接。特別地,陰極625與第二活性層620建立歐姆接點且可製自任何適當的金屬。
陽極630與第二活性層620建立肖特基接點。此陽極630可製自用於建立肖特基接點之任何適當的材料對,如金屬或金屬鎵化物。適當的金屬可包括鎳(Ni)、鉑(Pt)、鈦(Ti)和金(Au)。
文中所述的二極體可藉使用磊晶生長法製造。例如,可使用反應性濺鍍法,其中半導體的金屬構份(如鎵、鋁和/或銦)自極接近基板的金屬標的被移出,同時,標的和基板二者在包括氮和一或多種摻雜物的氣態環境中。或者,可以使用金屬有機化學蒸鍍(MOCVD),其中基板暴於含有金屬的有機化合物並暴於反應性含氮的氣體(如氨)及含摻雜物的氣體之環境中,同時,基板維持於提高溫度,基本上約700-1100℃。氣態化合物分解並在基板表面上以晶狀材料膜形式形成經摻雜的半導體。之後將基板和成長的膜加以冷卻。可以使用如分子束磊晶(MBE)或原子層磊晶作為進一步替代的其他磊晶生長法。可使用之額外的技巧包括,但不限於,流動調節有機金屬蒸氣相磊晶(FM-OMVPE)、有機金屬蒸氣相磊晶(OMVPE)、水合物蒸氣相磊晶(HVPE)、和物理蒸鍍(PVD)。標準金屬化技術,如半導體製造技術中已知者,可用以形成電極。
以上實例和揭示試圖說明且非造成限制。這些實例和描述將建議嫻於此技術者許多變化和替代方式。例如,陰極墊不必為矩形。而是,其可具有種類廣泛的替代形狀包括,但不限於,圓形或橢圓形。此外,肖特基電極不必為上文所示的矩型或條紋形。而是,其可具有範圍廣泛的替代形狀包括,不限於,圓形、六角形或不包括尖銳角度的其他形狀。這些肖特基電極可以彼此距離平均的方式均勻地分佈於陰極附近。或者,肖特基電極可以鬆散地排列於陰極邊緣周圍以免電流擁擠。肖特基電極可對準方向以達到最短載體運送路徑。具有圓形肖特基電極810環繞陰極墊820之裝置800的例子示於圖8。
試圖將前述替代和變化含括於所附申請專利範圍之範圍內。嫻於此技術者瞭解所附申請專利範圍試圖含括對等於此處所述特定具體實施例的其他對等物。
222‧‧‧陽極的互相叉合部分
224‧‧‧陰極的互相叉合部分
230‧‧‧陽極墊
240‧‧‧陰極墊

Claims (14)

  1. 一種半導體裝置,其包含:基板;設置在該基板上方的第一活性層;設置在該第一活性層上的第二活性層,該第二活性層所具有的能隙高於該第一活性層,使得在該第一活性層和該第二活性層之間生成二維電子氣體層;第一電極,其與該第二活性層建立肖特基(Schottky)接點,該第一電極包括第一電極墊和與該第一電極墊電接觸之第一組突指;和第二電極,其與該第一活性層建立歐姆接點,該第二電極包括第二電極墊和與該第二電極墊電接觸之第二組突指,該第一組突指和該第二組突指形成互相叉合模式且該第一電極墊位於該第一組和第二組突指上方。
  2. 如申請專利範圍第1項之半導體裝置,其進一步包含位於該第一電極墊和該第二組突指之間的介電層。
  3. 如申請專利範圍第1項之半導體裝置,其中該第二電極墊位於該第二組突指之未與該第一組突指形成互相叉合模式之部分上方。
  4. 如申請專利範圍第1項之半導體裝置,其中該第二電極墊被該第一電極墊所圍繞。
  5. 如申請專利範圍第1項之半導體裝置,其中該第一組和第二組突指各包括彼此分隔的第一和第二電極部分,該第一組突指和該第二組突指的第一電極部分形成第 一互相叉合模式且該第一組突指和該第二組突指的第二電極部分形成與該第一互相叉合模式在空間上分離之第二互相叉合模式。
  6. 如申請專利範圍第1項之半導體裝置,其中該第一活性層包含第III族氮化物半導體材料。
  7. 如申請專利範圍第6項之半導體裝置,其中該第一活性層包含GaN。
  8. 如申請專利範圍第1項之半導體裝置,其中該第二活性層包含第III族氮化物半導體材料。
  9. 如申請專利範圍第8項之半導體裝置,其中該第二活性層包含AlxGa1-xN,其中0<X<1。
  10. 如申請專利範圍第9項之半導體裝置,其中該第二活性層選自AlGaN、AlInN、和AlInGaN。
  11. 一種半導體裝置,其包含:基板;設置在該基板上方的第一活性層;設置在該第一活性層上的第二活性層,該第二活性層所具有的能隙高於該第一活性層,使得在該第一活性層和該第二活性層之間生成二維電子氣體層;第一電極,其與該第二活性層建立肖特基(Schottky)接點,該第一電極包括第一電極墊和與該第一電極墊電接觸之第一複數電極;和第二電極,其與該第一活性層建立歐姆接點,該第二電極包括第二電極墊和與該第二電極墊電接觸之第二複數 電極,該第一電極墊位於該第一和第二複數電極上方。
  12. 如申請專利範圍第11項之半導體裝置,其中該第一複數電極之各電極為圓形。
  13. 如申請專利範圍第11項之半導體裝置,其中該第一複數電極中之至少一個電極為矩形。
  14. 如申請專利範圍第11項之半導體裝置,其中該第一複數電極之各電極為六角形。
TW104111786A 2015-02-20 2015-04-13 具有大焊墊且接觸電阻降低之GaN系肖特基二極體 TWI559405B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US14/627,013 US9281417B1 (en) 2015-02-20 2015-02-20 GaN-based schottky diode having large bond pads and reduced contact resistance

Publications (2)

Publication Number Publication Date
TW201631666A TW201631666A (zh) 2016-09-01
TWI559405B true TWI559405B (zh) 2016-11-21

Family

ID=55410528

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104111786A TWI559405B (zh) 2015-02-20 2015-04-13 具有大焊墊且接觸電阻降低之GaN系肖特基二極體

Country Status (7)

Country Link
US (1) US9281417B1 (zh)
EP (1) EP3259781B1 (zh)
JP (1) JP6787908B2 (zh)
KR (1) KR102008326B1 (zh)
CN (1) CN107534060B (zh)
TW (1) TWI559405B (zh)
WO (1) WO2016133527A1 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
KR102123592B1 (ko) * 2018-10-11 2020-06-16 국방과학연구소 Hemt 소자 및 이의 제조 방법
CN109346406A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种并联结构的氮化镓sbd的制作方法
CN111009467B (zh) * 2019-12-06 2021-06-08 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
US11600614B2 (en) 2020-03-26 2023-03-07 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN111477678B (zh) * 2020-04-02 2021-07-09 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
WO2021212369A1 (zh) * 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
CN111602248A (zh) 2020-04-22 2020-08-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US11955567B2 (en) * 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080294A1 (en) * 1999-02-08 2003-05-01 Matocha Kevin S. Interdigitated flame sensor, system and method
JP2005033073A (ja) * 2003-07-09 2005-02-03 Sharp Corp 環状型ゲート電極を備えたトランジスタ
US7417257B2 (en) * 2003-12-05 2008-08-26 International Rectifier Corporation III-nitride device with improved layout geometry

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
JP3379376B2 (ja) * 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
US6630715B2 (en) * 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7129558B2 (en) * 2002-11-06 2006-10-31 International Rectifier Corporation Chip-scale schottky device
US7145071B2 (en) * 2002-12-11 2006-12-05 General Electric Company Dye sensitized solar cell having finger electrodes
US8174048B2 (en) * 2004-01-23 2012-05-08 International Rectifier Corporation III-nitride current control device and method of manufacture
JP5362187B2 (ja) * 2006-03-30 2013-12-11 日本碍子株式会社 半導体素子
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
US8748944B2 (en) 2007-06-18 2014-06-10 Microgan Gmbh Electric circuit with vertical contacts
JP5608322B2 (ja) * 2008-10-21 2014-10-15 パナソニック株式会社 双方向スイッチ
KR101058725B1 (ko) * 2009-08-28 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
KR20130008279A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워 반도체 소자
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode
JP6202514B2 (ja) * 2012-10-31 2017-09-27 ローム株式会社 窒化物半導体ショットキバリアダイオード

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030080294A1 (en) * 1999-02-08 2003-05-01 Matocha Kevin S. Interdigitated flame sensor, system and method
JP2005033073A (ja) * 2003-07-09 2005-02-03 Sharp Corp 環状型ゲート電極を備えたトランジスタ
US7417257B2 (en) * 2003-12-05 2008-08-26 International Rectifier Corporation III-nitride device with improved layout geometry

Also Published As

Publication number Publication date
EP3259781B1 (en) 2021-08-25
US9281417B1 (en) 2016-03-08
CN107534060B (zh) 2020-12-22
EP3259781A4 (en) 2018-10-31
JP6787908B2 (ja) 2020-11-18
WO2016133527A1 (en) 2016-08-25
JP2018511933A (ja) 2018-04-26
TW201631666A (zh) 2016-09-01
KR20170117588A (ko) 2017-10-23
CN107534060A (zh) 2018-01-02
KR102008326B1 (ko) 2019-08-07
EP3259781A1 (en) 2017-12-27

Similar Documents

Publication Publication Date Title
TWI559405B (zh) 具有大焊墊且接觸電阻降低之GaN系肖特基二極體
US10573762B2 (en) Vertical gallium nitride Schottky diode
US8927402B2 (en) Method for forming termination structure for gallium nitride Schottky diode
US8013414B2 (en) Gallium nitride semiconductor device with improved forward conduction
US20070210329A1 (en) Warp-free semiconductor wafer, and devices using the same
TWI508308B (zh) 具有雙金屬、部分凹陷電極之氮化鎵為基的肖特基二極體
KR101108746B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
TWI538225B (zh) 半導體裝置及形成半導體裝置的方法
JP7509746B2 (ja) 高電圧大電力アクティブデバイスの信頼性を向上させるための外部電界終端構造
KR101148694B1 (ko) 질화물계 반도체 소자 및 그 제조 방법
CN106169507B (zh) 异质结半导体装置以及制造异质结半导体装置的方法
JP2014110311A (ja) 半導体装置