JP2018511933A - 大きな結合パッド及び低下した接触抵抗を有するGaNベースのショットキーダイオード - Google Patents

大きな結合パッド及び低下した接触抵抗を有するGaNベースのショットキーダイオード Download PDF

Info

Publication number
JP2018511933A
JP2018511933A JP2017543957A JP2017543957A JP2018511933A JP 2018511933 A JP2018511933 A JP 2018511933A JP 2017543957 A JP2017543957 A JP 2017543957A JP 2017543957 A JP2017543957 A JP 2017543957A JP 2018511933 A JP2018511933 A JP 2018511933A
Authority
JP
Japan
Prior art keywords
active layer
electrode
pad
fingers
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017543957A
Other languages
English (en)
Other versions
JP6787908B2 (ja
Inventor
イ−イン・リン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vishay General Semiconductor LLC
Original Assignee
Vishay General Semiconductor LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vishay General Semiconductor LLC filed Critical Vishay General Semiconductor LLC
Publication of JP2018511933A publication Critical patent/JP2018511933A/ja
Application granted granted Critical
Publication of JP6787908B2 publication Critical patent/JP6787908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体デバイスは、基板上に配される第1の活性層を含む。第2の活性層が第1の活性層上に配される。第2の活性層は、第1の活性層と第2の活性層との間に2次元電子ガス層が生じるように、第1の活性層より大きいバンドギャップを有する。第1の電極は、第2の活性層との間にショットキー接合を作る。第1の電極は、第1の電極パッドと、第1の電極パッドに電気的に接触する第1の一連のフィンガーと、を含む。第2の電極は、第1の活性層との間にオーミック接合を作る。第2の電極は、第2の電極パッドと、第2の電極パッドに電気的に接触する第2の一連のフィンガーと、を含む。第1及び第2の一連の電極フィンガーは、インターデジタルパターンを形成する。第1の電極パッドは、第1及び第2の一連の電極フィンガー上に位置する。

Description

ショットキーダイオードは、半導体層に接触する金属によって形成される半導体デバイスである。金属及び半導体層の間の接合は、半導体層に完全に形成されたp−n接合と比較して改善されたダイオードスイッチング性能を有する整流接合を形成する。従って、ショットキーダイオードは、p−n接合ダイオードと比較して低いターンオン電圧及び速いスイッチング速度を有する。ショットキーダイオードは、スイッチモード電源(SMPS)等の、スイッチング損失がエネルギー損失の主要源である用途において理想的である。
窒化物ベースの化合物半導体材料で作られる電子デバイスが知られている。このような電子デバイスは、III族窒化物ベースの材料で作られるIII−窒化物半導体デバイスとしても知られる。窒化物ベースの化合物半導体デバイスは、それらの幅広いバンドギャップ及びより高い降伏電圧特性において望ましく、それは、高電圧及び高温の用途を与える。特に、高い降伏電圧及び低いオン抵抗を有するIII−V窒化ガリウム(GaN)化合物半導体ショットキーダイオードが開示されている。スイッチモード電源の効率は、III−窒化物半導体ショットキーバリアダイオードの使用を通じて改善され得る。
III−窒化物ベースの半導体デバイスは、AlGaN及びGaN等の2つの異なるIII−窒化物のヘテロ界面において二次元電子ガスを生成することによって電子移動度を最小化することができる。二次元電子ガスは、III−窒化物結晶構造の非理想的な性質から生じるひずみ誘起による圧電分極電荷及び自発分極電荷を補償すると考えられている。二次元電子ガスは、より狭いバンドギャップのIII−窒化物(例えば、GaN)がより大きいバンドギャップのIII−窒化物(例えば、AlGaN)に接合するヘテロ接合のバンド曲り領域に量子閉じ込めされる。そのため、ショットキーダイオードにおいて、電子は、アノード電極及びカソード電極の間の閉じ込められたチャネルに沿って流れる。電荷密度は、Al組成、AlGaN層の厚さ、固有の結晶極性等のヘテロ構造パラメータによって決定される。III−窒化物パワーデバイスにおいて、電力密度は、印加されたゲート電圧に応答し、エネルギーバンドギャップの電荷に従って局所的に低減され得る。従って、III−窒化物パワーデバイスのスイッチング速度は、非常に速いものであり得る。
図1は、GaNベースのショットキーダイオードの例を示す。ダイオード100は、基板10、バッファ層20、バッファ層20上に形成されるGaN層30、及びGaN層30上に形成されるAlGaN層40を含む。二次元導電チャネルは、GaN層30及びAlGaN層40の間の界面に生じる。アノード60及びカソード70は、デバイスの電気接点として機能する。アノード60は、AlGaN層40上に形成され、それとの間にショットキー界面を作る。カソード70は、AlGaN層40上に形成され、それとの間にオーミック接触を作る。
図1に示される単純なショットキーダイオード構成に関する1つの問題は、その導電長が不十分であるために高電流用途において現実的ではないことである。高電流レベルにおいて動作するために、デバイス全体の寸法は、実質的に増加されなければならない。これは、AlGaN/GaNショットキーダイオードの順方向電流が総ショットキーゲート長に比例するためである。そのため、例えば、20mA/mmのGaN SBDにおいて1Aの電流を流すために、ショットキーゲート長は、500mmでなければならず、それは、パワーデバイスのデザインを単に現実的ではないものとする。
総ショットキーゲート長を増加する1つの共通の手法は、フィンガー形状の電極を形成することである。この手法において、カソードのオーミック接触部は、ショットキー接触部のフィンガー形状の電極とインターデジタルである。接触部のこの交互のパターンは、電極の長さを増加するためにあらゆる所望の回数だけ繰り返され得る。ショットキー電極は全て、アノード結合パッドに電気的に接続され、オーミック接触部は全て、カソード結合パッドに電気的に接続される。結合パッドは、デバイスに対するワイヤーボンド接続を作るために使用される。しかしながら、結合パッドのサイズが十分に大きくない場合、多層の薄いワイヤは、流れる大きな電流に耐えるために使用されなければならない。接触抵抗の増加に加えて、多層の薄いワイヤの使用は、材料コスト及び組立時間を増加させる。一方で、厚いワイヤを収容するために結合パッドのサイズが増加される場合、ダイのサイズは、増加されなければならず、単一のダイのコストは、対応する量だけ増加する。特にフリップチップ及び半田接合パッケージにおいて、このようなレイアウトは、チップの全領域の不十分な使用をもたらす。
本開示の一側面によれば、半導体デバイスは、基板、第1及び第2の活性層、並びに第1及び第2の電極を含む。第1の活性層は、基板上に配される。第2の活性層は、第1の活性層上に配される。第2の活性層は、第1の活性層と第2の活性層との間に2次元電子ガス層が生じるように、第1の活性層より大きいバンドギャップを有する。第1の電極は、第2の活性層との間にショットキー接合を作る。第1の電極は、第1の電極パッドと、第1の電極パッドに電気的に接触する第1の一連のフィンガーと、を含む。第2の電極は、第1の活性層との間にオーミック接合を作る。第2の電極は、第2の電極パッドと、第2の電極パッドに電気的に接触する第2の一連のフィンガーと、を含む。第1及び第2の一連の電極フィンガーは、インターデジタルパターンを形成する。第1の電極パッドは、第1及び第2の一連の電極フィンガー上に位置する。
GaNベースのショットキーダイオードの例を示す。 インターデジタル電極を採用するGaNベースのショットキーダイオードの平面図を示す。 アノードパッドが電極のインターデジタル部分上に配されたGaNベースのショットキーダイオードの平面図を示す。 GaNベースのショットキーダイオードの部分断面図である。 カソードパッドが中心に位置するGaNベースのショットキーダイオードの平面図を示す。 下層のフィンガー電極が見えるようにアノードが除去されたGaNベースのショットキーダイオードの平面図を示す。 I−I線に沿って切断された、図5に示されるダイオードの断面図である。 II−II線に沿って切断された、図5に示されるダイオードの断面図である。 円形状のショットキー電極を採用するGaNベースのショットキーダイオードの平面図を示す。
以下に示されるように、III−窒化物ベースのダイオード等の、横型パワーダイオードにおける熱分布及び導電抵抗を改善することができるレイアウトが提供される。このレイアウトは、第2の結合パッド(例えば、カソード)を囲う第1の結合パッド(例えば、アノード)を含み、2つのパッドは、異なる極性である。全ての電極(ショットキー及びオーミック)は、第1のパッド領域の下に埋め込まれ得るが、第1の極性(ショットキー)の電極のみが、第1のパッドの上部に接続される。第2の極性(オーミック)の電極は、第2のパッド領域まで延長し、第2のパッドの上部に接続される。2つのタイプの電極は、SiO、SiN又はAl等の誘電体材料によって分離される。このデザインは、導電通路を短くすることによる電気的ストレス及び熱分布を緩和することができ、加えて、このデザインは、追加の結合パッド領域を必要としない。このレイアウトは、ワイヤーボンド、フリップチップ、及び半田接合パッケージに完全に適合し得る。
インターデジタル電極を採用するGaNベースのショットキーダイオード100の平面図が図2に示される。ショットキーダイオード100は、互いに交互に延長するアノード電極122及びカソード電極124のインターデジタル部分を有する。誘電体126は、アノード電極122及びカソード電極124のインターデジタルパターンの間に蛇行形状で形成される。アノード電極122のインターデジタル部分は、アノードパッド130に電気的に接続され、カソード電極124のインターデジタル部分は、カソード結合パッド140に電気的に接続される。アノードパッド130及びカソードパッド140は、電極122及び124のインターデジタル部分の対向する側に配される。
既に言及されたように、アノードパッド130及びカソードパッド140等の結合パッドが、厚いワイヤを収容できるように十分に大きい場合、ダイオードのサイズ及び費用は、比較的大きくなる。この問題を解決するために、一実施形態によれば、アノードパッドは、図1のように側部からずらして配置する代わりに、側部電極122及び124のインターデジタル部分上に配される。このように、アノードパッドからのキャリアは、アノード電極のインターデジタル部分に直接的に同時に注入される。カソードパッド及びカソード電極のインターデジタル部分の両方を含むオーミック領域は、キャリアがアノード電極のインターデジタル部分の注入されるのと同時にキャリアがオーミック層に注入されないように、誘電体材料によって不動態化され、アノードパッドから分離される。
アノードパッド230が電極のインターデジタル部分上に配される実施形態の一例が図3に示される。明確性のために、この例では、電極のインターデジタル部分は、覆っているアノードパッド230を通して視認可能である。矢印で示されるように、注入されたキャリアは、アノード電極のインターデジタル部分222からAlGaN障壁層を通って流れる。キャリアは、次いで、カソード電極のインターデジタル部分224まで2次元チャネルを横断する。キャリアは、次いで、矢印で示されるように、カソードパッド240までカソード電極のインターデジタル部分224を通って流れる。
図3に示されるレイアウトに関する1つの問題は、カソードパッドの配置を変えることなくアノードパッドがカソード電極のインターデジタル部分の上部に配されるか、アノード端部の遠端(カソードに最も近い)が、最も高い電気的ストレスを経ることである。これは、多くの用途で低減される必要がある、相対的に高い抵抗をもたらす。
この抵抗は、図4に示されるGaNベースのショットキーダイオードの部分断面図を参照して見積もられ得る。ダイオード300は、GaN層330、及びGaN層330に形成されるAlGaN層340を含む。GaN層330及びAlGaN層340の間の界面に二次元導電チャネルが生じる。アノード360及びカソード370は、デバイスにおける電気接点として機能する。ゲートとして図4に示されるアノード360は、AlGaN層340に形成され、それとの間にショットキー界面を作る。ドレインとして図4に示されるカソード370は、GaN層330に形成され、それとの間にオーミック接触を作る。
この抵抗を見積もるために、デバイスに順方向バイアスが掛かっているとき、キャリア輸送通路の小断片は、図4に示される。解析を単純化するために、接触抵抗が単にR(金属及び半導体の間)であると仮定し、金属抵抗(小さい)及びゲートの接触抵抗(キャリアが熱放射/トンネリングによってゲートを横断するので)を無視する。このような構成における総抵抗は、以下の数式で表される。
ここで、Rshは、2DEGチャネルのシート抵抗であり、Wは、接触幅であり、Lgdは、ドレイン長さであり、Ltは、転送長であり、それは、電子(又は正孔)が、接点に流れる前に接点の下の半導体領域内を移動する平均距離である。
図3を再び参照し、キャリアが最も短い経路を移動すると仮定すると、キャリアがショットキー障壁を横切ると、キャリアは、カソード電極のインターデジタル部分224まで流れ、カソードパッドまで移動する。オーミック領域において最も長い距離を移動するこれらのキャリアは、最も高い抵抗を受ける。すなわち、最も高い抵抗を受けるキャリアは、図3のデバイスの最も左側からカソード電極のインターデジタル部分224に注入されるキャリアである。さらに、カソードパッド240に最も近いアノードパッド230の端部は、最も大きい電気的ストレス及び最も高い熱エネルギーに耐える。
抵抗及び電気的ストレスに関する上述の問題の両方は、オーミック領域におけるキャリア通路を短くすることによって改善され得る。アノードパッド領域に横たわるカソード電極のインターデジタル部分の抵抗は、キャリアが横断するキャリア通路長l(x)に比例し、総導電領域A、すなわち、アノードパッドに横たわるカソード電極のインターデジタル部分の領域とオーミック金属の厚さtとの積に反比例する。総抵抗は、並行にあるカソード電極の各インターデジタル部分の抵抗の積分である。単純化するために、総抵抗、Rtotalは、l(x)t/Aに比例する。
一実施形態において、カソードパッドがダイの中心に位置し、アノードパッドによって囲われるように、オーミック領域におけるキャリア通路は、図3に示されるようなレイアウト構成を修正することによって低減される。このように、オーミック領域におけるキャリアが移動する距離は低減され得、電気的ストレスは、カソードの周囲において均等に分布され得る。このような構成500の一例が図5a及び図5bに示される。図5aは、アノードパッド510及びカソードパッド520の両方を示し、図5bは、電極の下層のインターデジタル部分550が視認できるようにアノードパッドが除去された構成を示す。
示されるように、アノードパッド510に横たわる電極のインターデジタル部分は、中心に位置するカソードパッド520の第1の側部に位置する第1の複数のアノード電極フィンガー550、及びカソードパッド520の第2の側部に位置する第2の複数のアノード電極フィンガー555を含み、カソードパッドの第1及び第2の側部は、互いに対向する。さらに、第1及び第2の複数のアノード電極フィンガーは互いに並行である。同様に、第1の複数のカソード電極フィンガー560は、カソードパッド520の第1の側部に位置し、第2の複数のカソード電極フィンガーは、カソードパッド520の第2の側部に位置する。第1の複数のアノード電極フィンガーは、第1の複数のカソード電極フィンガーに組み合わされ、第2の複数のアノード電極フィンガーは、第2の複数のカソード電極フィンガーに組み合わされる。第1及び第2の複数の電極フィンガーの組み合わされたフィンガーの間に誘電体が形成される。
図6は、I−I線に沿って切断された図5に示されるダイオード600の断面図である。ダイオード600は、第1の活性層615及び第2の活性層620を含み、それらは、この例では、それぞれGaN及びAlGaNで形成される。第1及び第2の活性層は、基板610に形成される。図6はまた、アノードパッド640に接触して下に位置するショットキーアノードフィンガー630の1つを示す。隣接するオーミックカソードフィンガー625も見ることができ、それは、アノードパッド640の下に位置する。オーミックカソードフィンガー625は、誘電体層645によってショットキーアノードフィンガー630及びアノードパッド640から電気的に分離される。
図7は、II−II線に沿って切断された図5に示されるダイオード600の断面図であり、それは、互いに一体になるオーミックカソードフィンガーの遠端に電気的に接触し、その上に位置するカソードパッド650を示す。
ダイオード600は、種々の材料系で作られ得る。例えば、ダイオード600は、III族窒化物ベースの材料系を用いて作られる。III族窒化物には、窒素と、通常はアルミニウム(Al)、ガリウム(Ga)及びインジウム(In)である周期律表のIII族の元素との間で形成される半導体化合物が含まれる。この群には、AlGaN及びAlInGaN等の三元化合物及び四元化合物も含まれる。例示目的において、以下に記載されるダイオードは、GaN及びAlGaNで形成されるが、他のIII族窒化物も同様に使用され得る。
基板610は、サファイア、シリコン又はシリコンカーバイド等の種々の材料で形成され得る。製造のための種々の技術は、基板610及び第1の活性層615の間に配される1つ又はそれ以上の材料の層が採用され得る。例えば、ある場合には、バッファ層(示されない)が基板610上に形成され得る。バッファ層は、GaN、AlGaN、又は窒化アルミニウム(AlN)で形成され得、非GaN基板からGaNベースの活性構造までの界面をもたらす。バッファ層は、活性デバイス層の欠陥濃度を減少させ得る。バッファ層は、基板610の一部と見なされ得、それによって、バッファ層に形成されるような残りの層は、構造体のデバイス層と見なされ得る。
上記の例において、第1の活性層615は、窒化ガリウム(GaN)を含む。他の例において、周期律表のIII族の他の元素の窒化物を含む種々の半導体材料が第1の活性層615を含み得る。
上記の例において第2の活性層620は、窒化アルミニウムガリウム(AlGaN)を含む。他の例において、窒化アルミニウムインジウム(AlInN)及び窒化アルミニウムインジウムガリウム(AlInGaN)等の種々のIII族窒化物半導体材料は、第2の活性層620を含み得る。第2の活性層620の材料は、非化学両論化合物であり得る。このような材料において、元素の比は、通常の整数によって容易に表されない。例えば、第2の活性層620は、AlGa1−XN等のIII族窒化物半導体材料の非化学両論化合物であり得、ここで、0<X<1である。
材料間のバンドギャップの差異のために第2の活性層620から第1の活性層615まで電荷が移動すると、高い電荷の高い移動度の電子の平坦な領域が、第1及び第2の活性層615及び620の間の界面において第1の活性層615に形成される。III族窒化物ヘテロ構造の分極効果に起因する、量子井戸に閉じ込められた電子が、2つの方向において自由に動くが、第3の方向において強く閉じ込められているので、電荷の領域は、二次元電子ガスと称される場合がある。
電子ガスを形成するために第1の活性層615まで第2の活性層620を横切って移動する電荷の量は、第2の活性層620の厚さ及び材料濃度(例えば、Alの百分率組成)に依存し、それは、電子ガス内の電子の量を初期的に決定する。AlGaN層は、n型にドーピングされ得、それによって、n型ドーパントは、第2の活性層620内に均一に、又は、その層の一部にのみ含まれ得る。AlGaN層のn型のドーパント不純物は、例えばシリコンであり得る。
電極630及び625は、デバイスに配され、活性層に対する電気接続を作る。特に、カソード625は、第2の活性層620とオーミック接合を作り、あらゆる適切な金属で形成され得る。
アノード630は、第2の活性層620とショットキー接合を作る。アノード630は、金属又はメタルガリサイド(metalgallicide)等のショットキー接合を作るためのあらゆる適切な対の材料で形成され得る。適切な金属には、ニッケル(Ni)、白金(Pt)、チタン(Ti)及び金(Au)が含まれ得る。
本明細書に記載されたダイオードは、エピタキシャル成長プロセスを用いて組み立てられ得る。例えば、ガリウム、アルミニウム及び/又はインジウム等の半導体の金属構成要素が、基板に近接して配置される金属ターゲットから除去される一方で、ターゲット及び基板の両方が、窒素及び1つ又はそれ以上のドーパントを含む気体雰囲気にある、反応性スパッタリングプロセスが使用され得る。あるいは、基板が、アンモニア等の反応性窒素含有ガス及びドーパント含有ガスに加えて金属の有機化合物を含有する雰囲気に晒される一方で、基板が高い温度、典型的には700〜1100℃付近の温度に維持される、金属有機化学気相堆積(MOCVD)が使用され得る。ガス化合物が分解し、基板の表面に結晶材料の膜の形態のドーピング半導体を形成する。基板及び成長膜は、次いで冷却される。さらなる代替案として、分子線エピタキシー法(MBE)又は原子層エピタキシー法等の他のエピタキシャル成長法が使用され得る。採用され得る追加の技術には、制限されることなく、流量変調有機金属気相エピタキシー(FM−OMVPE)、有機金属気相エピタキシー(OMVPE)、ハイドライト気相成長法(HVPE)、及び物理気相堆積(PVD)が含まれ得る。半導体製造の分野で知られるような標準的な金属化技術は、電極を形成するために使用され得る。
上記実施例及び開示は、例示を目的とするものであり、包括的なものではない。これらの実施例及び詳細な説明によって、当業者に多くの変形又は変更が教示される。例えば、カソードパッドが長方形である必要はない。むしろ、それは、制限されることなく、円形又は卵形を含む多様な代替的な形状を有し得る。さらに、以上に示されるように、ショットキー電極が長方形状又はストリップ形状である必要はない。むしろ、それは、環状六角形又は鋭角を含まない他の形状を含む多様な代替的な形状を有し得る。これらのショットキー電極は、互いの間に等しい距離を置いてカソードの周囲に均一に分布され得る。あるいは、ショットキー電極は、電流集中を避けるためにカソードの端部の周囲に緩く配置され得る。ショットキー電極は、最短のキャリア輸送経路を実現するための方向に位置合わせされ得る。アノードパッド820を囲う円形のショットキー電極810を有するデバイス800の例は、図8に示される。
以上の変更及び変形は、添付の特許請求の範囲に範囲内に含まれものである。当業者は、本明細書に開示された特定の実施形態と等価な実施形態を認識し得、その等価物は、添付の特許請求の範囲に含まれるものである。
10 基板
20 バッファ層
30 GaN層
40 AlGaN層
60 アノード
70 カソード
100 ダイオード
122 アノード電極
124 カソード電極
126 誘電体
130 アノードパッド
140 カソードパッド
222 インターデジタル部分
224 インターデジタル部分
230 アノードパッド
240 カソードパッド
300 ダイオード
330 GaN層
340 AlGaN層
360 アノード
370 カソード
510 アノードパッド
520 カソードパッド
550 アノード電極フィンガー
555 アノード電極フィンガー
560 カソード電極フィンガー
610 基板
615 第1の活性層
620 第2の活性層
625 電極
630 電極
640 アノードパッド
645 誘電体層
650 カソードパッド
800 デバイス
810 ショットキー電極
820 アノードパッド

Claims (14)

  1. 基板;
    前記基板上に配される第1の活性層;
    前記第1の活性層上に配される第2の活性層であって、前記第1の活性層と前記第2の活性層との間に2次元電子ガス層が生じるように、前記第1の活性層より大きいバンドギャップを有する、第2の活性層;
    前記第2の活性層との間にショットキー接合を作る第1の電極であって、第1の電極パッドと、前記第1の電極パッドに電気的に接触する第1の一連のフィンガーと、を含む、第1の電極;及び
    前記第1の活性層との間にオーミック接合を作る第2の電極であって、第2の電極パッドと、前記第2の電極パッドに電気的に接触する第2の一連のフィンガーと、を含み、前記第1及び第2の一連の電極フィンガーが、インターデジタルパターンを形成し、前記第1の電極パッドが、前記第1及び第2の一連の電極フィンガー上に位置する、第2の電極;
    を備える、半導体デバイス。
  2. 前記第1の電極パッドと前記第2の一連のフィンガーとの間に位置する誘電体層をさらに備える、請求項1に記載の半導体デバイス。
  3. 前記第2の電極パッドが、前記第1の一連のフィンガーとインターデジタルパターンを形成しない前記第2の一連のフィンガーの一部上に位置する、請求項1に記載の半導体デバイス。
  4. 前記第2の電極パッドが、前記第1の電極パッドによって囲われる、請求項1に記載の半導体デバイス。
  5. 前記第1及び第2の一連の電極フィンガーが各々、互いに離隔する前記第1及び第2の電極部分を含み、
    前記第1及び第2の一連の電極フィンガーの前記第1の電極部分が、第1のインターデジタルパターンを形成し、
    前記第1及び第2の一連の電極フィンガーの前記第2の電極部分が、前記第1のインターデジタルパターンから空間的に離れた第2のインターデジタルパターンを形成する、請求項1に記載の半導体デバイス。
  6. 前記第1の活性層が、III族窒化物半導体材料を含む、請求項1に記載の半導体デバイス。
  7. 前記第1の活性層が、GaNを含む、請求項6に記載の半導体デバイス。
  8. 前記第2の活性層が、III族窒化物半導体材料を含む、請求項1に記載の半導体デバイス。
  9. 前記第2の活性層が、AlGa1−XNを含み、0<X<1である、請求項8に記載の半導体デバイス。
  10. 前記第2の活性層が、AlGaN、AlInN及びAlInGaNからなる群から選択される、請求項9に記載の半導体デバイス。
  11. 基板;
    前記基板上に配される第1の活性層;
    前記第1の活性層上に配される第2の活性層であって、前記第1の活性層と前記第2の活性層との間に2次元電子ガス層が生じるように、前記第1の活性層より大きいバンドギャップを有する、第2の活性層;
    前記第2の活性層との間にショットキー接合を作る第1の電極であって、第1の電極パッドと、前記第1の電極パッドに電気的に接触する第1の複数の電極と、を含む、第1の電極;及び
    前記第1の活性層との間にオーミック接合を作る第2の電極であって、第2の電極パッドと、前記第2の電極パッドに電気的に接触する第2の複数の電極と、を含み、前記第1の電極パッドが、前記第1及び第2の複数の電極上に位置する、第2の電極;
    を備える、半導体デバイス。
  12. 前記第1の複数の電極の各々が、円形状である、請求項11に記載の半導体デバイス。
  13. 前記第1の複数の電極における少なくとも1つの電極が、長方形状である、請求項11に記載の半導体デバイス。
  14. 前記第1の複数の電極の各々が、六角形状である、請求項1に記載の半導体デバイス。
JP2017543957A 2015-02-20 2015-02-20 大きな結合パッド及び低下した接触抵抗を有するGaNベースのショットキーダイオード Active JP6787908B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/627,013 US9281417B1 (en) 2015-02-20 2015-02-20 GaN-based schottky diode having large bond pads and reduced contact resistance
US14/627,013 2015-02-20
PCT/US2015/016752 WO2016133527A1 (en) 2015-02-20 2015-02-20 Gan-based schottky diode having large bond pads and reduced contact resistance

Publications (2)

Publication Number Publication Date
JP2018511933A true JP2018511933A (ja) 2018-04-26
JP6787908B2 JP6787908B2 (ja) 2020-11-18

Family

ID=55410528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017543957A Active JP6787908B2 (ja) 2015-02-20 2015-02-20 大きな結合パッド及び低下した接触抵抗を有するGaNベースのショットキーダイオード

Country Status (7)

Country Link
US (1) US9281417B1 (ja)
EP (1) EP3259781B1 (ja)
JP (1) JP6787908B2 (ja)
KR (1) KR102008326B1 (ja)
CN (1) CN107534060B (ja)
TW (1) TWI559405B (ja)
WO (1) WO2016133527A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10985284B2 (en) 2016-04-15 2021-04-20 Macom Technology Solutions Holdings, Inc. High-voltage lateral GaN-on-silicon schottky diode with reduced junction leakage current
US20170301780A1 (en) 2016-04-15 2017-10-19 Macom Technology Solutions Holdings, Inc. High-voltage gan high electron mobility transistors with reduced leakage current
US10950598B2 (en) 2018-01-19 2021-03-16 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices formed on highly doped semiconductor
US11233047B2 (en) 2018-01-19 2022-01-25 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on highly doped regions of intrinsic silicon
US11056483B2 (en) 2018-01-19 2021-07-06 Macom Technology Solutions Holdings, Inc. Heterolithic microwave integrated circuits including gallium-nitride devices on intrinsic semiconductor
KR102123592B1 (ko) * 2018-10-11 2020-06-16 국방과학연구소 Hemt 소자 및 이의 제조 방법
CN109346406A (zh) * 2018-11-23 2019-02-15 江苏新广联半导体有限公司 一种并联结构的氮化镓sbd的制作方法
CN111009467B (zh) * 2019-12-06 2021-06-08 华南理工大学 一种基于Cu衬底基GaN整流器及其制备方法
WO2021195506A1 (en) 2020-03-26 2021-09-30 Macom Technology Solutions Holdings, Inc. Microwave integrated circuits including gallium-nitride devices on silicon
CN111477678B (zh) * 2020-04-02 2021-07-09 西安电子科技大学 一种基于叉指结构的横向肖特基二极管及其制备方法
CN111477690B (zh) * 2020-04-02 2021-05-07 西安电子科技大学 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
US11961902B2 (en) 2020-04-22 2024-04-16 Innoscience (Zhuhai) Technology Co., Ltd. Semiconductor device with multichannel heterostructure and manufacturing method thereof
WO2021212369A1 (zh) * 2020-04-22 2021-10-28 英诺赛科(珠海)科技有限公司 具有多通道异质结构的半导体器件及其制造方法
US11955567B2 (en) 2022-02-16 2024-04-09 Leap Semiconductor Corp. Wide-band gap semiconductor device and method of manufacturing the same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
JP2007520884A (ja) * 2004-01-23 2007-07-26 インターナショナル・レクチファイヤー・コーポレーション Iii族窒化物電流制御デバイスおよび製造方法
JP2007294919A (ja) * 2006-03-30 2007-11-08 Ngk Insulators Ltd 半導体素子
WO2010047016A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 双方向スイッチ
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5767546A (en) * 1994-12-30 1998-06-16 Siliconix Incorporated Laternal power mosfet having metal strap layer to reduce distributed resistance
JP2637937B2 (ja) * 1995-01-30 1997-08-06 関西日本電気株式会社 電界効果トランジスタの製造方法
JP3379376B2 (ja) * 1997-03-14 2003-02-24 松下電器産業株式会社 電界効果トランジスタおよびそれを用いた電力増幅器
US6784430B2 (en) * 1999-02-08 2004-08-31 General Electric Company Interdigitated flame sensor, system and method
US6630715B2 (en) * 2001-10-01 2003-10-07 International Business Machines Corporation Asymmetrical MOSFET layout for high currents and high speed operation
JP2003168736A (ja) * 2001-11-30 2003-06-13 Hitachi Ltd 半導体素子及び高周波電力増幅装置並びに無線通信機
US7145071B2 (en) * 2002-12-11 2006-12-05 General Electric Company Dye sensitized solar cell having finger electrodes
JP4155888B2 (ja) * 2003-07-09 2008-09-24 シャープ株式会社 環状型ゲート電極を備えたトランジスタ
US7166867B2 (en) * 2003-12-05 2007-01-23 International Rectifier Corporation III-nitride device with improved layout geometry
JP5300238B2 (ja) * 2006-12-19 2013-09-25 パナソニック株式会社 窒化物半導体装置
WO2008155085A1 (de) 2007-06-18 2008-12-24 Microgan Gmbh Elektrische schaltung mit vertikaler kontaktierung
KR101058725B1 (ko) * 2009-08-28 2011-08-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5457292B2 (ja) * 2010-07-12 2014-04-02 パナソニック株式会社 窒化物半導体装置
KR20130008279A (ko) * 2011-07-12 2013-01-22 삼성전자주식회사 파워 반도체 소자
US8772901B2 (en) * 2011-11-11 2014-07-08 Alpha And Omega Semiconductor Incorporated Termination structure for gallium nitride schottky diode

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505955A (ja) * 2002-11-06 2006-02-16 インターナショナル レクティファイアー コーポレイション チップスケールのショットキーデバイス
JP2007520884A (ja) * 2004-01-23 2007-07-26 インターナショナル・レクチファイヤー・コーポレーション Iii族窒化物電流制御デバイスおよび製造方法
JP2007294919A (ja) * 2006-03-30 2007-11-08 Ngk Insulators Ltd 半導体素子
WO2010047016A1 (ja) * 2008-10-21 2010-04-29 パナソニック株式会社 双方向スイッチ
JP2014090140A (ja) * 2012-10-31 2014-05-15 Rohm Co Ltd 窒化物半導体ショットキバリアダイオード

Also Published As

Publication number Publication date
CN107534060B (zh) 2020-12-22
JP6787908B2 (ja) 2020-11-18
TW201631666A (zh) 2016-09-01
WO2016133527A1 (en) 2016-08-25
CN107534060A (zh) 2018-01-02
EP3259781A4 (en) 2018-10-31
KR102008326B1 (ko) 2019-08-07
TWI559405B (zh) 2016-11-21
US9281417B1 (en) 2016-03-08
EP3259781A1 (en) 2017-12-27
KR20170117588A (ko) 2017-10-23
EP3259781B1 (en) 2021-08-25

Similar Documents

Publication Publication Date Title
JP6787908B2 (ja) 大きな結合パッド及び低下した接触抵抗を有するGaNベースのショットキーダイオード
JP5457046B2 (ja) 半導体装置
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US8013414B2 (en) Gallium nitride semiconductor device with improved forward conduction
JP5526136B2 (ja) 窒化物半導体装置
US20110204381A1 (en) Semiconductor device and method for manufacturing same
US20120074424A1 (en) Gallium nitride based semiconductor devices and methods of manufacturing the same
JP5645304B2 (ja) ダイオード
US8981381B2 (en) GaN-based Schottky diode having dual metal, partially recessed electrode
KR102011762B1 (ko) 부분 리세스된 양극을 갖는 GaN계 쇼트키 다이오드
JP2013080895A (ja) 窒化物半導体素子及びその製造方法
US20150123139A1 (en) High electron mobility transistor and method of manufacturing the same
JP2007305954A (ja) 電界効果トランジスタ及びその装置
JP2011124258A (ja) 窒化物系ダイオード
US20120091508A1 (en) Compound semiconductor device
CN102544087B (zh) 基于氮化物的半导体器件及其制造方法
US20110006307A1 (en) Group III-Nitride Semiconductor Schottky Diode and Its Fabrication Method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190304

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190902

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20191202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200316

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201005

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201029

R150 Certificate of patent or registration of utility model

Ref document number: 6787908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250