CN111477690A - 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 - Google Patents
基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 Download PDFInfo
- Publication number
- CN111477690A CN111477690A CN202010256166.5A CN202010256166A CN111477690A CN 111477690 A CN111477690 A CN 111477690A CN 202010256166 A CN202010256166 A CN 202010256166A CN 111477690 A CN111477690 A CN 111477690A
- Authority
- CN
- China
- Prior art keywords
- layer
- anode
- cap layer
- gan cap
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000002184 metal Substances 0.000 claims abstract description 105
- 229910052751 metal Inorganic materials 0.000 claims abstract description 105
- 150000002739 metals Chemical class 0.000 claims abstract description 68
- 230000004888 barrier function Effects 0.000 claims abstract description 63
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 58
- 238000002161 passivation Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 19
- 238000001259 photo etching Methods 0.000 claims description 18
- 239000011248 coating agent Substances 0.000 claims description 16
- 238000000576 coating method Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 13
- 238000001312 dry etching Methods 0.000 claims description 9
- 238000001704 evaporation Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 238000005566 electron beam evaporation Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 18
- 238000009616 inductively coupled plasma Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000005533 two-dimensional electron gas Effects 0.000 description 11
- 238000005530 etching Methods 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 230000006911 nucleation Effects 0.000 description 3
- 238000010899 nucleation Methods 0.000 description 3
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000002902 organometallic compounds Chemical class 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种基于P‑GaN帽层和叉指结构的横向肖特基二极管及其制备方法，二极管包括衬底，依次位于衬底上的AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、SiN钝化层；阴极，沉积有第一欧姆金属，贯穿SiN钝化层且位于AlGaN势垒层上；阳极包括第一结构(肖特基凹槽结构)和第二结构(混合阳极结构)，第一结构包括P‑GaN帽层上方和凹槽内均沉积的若干阳极金属，第二结构包括若干第二欧姆金属，以及P‑GaN帽层和若干第二欧姆金属上方均沉积的若干阳极金属，第一结构和第二结构交替分布呈叉指结构。本发明器件阳极采用混合阳极加肖特基凹槽的交叉排列结构，有效避免电子由阳极从缓冲层转移至阴极，提高了器件的反向击穿性能。
Description
技术领域
本发明属于半导体器件技术领域，具体涉及一种基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法。
背景技术
肖特基势垒二极管(SchottkyBarrierDiode简称SBD)利用金半接触原理制成，是一种热载流子二极管。由于肖特基势垒二极管中少数载流子的存贮效应甚微，所以其频率响应速度仅受RC时间常数限制，因此它是高频和快速开关的理想器件。其多用于低压领域，常见于太阳能电池、笔记本电脑和智能手机的电池充电器等场所。
GaN基材料具有禁带宽度大、击穿电压高、电子迁移率高和电子饱和漂移速度高等一系列优异的性能，是制备新一代高性能电力电子器件的首选材料，具有广阔的应用前景。特别的，AlGaN/GaN异质结界面处由于自发极化和压电极化效应产生了高浓度的二维电子气(2DEG)，使得GaN基器件有大的电流驱动能力，且兼具有高耐压、高功率密度、高开关频率等诸多优势。为了应用于更为复杂的工作环境，实现更高的系统效率，横向结构的AlGaN/GaN肖特基势垒二极管成为了研究的热点，其凭借独特的材料结构优势，能大幅提高肖特基势垒二极管的反向击穿电压。然而，由于GaN基材料的禁带宽度较大，导致其正向导通电压较高，这不可避免的会增大有功功率的损耗，在长期的高频大功率工作环境下，这会造成极大的功率浪费。
为了使AlGaN/GaN基SBD兼顾低导通电压、高反向击穿电压的双重指标，国内外相关领域的专家学者展开了旷日持久的研究工作。目前，较为成熟的主流优化方案主要有：1、凹槽阳极技术；2、混合阳极技术；3、场板技术等。比如，2019年Qinglei Bu等人在“Experimental Comparison of AlGaN/GaN-on-Si Schottky Barrier Diode With andWithout Recessed Anode”中，通过比较Si基AlGaN/GaN肖特基势垒二极管有无凹槽阳极的试验方案，得出了结论：凹槽阳极SBD不仅在降低体泄漏电流方面有优势，而且在增加SBD的正向导通电流(即减小正向导通电压)方面同样有优势，这主要归因于凹槽阳极SBD降低了肖特基势垒的高度，增加了隧穿的可能性，另外，当AlGaN势垒层完全移除后，串联电阻显著降低，最终，在LAC＝24um时，实现了器件的开启电压VT＝0.75V、反向击穿电压VBR＝462V；2018年X.Kang等人在“Recess-free AlGaN/GaN lateral Schottky barrier controlledSchottky rectifier with low turn-on voltage and high reverse blocking”中提出了一种无凹槽结构的混合阳极AlGaN/GaN肖特基势垒二极管，其工作原理为：当器件工作在正向偏压时，通过利用欧姆电极与肖特基电极共同导电，有效降低了开启电压，即器件的开启电压由沟道的阈值电压决定而不受肖特基势垒高度的影响，最终，在LAC＝10μm时，实现了器件的开启电压VT＝0.37V，反向击穿电压VBR＝1700V(@10μA/mm)；2015年，Mingda Zhu等人在“1.9-kV AlGaN/GaN Lateral Schottky Barrier Diodes on Silicon”中，介绍了一种具有凹槽阳极和双场板的AlGaN/GaN横向肖特基势垒二极管，双场板结构有效地调制了沟道电场，抑制了阳极边缘处的电场尖峰，使器件拥有理想的反向击穿性能，最终，器件在阴阳间距为25μm时，实现了低的导通电阻RON，SP(5.12mQ·cm2)、低的导通电压(＜0.7V)以及高反向击穿电压(＞1.9KV)。
综上所述，当前国际上功率AlGaN/GaN基横向肖特基二极管的制作多数是凹槽结构、凹槽与GET结合的方式或欧姆加肖特基混合结构，分别从降低肖特基势垒高度、开启方式方面来减小开启电压、增加输出电流密度的方式来实现。但是这些方法存在以下不足：
一是当器件阳极采用欧姆加凹槽肖特基结构后，当提供较大的反向偏压时，肖特基金属的宽度相对较小，则器件阴极和阳极的欧姆下方区域容易形成漏电通道，使器件无法工作在较高的工作电压下；
二是器件如果单纯采用凹槽刻蚀方法，器件的开启电压会有所减小，但和混合结构相比减小幅度不明显，而且在靠近阴极方向阳极金属下方的拐角处，存在较强电场尖峰，容易在此处发生击穿；
三是器件若采用GET结构，介质能够承担一部分电场强度，泄漏电流也会有所改善。但金属下方沉积介质类似于MIS结构，因此器件输出电流密度将会减小，开启电压也稍有增加。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法。
本发明提供了一种基于P-GaN帽层和叉指结构的横向肖特基二极管，包括：
衬底，依次位于所述衬底上的AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层、SiN钝化层；
阴极，沉积有第一欧姆金属，所述第一欧姆金属贯穿所述SiN钝化层且位于所述AlGaN势垒层的上表面；
阳极，包括第一结构和第二结构，其中，
所述第一结构包括P-GaN帽层，所述P-GaN帽层贯穿所述SiN钝化层且位于所述AlGaN势垒层上表面，还包括凹槽，所述凹槽贯穿所述SiN钝化层、所述AlGaN势垒层、所述AlN插入层且位于部分所述GaN缓冲层内，所述P-GaN帽层上方和所述凹槽内均沉积有若干阳极金属；
所述第二结构包括P-GaN帽层，所述P-GaN帽层贯穿所述SiN钝化层且位于所述AlGaN势垒层上表面，还包括若干第二欧姆金属，所述若干第二欧姆金属贯穿所述SiN钝化层且位于所述AlGaN势垒层的上表面；所述P-GaN帽层和所述若干第二欧姆金属上方均沉积有所述若干阳极金属；
所述第一结构和所述第二结构交替分布呈叉指结构，以构成基于P-GaN帽层和叉指结构的横向肖特基二极管。
在本发明的一个实施例中，所述P-GaN帽层的深度为60～150nm、长度为1～10μm。
在本发明的一个实施例中，所述凹槽与所述P-GaN帽层之间的距离为1～6μm。
在本发明的一个实施例中，所述凹槽的深度为40～190nm、长度为50～70nm。
在本发明的一个实施例中，所述P-GaN帽层与所述阴极之间的距离为6～34μm。
在本发明的一个实施例中，所述阴极的长度为50～70nm。
在本发明的一个实施例中，所述若干第二欧姆金属的宽度为5～15μm。
在本发明的一个实施例中，所述凹槽中阳极金属的宽度为5～15μm。
在本发明的一个实施例中，所述阳极的宽度为90～135μm。
本发明再一个实施例提供了一种基于P-GaN帽层和叉指结构的横向肖特基二极管制备方法，适用于上述任一项所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，包括：
利用MOCVD设备在衬底上依次生长AlN成核层、GaN缓冲层、AlN插入层、AlGaN势垒层和P-GaN帽层；
在所述P-GaN帽层上表面涂抹光刻胶并光刻出所述阳极的P-GaN帽层图形区域，利用ICP设备对所述阳极的P-GaN帽层图形区域进行干法刻蚀，移除除所述阳极的P-GaN帽层图形区域外的所述P-GaN帽层；
在所述AlGaN势垒层上表面涂抹光刻胶并光刻出阳极的欧姆图形区域、阴极的欧姆图形区域，利用电子束蒸发工艺，在所述阴极的欧姆图形区域蒸发第一欧姆金属，在所述阳极的欧姆图形区域蒸发若干第二欧姆金属；
在器件表面涂抹光刻胶并光刻有源区，利用ICP设备或离子注入设备实现器件有源区的隔离；
利用PECVD设备在器件表面上沉积SiN钝化层；
在器件表面涂抹光刻胶并光刻出所述阳极的欧姆图形区域和P-GaN帽层图形区域、所述阴极的欧姆图形区域，利用ICP设备对所述阳极的欧姆图形区域和P-GaN帽层图形区域、所述阴极的欧姆图形区域进行干法刻蚀，移除所述阳极的欧姆图形区域和P-GaN帽层图形区域、所述阴极的欧姆图形区域上的所述SiN钝化层；
在器件表面涂抹光刻胶并光刻出所述阳极的凹槽图形区域，利用ICP设备对所述阳极的凹槽图形区域进行干法刻蚀，依次移除所述AlGaN势垒层、所述AlN插入层和部分所述GaN缓冲层；
在器件表面涂抹光刻胶并光刻出所述阳极的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域，利用电子束蒸发工艺，在所述阳极的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域上方分别蒸发若干阳极金属，使之沉积在所述阳极的P-GaN帽层和若干第二欧姆金属之上和凹槽内形成第一结构和第二结构，所述第一结构和所述第二结构交替分布呈叉指结构，最后移除光刻胶以完成基于P-GaN帽层和叉指结构的横向肖特基二极管的制作。
与现有技术相比，本发明的有益效果：
本发明器件的阳极采用混合阳极加肖特基凹槽的交叉排列结构，在反向偏压时，肖特基金属下方的耗尽区会相互展宽，有效地避免了电子由阳极区域从缓冲层转移至阴极区域，改善了器件的漏电，提高了器件的反向击穿性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1a～1d是本发明实施例提供的一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图；
图2a～2d是本发明实施例提供的另一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图；
图3a～3d是本发明实施例提供的再一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图；
图4a～4h是本发明实施例提供的一种基于P-GaN帽层和叉指结构的横向肖特基二极管A1-A2截面的制备流程示意图；
图5a～5h是本发明实施例提供的一种基于P-GaN帽层和叉指结构的横向肖特基二极管B1-B2截面的制备流程示意图。
附图标记说明：
1-衬底；2-AlN成核层；3-GaN缓冲层；4-AlN插入层；5-AlGaN势垒层；6-P-GaN帽层；7-SiN钝化层；8-第一欧姆金属；9-阴极；10-第二欧姆金属；11-阳极金属；12-阳极。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1a～1d，图1a～1d是本发明实施例提供的一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图，具体地，其中1d为器件俯视透视图，沿B1-B2、A1-A2、C1-C2方向垂直下切，分别得到如图1a所示的B1-B2截面、如图1b所示的A1-A2截面、如图1c所示的C1-C2截面的结构示意图。本发明实施例提供了一种基于P-GaN帽层和叉指结构的横向肖特基二极管，该二极管包括：
衬底1，依次位于衬底1上的AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、SiN钝化层7；
阴极9，沉积有第一欧姆金属8，第一欧姆金属8贯穿SiN钝化层7且位于AlGaN势垒层5的上表面；
阳极12，包括第一结构和第二结构，其中，
第一结构包括P-GaN帽层6，P-GaN帽层6贯穿SiN钝化层7且位于AlGaN势垒层5上表面，还包括凹槽，凹槽贯穿SiN钝化层7、AlGaN势垒层5、AlN插入层4且位于部分GaN缓冲层3内，P-GaN帽层6上方和凹槽内均沉积有若干阳极金属11；
第二结构包括P-GaN帽层6，同样P-GaN帽层6贯穿SiN钝化层7且位于AlGaN势垒层5上表面，还包括若干第二欧姆金属10，若干第二欧姆金属10贯穿SiN钝化层7且位于AlGaN势垒层5的上表面，P-GaN帽层6和若干第二欧姆金属10上方均沉积有若干阳极金属11；
第一结构和第二结构交替分布呈叉指结构，以构成基于P-GaN帽层和叉指结构的横向肖特基二极管。
具体而言，本实施例基于上述现有横向肖特基二极管存在的问题，提出了一种基于P-GaN帽层和叉指结构的横向肖特基二极管，该二极管自下而上包括衬底1(包括Si、SiC、蓝宝石)、AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5、SiN钝化层7。
优选地，AlN成核层2的厚度为10～120nm、GaN缓冲层3的厚度为1～4μm、AlN插入层4的厚度为1～2nm、AlGaN势垒层5的厚度为10～30nm且Al组分为8％～25％、SiN钝化层7的厚度10～150nm。
进一步优选地，AlN成核层2厚度为20nm、GaN缓冲层3的厚度为3μm、AlN插入层4的厚度为1nm、AlGaN势垒层5的厚度为20nm且Al组分为15％、SiN钝化层7的厚度为60nm。
阴极9，沉积有第一欧姆金属8，第一欧姆金属8贯穿SiN钝化层7且位于AlGaN势垒层5的上表面，在阴极9形成欧姆接触电极。其中，如图1a所示，阴极9的长度为g。
优选地，第一欧姆金属8材质为Ti/Al/Ni/Au(Ti在最底层)。
优选地，阴极9的长度g为50～70nm。
进一步优选地，阴极9的长度g为60nm。
阳极12，包括第一结构和第二结构，其中，
第一结构，包括P-GaN帽层6，如图1a所示P-GaN帽层6贯穿SiN钝化层7且位于的AlGaN势垒层5上表面，P-GaN帽层6上沉积有若干阳极金属11，还包括凹槽中沉积的若干阳极金属11，如图1a所示凹槽贯穿SiN钝化层7、AlGaN势垒层5、AlN插入层4且位于部分GaN缓冲层3内，具体地，位于GaN缓冲层3中二维电子气以下位置，从而阳极区域的P-GaN帽层6与凹槽内的若干阳极金属11共同构成第一结构，即肖特基凹槽阳极结构。其中，如图1a所示，凹槽的深度为a、长度为e，凹槽与P-GaN帽层6之间的距离为d，P-GaN帽层6的深度为c、长度为b，P-GaN帽层6与阴极9之间的距离为f。
优选地，P-GaN帽层6的深度c为60～150nm、长度b为1～10μm。
优选地，P-GaN帽层6与阴极9之间的距离f为6～34μm。
优选地，凹槽的深度a为40～190nm、长度e为50～70nm。
优选地，凹槽与P-GaN帽层6之间的距离d为1～6μm。
进一步优选地，P-GaN帽层6的深度c为100nm、长度b为2μm，P-GaN帽层6与阴极9之间的距离f为24μm，凹槽与P-GaN帽层6之间的距离d为3μm，凹槽的深度a为85nm、长度e为60nm。
第二结构，包括P-GaN帽层6、沉积的若干第二欧姆金属10和若干阳极金属11，其中，
P-GaN帽层6，同第一结构中的P-GaN帽层6在此不再赘述，还包括若干第二欧姆金属10，如图1b所示若干第二欧姆金属10贯穿SiN钝化层7且位于AlGaN势垒层5的上表面，若干第二欧姆金属10上也沉积有若干阳极金属11，从而阳极区域的P-GaN帽层6、若干第二欧姆金属10和若干阳极金属11共同构成第二结构，即肖特基加欧姆的混合阳极结构。其中，如图1d所示，每个第二欧姆金属10的宽度为i，每个凹槽内阳极金属11的宽度为j，整个阳极12的宽度为k。
优选地，每个第二欧姆金属10材质为Ti/Al/Ni/Au(Ti在最底层)，每个阳极金属11材质为Ni/Au/Ni(Ni在最底层)。
优选地，每个第二欧姆金属10的宽度i、每个凹槽内阳极金属11的宽度j均为5～15μm。
优选地，阳极12的宽度k为90～135μm。
进一步优选地，每个第二欧姆金属10的宽度i、每个凹槽内阳极金属11的宽度j均为10μm，阳极12的宽度k为90μm。
上述阳极12中的第一结构和第二结构交替分布呈叉指结构以构成本实施例基于P-GaN帽层和叉指结构的横向肖特基二极管。
需要说明的是，本实施例涉及的长度、深度、宽度是从不同角度进行的定义，本实施例具体地长度、深度相对于图1a中B1-B2截面而言，宽度相对于图1d中器件俯视透视图而言。
本实施例图1a为器件沿B1-B2方向的截面图，可见，本实施例从B1-B2截面看，阳极12采用肖特基凹槽阳极结构，通过感应耦合等离子刻蚀ICP工艺将凹槽的深度刻至部分GaN缓冲层3内，具体在二维电子气以下，并在凹槽内沉积有阳极金属11(肖特基金属)，使得肖特基金属与二维电子气直接接触，有效地降低了器件的导通电阻。同时，由图1a可见，本实施例P-GaN帽层6上也沉积有肖特基金属(阳极金属11)，使得器件的开启方式同样由沟道阈值电压控制。
本实施例图1b为器件沿A1-A2方向的截面图，可见，本实施例从A1-A2截面看，阳极12采用肖特基加欧姆的混合阳极结构，阳极12的若干第二欧姆金属10沉积在AlGaN层5上，阳极12的肖特基金属沉积在凹槽内和P-GaN帽层6上，由于P-GaN帽层结构能有效耗尽GaN沟道处的二维电子气，使得混合阳极上只需加上一个极低的电压，即可实现沟道的开启，亦即该肖特基二极管实现导通，同时采用混合阳极结构，使得器件的开启电压不受肖特基势垒高度的影响，而仅由沟道阈值电压所决定，因此可以实现极低的开启电压。
本实施例图1c为器件沿C1-C2方向的截面图、图1d为器件的俯视透视图，可见，本实施例从C1-C2截面和俯视透视图看，阳极12由第一结构和第二结构形成形似叉指的结构，若干第二欧姆金属10、凹槽内的若干阳极金属11之间没有间隔。其中，叉指结构中手指的宽度越小，即混合阳极的宽度增加，流入阳极12欧姆电极的电流越多，有利于降低器件的导通电阻，而手指数量的增加也会引入更多的肖特基耗尽区，反向击穿电压会更高，但导通电阻将会有所增加，通过优化手指的宽度、数量来降低器件的导通电阻以及提高器件的反向击穿电压，优选手指数量为5。
综上所述，本实施例器件的阳极12采用混合阳极结构和肖特基凹槽阳极结构的交叉排列结构，在反向偏压时，肖特基金属下方的耗尽区会相互展宽，有效地避免电子由阳极区域从缓冲层转移至阴极区域，改善了器件的漏电，提高了器件的反向击穿性能，反向击穿电压可以为700V～1500V；本实施例器件采用叉指结构，在零偏情况下，P-GaN帽层6天然地耗尽了其下方沟道处的二维电子气，使沟道拥有极低的阈值电压，该结构使得器件的开启电压不受肖特基势垒高度的限制，而仅由沟道的阈值电压调控，故本申请的肖特基二极管的开启电压极低，开启电压可以为0.2V～0.5V；常规阳极混合结构往往会在肖特基接触下方刻蚀凹槽，以便于调控沟道的阈值电压，而刻蚀工艺往往会造成器件的损伤，使器件的开态饱和电流大大降低，而本实施例采用的P-GaN帽层结构则解决了这个难点，同时通过改变P-GaN帽层6距凹槽的位置实现梯度的二维电子气调制效应，使器件在反向电压下获得低且均匀的电场分布，提高了器件的反向击穿电压，同时本实施例中P-GaN帽层6的使用，避免了对器件的刻蚀损伤；本实施例器件的肖特基凹槽阳极区域，由于凹槽刻蚀深度位于二维电子气以下，使得肖特基金属侧壁与二维电子气直接接触，使器件的拥有较小的导通电阻，导通电阻可以为0.6～0.8mΩ·cm2。
需要说明的是，本实施例长度、深度、宽度从不同角度定义，具体地长度、深度相对于图1a中B1-B2截面而言，宽度相对于图1d中器件俯视透视图而言；本实施例阳极区域的若干第二欧姆金属与若干阳极金属交替分布呈叉指结构而构成的基于叉指结构的横向肖特基二极管，结构不限于上述一种结构，还可以在该结构上进行变化，比如图2a～2d是本发明实施例提供的另一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图，图3a～3d是本发明实施例提供的再一种基于P-GaN帽层和叉指结构的横向肖特基二极管分别在B1-B2截面、A1-A2截面、C1-C2截面、俯视透视面的结构示意图，由图可见，本实施例B1-B2截面的结构略有不同，由图2、图3中B1-B2截面可以看到：相较于图1中B1-B2截面，图2、图3中的凹槽成阶梯形式分布，其中一部凹槽贯穿SiN钝化层7、AlGaN势垒层5、AlN插入层4且位于部分GaN缓冲层3内，且邻接另一部分凹槽，另一部分凹槽贯穿SiN钝化层7，且位于部分AlGaN势垒层5内，位于AlGaN势垒层5内的凹槽形成N个阶梯的梯度结构，N将AlGaN势垒层5的厚度N+1等分，N为大于0的整数，梯度结构的阳极凹槽可以显著增加反向击穿电压，反向击穿电压至少达到1500V，可以根据实际需要设置不同的梯度个数N和梯度的高度，比如图2中N为1时，位于GaN缓冲层3内的凹槽的深度为40～190nm、长度为25～35nm，位于AlGaN势垒层5内的凹槽的深度为15～165nm、长度为25～35nm，位于AlGaN势垒层5内的凹槽与P-GaN帽层6之间的距离为1～6μm，图3中N为3时，位于GaN缓冲层3内的凹槽的深度为40～190nm、长度为10～15nm，位于AlGaN势垒层5内的凹槽包括依次连接的第一阶梯、第二阶梯、第三阶梯，第一阶梯的深度为17.5～172.5nm、第二阶梯的深度为15～165nm、第三阶梯的深度为12.5～157.5nm，第一阶梯、第二阶梯、第三阶梯的长度均为10～15nm，位于AlGaN势垒层5内凹槽的第三阶梯与P-GaN帽层6之间的距离d为1～6μm，但是A1-A2截面、C1-C2截面、俯视透视面的结构却相同或类似，最终构成阳极区域第一结构和第二结构的交替分布呈叉指结构的横向肖特基二极管。
实施例二
在上述实施例一的基础上，请参见图4a～4h图5a～5h，图4a～4h是本发明实施例提供的一种基于P-GaN帽层和叉指结构的横向肖特基二极管A1-A2截面的制备流程示意图，图5a～5h是本发明实施例提供的又一种基于P-GaN帽层和叉指结构的横向肖特基二极管B1-B2截面的制备流程示意图。本实施例提供了一种适用于实施例一的基于P-GaN帽层和叉指结构的横向肖特基二极管的制备方法，该基于P-GaN帽层和叉指结构的横向肖特基二极管的制备方法具体包括以下步骤：
步骤1、请参见图4a和图5a，本实施例利用金属有机化合物化学气相淀积MOCVD设备在衬底1上依次生长AlN成核层2、GaN缓冲层3、AlN插入层4、AlGaN势垒层5和P-GaN帽层6；
步骤2、请参见图4b和图5b，在P-GaN帽层6上表面涂抹光刻胶并光刻出阳极12的P-GaN帽层图形区域，利用感应耦合等离子刻蚀ICP设备对阳极12的P-GaN帽层图形区域进行干法刻蚀，移除除阳极12的P-GaN帽层6图形区域外的其他部分；
步骤3、请参见图4c和图5c，在AlGaN势垒层5上表面涂抹光刻胶并光刻出阳极12的欧姆图形区域、阴极9的欧姆图形区域，利用电子束蒸发工艺，在阴极9的欧姆图形区域蒸发第一欧姆金属8，在阳极12的欧姆图形区域蒸发若干第二欧姆金属10；
步骤4、请参见图4d和图5d，在器件表面涂抹光刻胶并光刻有源区，利用感应耦合等离子刻蚀ICP设备或离子注入设备实现器件有源区的隔离，其中，器件表面具体指AlGaN势垒层5、P-GaN帽层6。
步骤5、请参见图4e和图5e，利用等离子体增强化学的气相沉积PECVD设备在器件表面沉积SiN钝化层7，其中，器件表面具体指在AlGaN势垒层5、P-GaN帽层6、第一欧姆金属8和第二欧姆金属11上；
步骤6、请参见图4f和图5f，在器件表面涂抹光刻胶并光刻出阳极12的欧姆图形区域和P-GaN帽层图形区域、阴极9的欧姆图形区域，利用感应耦合等离子刻蚀ICP设备对阳极12的欧姆图形区域和P-GaN帽层图形区域、阴极9的欧姆图形区域进行干法刻蚀，具体地，在阳极12的P-GaN帽层图形区域移除SiN钝化层7直至P-GaN帽层6的上表面，在阳极12的欧姆图形区域移除SiN钝化层7直至若干第二欧姆金属10的上表面，在阴极9的欧姆图形区域移除SiN钝化层直至第一欧姆金属8的上表面，其中，器件表面具体指在SiN钝化层7上；
步骤7、请参见图4g和图5g，在器件表面涂抹光刻胶并光刻出阳极12的凹槽图形区域，利用感应耦合等离子刻蚀ICP设备对阳极12的凹槽图形区域进行干法刻蚀，具体地，在凹槽图形区域中依次移除AlGaN势垒层5、AlN插入层4和部分GaN缓冲层3，具体地，直至GaN缓冲层3中二维电子气以下位置，其中，器件表面具体指在SiN钝化层7、第一欧姆金属8、第二欧姆金属11和P-GaN帽层6上。
步骤8、请参见图4h和图5h，在器件表面涂抹光刻胶并光刻出阳极12的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域，利用电子束蒸发工艺，在阳极12的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域上方分别蒸发若干阳极金属11，使之沉积在阳极12的P-GaN帽层6和若干第二欧姆金属10之上和凹槽内形成第一结构和第二结构，具体由P-GaN帽层6、若干第二欧姆金属和沉积在P-GaN帽层6和若干第二欧姆金属10的若干阳极金属11构成第一结构，P-GaN帽层6和沉积在凹槽内的若干阳极金属11构成第二结构，第一结构和第二结构交替分布呈叉指结构，最后移除光刻胶以完成基于P-GaN帽层和叉指结构的横向肖特基二极管的制作，其中，器件表面具体指SiN钝化层7、P-GaN帽层6、第二欧姆金属10，以及第一欧姆金属8上。
具体而言，本实施例通过步骤1～8制备得到的二极管，阳极12由第一结构和第二结构两部分构成：一是第一结构采用肖特基加凹槽结构，二是第二结构采用欧姆加肖特基结构，这两种结构在器件宽度方向上呈交替排布类似于叉指结构。具体地，本实施例正向偏压时沟道开启阳极12的若干欧姆金属10(欧姆接触)能够收集电子，实现器件低的开启电压，同时阳极12的欧姆金属10的数量也显著影响器件的导通电阻和反向饱和漏电流，通过找寻最优值能减缓低动态导通电阻和高反向击穿电压之间的矛盾，欧姆金属10的数量与阳极金属11的数量相同，优选为5；反向偏压时由于阳极12存在若干阳极金属11(肖特基接触)，引入较多的肖特基耗尽区，可有效阻断电流从阴极9经GaN缓冲层3到阳极9的欧姆接触的通道，且随着反向偏压的增加，在靠近阴极9方向的区域要承担较强的电场峰值，然而由于P-GaN帽层6的存在，P-GaN帽层6天然地耗尽了其下方沟道处的二维电子气，使沟道拥有极低的阈值电压，因此，可以有效减小器件反向漏电，提高器件击穿电压。
需要说明的是，对于图2a～图2d、图3a～3d工艺实现与图1a～1d相同或类似，其中，在于凹槽刻蚀部分，具体步骤7刻蚀出图2a、图3a所需要的阶梯形式，在这样的阶梯形式凹槽内沉积若干阳极金属11。
本实施例步骤1～8为实施例一基于P-GaN帽层和叉指结构的横向肖特基二极管的制备过程，其实现原理和技术效果类似，在此不再赘述。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，包括：
衬底(1)，依次位于所述衬底(1)上的AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)、SiN钝化层(7)；
阴极(9)，沉积有第一欧姆金属(8)，所述第一欧姆金属(8)贯穿所述SiN钝化层(7)且位于所述AlGaN势垒层(5)的上表面；
阳极(12)，包括第一结构和第二结构，其中，
所述第一结构包括P-GaN帽层(6)，所述P-GaN帽层(6)贯穿所述SiN钝化层(7)且位于所述AlGaN势垒层(5)上表面，还包括凹槽，所述凹槽贯穿所述SiN钝化层(7)、所述AlGaN势垒层(5)、所述AlN插入层(4)且位于部分所述GaN缓冲层(3)内，所述P-GaN帽层(6)上方和所述凹槽内均沉积有若干阳极金属(11)；
所述第二结构包括P-GaN帽层(6)，所述P-GaN帽层(6)贯穿所述SiN钝化层(7)且位于所述AlGaN势垒层(5)上表面，还包括若干第二欧姆金属(10)，所述若干第二欧姆金属(10)贯穿所述SiN钝化层(7)且位于所述AlGaN势垒层(5)的上表面，所述P-GaN帽层(6)和所述若干第二欧姆金属(10)上方均沉积有所述若干阳极金属(11)；
所述第一结构和所述第二结构交替分布呈叉指结构，以构成基于P-GaN帽层和叉指结构的横向肖特基二极管。
2.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述P-GaN帽层(6)的深度(c)为60～150nm、长度(b)为1～10μm。
3.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述凹槽与所述P-GaN帽层(6)之间的距离(d)为1～6μm。
4.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述凹槽的深度(a)为40～190nm、长度(e)为50～70nm。
5.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述P-GaN帽层(6)与所述阴极(9)之间的距离(f)为6～34μm。
6.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述阴极(9)的长度(g)为50～70nm。
7.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述若干第二欧姆金属(10)的宽度(i)为5～15μm。
8.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述凹槽中的阳极金属(11)的宽度(j)为5～15μm。
9.根据权利要求1所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，其特征在于，所述阳极(12)的宽度(k)为90～135μm。
10.一种基于P-GaN帽层和叉指结构的横向肖特基二极管制备方法，其特征在于，适用于如权利要求1～9任一项所述的基于P-GaN帽层和叉指结构的横向肖特基二极管，包括：
利用MOCVD设备在衬底(1)上依次生长AlN成核层(2)、GaN缓冲层(3)、AlN插入层(4)、AlGaN势垒层(5)和P-GaN帽层(6)；
在所述P-GaN帽层(6)上表面涂抹光刻胶并光刻出所述阳极(12)的P-GaN帽层图形区域，利用ICP设备对所述阳极(12)的P-GaN帽层图形区域进行干法刻蚀，移除除所述阳极(12)的P-GaN帽层(6)图形区域外的其他部分；
在所述AlGaN势垒层(5)上表面涂抹光刻胶并光刻出阳极(12)的欧姆图形区域、阴极(9)的欧姆图形区域，利用电子束蒸发工艺，在所述阴极(9)的欧姆图形区域蒸发第一欧姆金属(8)，在所述阳极(12)的欧姆图形区域蒸发若干第二欧姆金属(10)；
在器件表面涂抹光刻胶并光刻有源区，利用ICP设备或离子注入设备实现器件有源区的隔离；
利用PECVD设备在器件表面上沉积SiN钝化层(7)；
在器件表面涂抹光刻胶并光刻出所述阳极(12)的欧姆图形区域和P-GaN帽层图形区域、所述阴极(9)的欧姆图形区域，利用ICP设备对所述阳极(12)的欧姆图形区域和P-GaN帽层图形区域、所述阴极(9)的欧姆图形区域进行干法刻蚀，移除所述阳极(12)的欧姆图形区域和P-GaN帽层图形区域、所述阴极(9)的欧姆图形区域上的所述SiN钝化层(7)；
在器件表面涂抹光刻胶并光刻出所述阳极(12)的凹槽图形区域，利用ICP设备对所述阳极(12)的凹槽图形区域进行干法刻蚀，依次移除所述AlGaN势垒层(5)、所述AlN插入层(4)和部分所述GaN缓冲层(3)；
在器件表面涂抹光刻胶并光刻出所述阳极(12)的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域，利用电子束蒸发工艺，在所述阳极(12)的P-GaN帽层图形区域、凹槽图形区域和欧姆图形区域上方分别蒸发若干阳极金属(11)，使之沉积在所述阳极(12)的P-GaN帽层和若干第二欧姆金属(10)之上和凹槽内形成第一结构和第二结构，所述第一结构和所述第二结构交替分布呈叉指结构，最后移除光刻胶以完成基于P-GaN帽层和叉指结构的横向肖特基二极管的制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010256166.5A CN111477690B (zh) | 2020-04-02 | 2020-04-02 | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010256166.5A CN111477690B (zh) | 2020-04-02 | 2020-04-02 | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111477690A true CN111477690A (zh) | 2020-07-31 |
| CN111477690B CN111477690B (zh) | 2021-05-07 |
Family
ID=71750534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010256166.5A Active CN111477690B (zh) | 2020-04-02 | 2020-04-02 | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111477690B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| CN112635579A (zh) * | 2020-12-28 | 2021-04-09 | 宁波铼微半导体有限公司 | 一种低导通电压氮化镓肖特基势垒二极管及其制造方法 |
| CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
| CN113659013A (zh) * | 2021-06-29 | 2021-11-16 | 西安电子科技大学 | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 |
| WO2022110007A1 (zh) * | 2020-11-27 | 2022-06-02 | 苏州晶湛半导体有限公司 | 肖特基二极管及其制造方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060065908A1 (en) * | 2004-09-30 | 2006-03-30 | Robert Beach | III-nitride multi-channel heterojunction interdigitated rectifier |
| CN1957474A (zh) * | 2004-01-23 | 2007-05-02 | 国际整流器公司 | Ⅲ－氮电流控制装置及其制造方法 |
| US20100230717A1 (en) * | 2009-03-13 | 2010-09-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104638026A (zh) * | 2015-02-05 | 2015-05-20 | 西南科技大学 | 一种金刚石肖特基势垒二极管及其制备方法 |
| CN104798207A (zh) * | 2012-11-16 | 2015-07-22 | 威世通用半导体公司 | 具有部分凹陷双金属电极的GaN基肖特基二极管 |
| CN107534060A (zh) * | 2015-02-20 | 2018-01-02 | 威世通用半导体有限责任公司 | 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 |
| CN108598182A (zh) * | 2018-05-22 | 2018-09-28 | 西安电子科技大学 | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 |
| CN108711578A (zh) * | 2018-05-22 | 2018-10-26 | 西安电子科技大学 | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 |
| CN109166929A (zh) * | 2018-08-28 | 2019-01-08 | 西安电子科技大学 | 一种具有P型GaN帽层的GaN基肖特基势垒二极管 |
-
2020
- 2020-04-02 CN CN202010256166.5A patent/CN111477690B/zh active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1957474A (zh) * | 2004-01-23 | 2007-05-02 | 国际整流器公司 | Ⅲ－氮电流控制装置及其制造方法 |
| US20060065908A1 (en) * | 2004-09-30 | 2006-03-30 | Robert Beach | III-nitride multi-channel heterojunction interdigitated rectifier |
| US20100230717A1 (en) * | 2009-03-13 | 2010-09-16 | Kabushiki Kaisha Toshiba | Semiconductor device |
| CN104798207A (zh) * | 2012-11-16 | 2015-07-22 | 威世通用半导体公司 | 具有部分凹陷双金属电极的GaN基肖特基二极管 |
| CN104638026A (zh) * | 2015-02-05 | 2015-05-20 | 西南科技大学 | 一种金刚石肖特基势垒二极管及其制备方法 |
| CN107534060A (zh) * | 2015-02-20 | 2018-01-02 | 威世通用半导体有限责任公司 | 具有大接合焊盘和减小接触电阻的GaN基肖特基二极管 |
| CN108598182A (zh) * | 2018-05-22 | 2018-09-28 | 西安电子科技大学 | 一种部分本征GaN帽层RESURF GaN基肖特基势垒二极管 |
| CN108711578A (zh) * | 2018-05-22 | 2018-10-26 | 西安电子科技大学 | 一种部分P型GaN帽层RESURF GaN基肖特基势垒二极管 |
| CN109166929A (zh) * | 2018-08-28 | 2019-01-08 | 西安电子科技大学 | 一种具有P型GaN帽层的GaN基肖特基势垒二极管 |
Non-Patent Citations (1)
| Title |
|---|
| 白丹丹: "《GaN基高压二极管仿真研究》", 《中国优秀硕士学位论文全文数据库信息科技辑》 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112133761A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于GaN的横向结势垒肖特基二极管及其制备方法 |
| WO2022110007A1 (zh) * | 2020-11-27 | 2022-06-02 | 苏州晶湛半导体有限公司 | 肖特基二极管及其制造方法 |
| CN112635579A (zh) * | 2020-12-28 | 2021-04-09 | 宁波铼微半导体有限公司 | 一种低导通电压氮化镓肖特基势垒二极管及其制造方法 |
| CN113410138A (zh) * | 2021-06-15 | 2021-09-17 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
| CN113410138B (zh) * | 2021-06-15 | 2023-06-30 | 西安微电子技术研究所 | 一种低漏电SiC肖特基二极管及其制作方法 |
| CN113659013A (zh) * | 2021-06-29 | 2021-11-16 | 西安电子科技大学 | p型氧化物介质复合混合阳极的肖特基二极管及制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111477690B (zh) | 2021-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111477690B (zh) | 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法 | |
| JP4974454B2 (ja) | 半導体装置 | |
| EP1315212A1 (en) | Semiconductor device and its manufacturing method | |
| CN113113469B (zh) | 一种高耐压双栅极横向hemt器件及其制备方法 | |
| CN100433365C (zh) | 铝镓氮化物/氮化镓高电子迁移率晶体管及制造方法 | |
| JP2000512075A (ja) | ショットキー障壁整流器およびその製造方法 | |
| CN108028273A (zh) | 半导体装置和制造半导体装置的方法 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN112768505A (zh) | 异质结功率器件及其制作方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN111477678B (zh) | 一种基于叉指结构的横向肖特基二极管及其制备方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN117253917A (zh) | 一种通过表面陷阱屏蔽的GaN MIS HEMT及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN108831932B (zh) | 一种氮化镓横向mis-肖特基混合阳极二极管 | |
| CN107170798B (zh) | 基于栅场板和漏场板的垂直型功率器件及其制作方法 | |
| CN115498046A (zh) | 一种多沟道横向超结肖特基势垒二极管及其制备方法 | |
| CN113078204B (zh) | 一种氮化镓3d-resurf场效应晶体管及其制造方法 | |
| CN115732566A (zh) | Umosfet器件及提高umosfet器件性能的方法 | |
| CN102315261B (zh) | 半导体器件及其制造方法 | |
| CN114784088A (zh) | 一种结条氮化镓基高电子迁移率晶体管 | |
| CN112825330A (zh) | 一种高线性度复合栅结构的GaN晶体管器件及其制备方法 | |
| CN118016665B (zh) | 集成SBD的SiC衬底上增强型GaN HEMT器件 | |
| CN113707712B (zh) | 高耐压硅基氮化镓功率半导体器件及其制作方法 | |
| CN113113479B (zh) | 基于自对准技术的GaN基毫米波功率器件及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |