CN110034113A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110034113A
CN110034113A CN201811640218.8A CN201811640218A CN110034113A CN 110034113 A CN110034113 A CN 110034113A CN 201811640218 A CN201811640218 A CN 201811640218A CN 110034113 A CN110034113 A CN 110034113A
Authority
CN
China
Prior art keywords
region
range
area
diode
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811640218.8A
Other languages
English (en)
Other versions
CN110034113B (zh
Inventor
妹尾贤
大河原淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN110034113A publication Critical patent/CN110034113A/zh
Application granted granted Critical
Publication of CN110034113B publication Critical patent/CN110034113B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66136—PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

半导体装置包括半导体衬底，该半导体衬底设置有多个二极管范围和多个IGBT范围。在沿着半导体衬底的厚度方向的半导体衬底的平面图中，IGBT范围和二极管范围沿着第一方向交替排列。每一二极管范围在与下电极接触的范围内设置有多个n型的阴极区和多个p型的限流区。在每一二极范围内，阴极区和限流区沿着与第一方向相交的第二方向交替排列。每一IGBT范围在与下电极接触的范围内设置有p型的集电极区。每一IGBT范围内的集电极区与相邻的二极管范围内的每一阴极区接触。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
日本未经审查的专利申请公开第2013-048230号(JP2013-048230A)公开了一种半导体装置，该半导体装置在一个半导体衬底中设置有二极管和绝缘栅双极型晶体管(insulated gate bipolar transistor，IGBT)。图23示出了在JP2013-048230A中公开的一个半导体装置。在图23的半导体装置中，二极管范围570和IGBT范围580沿着x方向交替排列。每一二极管范围570在与下电极560接触的范围内具有多个n型的阴极区520和多个p型的限流区518。阴极区520和限流区518沿着x方向交替排列。每一IGBT范围580在与下电极560接触的范围内具有p型的集电极区516。集电极区516与二极管范围570内的多个阴极区520中最靠近IGBT范围580的阴极区520a接触。n型的漂移区522设置在阴极区520、限流区518和集电极区516上方。p型的主体区524设置在漂移区522上方。主体区524在IGBT范围580和二极管范围570内与上电极550接触。在二极管范围570内，由主体区524、漂移区522和阴极区520形成二极管。在二极管范围570内的主体区524用作二极管的阳极区。在IGBT范围580内，设置有n型的发射极区532、沟槽526、栅绝缘膜528、栅电极530等。在IGBT范围580内，由发射极区532、主体区524、漂移区522、集电极区516、栅电极530等形成IGBT。
当使上电极550的电位高于下电极560的电位时，二极管范围570内的二极管导通。当二极管导通时，如箭头590所示，空穴从主体区524朝向阴极区520流动穿过漂移区522。随着空穴流入阴极区520，电流从阴极区520朝向主体区524流动穿过漂移区522。此后，当使上电极550的电位低于下电极560的电位时，二极管执行恢复操作。即，漂移区522中的空穴穿过主体区524向上电极550放电，且漂移区522中的电子穿过阴极区520向下电极560放电。因此，反向电流(下文简称为“恢复电流”)瞬间流入二极管。在二极管导通的状态下，当在漂移区522中存在大量电子时，由于在恢复操作时向下电极560放电的电子变多，恢复电流变大。在JP2013-048230A的半导体装置中，为了抑制恢复电流，p型的限流区518设置在二极管范围570内与下电极560接触的范围内。当设置了限流区518，由于阴极区520的面积变小，因此当二极管导通时从阴极区520流入漂移区522的电子变少。因此，在恢复操作时向下电极560放电的电子也变少。因此，抑制了恢复电流。
发明内容
类似于二极管范围570内的主体区524，IGBT范围580内的主体区524与上电极550接触。因此，当二极管范围570内的二极管导通时，空穴从主体区524流入IGBT范围580内的漂移区522。如箭头592所示，流入IGBT范围580内的漂移区522的空穴流向二极管范围570内的阴极区520。此时，IGBT范围580内的漂移区522中的大部分空穴流入最靠近IGBT范围580的阴极区520a。电子在箭头592的相反方向上流动。因此，在二极管导通的状态下，在由箭头592示出的电流路径(即，IGBT范围580内的漂移区522)存在多个电子。当二极管执行恢复操作时，如箭头592所示，IGBT范围580内的漂移区522中的电子流向阴极区520a。因此，恢复电流集中在阴极区520a。因此，在恢复操作时，阴极区520a局部地上升至高温，且高负载被施加至阴极区520a。本发明提供一种半导体装置，其具有限流区并且能够抑制恢复电流的集中。
本发明的第一方面涉及半导体装置。半导体装置包括半导体衬底；上电极，其设置在半导体衬底的上表面；下电极，其设置在半导体衬底的下表面；沟槽；栅绝缘膜以及栅电极。半导体衬底设置有多个二极管范围和多个IGBT范围。在沿着半导体衬底的厚度方向的半导体衬底的平面图中，IGBT范围和二极管范围沿着第一方向交替排列。每一二极管范围在与下电极接触的范围内设置有多个n型的阴极区和多个p型的限流区。在沿着厚度方向的半导体衬底的平面图中，在每一二极管范围内，阴极区和限流区沿着与第一方向相交的第二方向交替排列。每一IGBT范围在与下电极接触的范围内设置有p型的集电极区。每一IGBT范围内的集电极区与相邻的二极管范围内的每一二极管范围接触。半导体衬底具有漂移区、主体区和发射极区。漂移区是n型区域，其分布在二极管范围和IGBT范围内，并且设置在阴极区、限流区和集电极区上方。主体区是p型区域，其分布在二极管范围和IGBT范围内，设置在漂移区上方，并且在每一二极管范围和每一IGBT范围内与上电极接触。发射极区是n型区域，其设置在每一IGBT范围内，与上电极接触，并且通过主体区与漂移区分隔。沟槽延伸至具有从半导体衬底的上表面穿过发射极区和主体区到达漂移区的深度。栅绝缘膜覆盖沟槽的内表面。栅电极设置在沟槽中并且通过栅绝缘膜而与半导体衬底绝缘。
阴极区可以与阴极区上方的漂移区直接接触，或者p型区域可以设置在阴极区上方的阴极区和漂移区之间。此外，漂移区可以与漂移区上方的主体区直接接触，或者其他区域(例如，层叠的p型区域和n型区域)可以设置在漂移区和漂移区上方的主体区之间。
在根据本发明的第一方面的半导体装置中，阴极区和限流区沿着第二方向(即，与IGBT范围和二极管范围交替排列的第一方向交叉的方向)交替排列。因此，每一IGBT范围内的集电极区与相邻的二极管范围内的每一阴极区接触。因此，当二极管导通时，空穴从IGBT范围内的主体区流入漂移区，空穴从IGBT范围内的漂移区流入每一阴极区。即，空穴以扩散的方式流入每一阴极区，而没有以集中的方式流入特定的阴极区。因此，即使在恢复操作时，恢复电流也在每一阴极区中以扩散的方式流动。因此，抑制了在恢复操作时仅特定的阴极区上升至高温且向特定的阴极区施加高负载。因此，与相关技术的半导体装置相比，根据上述的半导体装置的构造能够实现高可靠性。
在根据本发明的第一方面的半导体装置中，在沿着厚度方向的半导体衬底的平面图中，每一阴极区可以沿着第一方向纵长地延伸。每一阴极区在第一方向上的长度可以大于半导体衬底的厚度。
根据本发明的该方面，当电流在每一阴极区流动时，电流在第一方向上以扩散的方式流动。由此，能够抑制每一阴极区的温度的上升。
在根据本发明的第一方面的半导体装置中，二极管范围可以具有p型的空穴阻挡区，p型的空穴阻挡区与每一阴极区的上表面的至少一部分接触。漂移区可以与空穴阻挡区的上表面接触。
根据本发明的该方面，通过空穴阻挡区抑制了二极管导通时空穴从漂移区流入阴极区。由此，能够抑制恢复电流。
在根据本发明该方面的半导体装置中，空穴阻挡区可以与每一阴极区的部分上表面接触。漂移区可以在不存在空穴阻挡区的范围内与阴极区的上表面接触。
根据本发明的该方面，能够将从漂移区流入阴极区的空穴的量控制为适当的量。因此，能够平衡二极管导通时发生的损耗以及二极管执行恢复操作时发生的损耗。
在根据本发明该方面的半导体装置中，空穴阻挡区可以与阴极区在第一方向上的端部的上表面接触。
根据本发明的该方面，能够抑制在阴极区在第一方向上的端部中的电流的集中。
在根据本发明该方面的半导体装置中，空穴阻挡区可以与至少一个限流区接触。
根据本发明的该方面，二极管导通时从漂移区流入空穴阻挡区的空穴穿过限流区流入下电极。由此，空穴容易地从漂移区流入空穴阻挡区，能够更有效地抑制空穴流入阴极区。
在根据本发明该方面的半导体装置中，空穴阻挡区可以在第二方向上纵长地延伸，并且可以与多个阴极区的上表面接触。
根据本发明的该方面，能够利用一个空穴阻挡区抑制空穴流入阴极区。
在根据本发明该方面的半导体装置中，每一二极管范围可以设置有多个空穴阻挡区。
根据本发明的该方面，能够更适当地抑制空穴流入阴极区。
在根据本发明该方面的半导体装置中，漂移区可以具有：缓冲区，其与阴极区的上表面接触，并且具有低于阴极区的n型掺杂浓度；以及低浓度区，其与缓冲区的上表面接触，并且具有低于缓冲区的n型掺杂浓度。空穴阻挡区的p型掺杂浓度低于集电极区的p型掺杂浓度、限流区的p型掺杂浓度和缓冲区的n型掺杂浓度。
如上所述使得空穴阻挡区的p型掺杂浓度较低，从而在二极管导通时空穴易于流入空穴阻挡区。由此，能够有效地抑制空穴流入阴极区。
在根据本发明的第一方面的半导体装置中，在沿着厚度方向的半导体衬底的平面图中，沟槽可以沿着第二方向纵长地延伸。
附图说明
下面将参照附图描述本发明的示例性实施例的特征、优点及技术和工业意义，其中相同的附图标记表示相同的要素，且其中：
图1为根据示例的半导体装置的平面图；
图2为示出根据示例的半导体装置中的阴极区和限流区的分布的平面图；
图3为示出图2中的范围III的截面透视图；
图4为包括根据示例的半导体装置中的阴极区域的位置的截面图；
图5为包括根据示例的半导体装置中的限流区域的位置的截面图；
图6为示出根据示例的半导体装置中的IGBT范围和二极管范围之间的电流路径的平面图；
图7为示出根据对比示例的半导体装置中的IGBT范围和二极管范围之间的电流路径的平面图；
图8为对应于根据示例的半导体装置的图3的截面透视图；
图9为对应于根据示例的半导体装置的图4的截面图；
图10为对应于根据示例的半导体装置的图5的截面图；
图11为对应于根据示例的半导体装置的图3的截面透视图；
图12为对应于根据示例的半导体装置的图6的平面图；
图13为对应于根据示例的半导体装置的图4的截面图；
图14为对应于根据示例的半导体装置的图5的截面图；
图15为对应于根据示例的半导体装置的图3的截面透视图；
图16为对应于根据示例的半导体装置的图6的平面图；
图17为对应于根据示例的半导体装置的图4的截面图；
图18为对应于根据示例的半导体装置的图5的截面图；
图19为对应于根据示例的半导体装置的图4的截面图；
图20为对应于根据示例的半导体装置的图5的截面图；
图21为对应于根据示例的半导体装置的图4的截面图；
图22为对应于根据示例的半导体装置的图5的截面图；以及
图23为相关技术的半导体装置的截面图。
具体实施方式
图1中示出的半导体装置10具有由硅制成的半导体衬底12。图1为沿着半导体衬底12的厚度方向俯视的半导体衬底12的平面图。在下文中，将平行于半导体衬底12的上表面12a的方向称为x方向，将平行于上表面12a且垂直于x方向的方向称为y方向，并且将半导体衬底12的厚度方向称为z方向。如图1所示，半导体衬底12设置有两个元件区11。在每一元件区11中，设置有多个二极管范围14和多个IGBT范围16。在每一元件区11中，二极管范围14和IGBT范围16在x方向上交替排列。
图2示出在暴露于半导体衬底12的下表面12b的范围内的半导体层中设置的各区域的分布。图2示出在沿着图1中的z方向俯视半导体衬底12时的平面图中的各区域的分布。如图2所示，在暴露于半导体衬底12的下表面12b的范围内，设置有n型的阴极区60、p型的限流区62和p型的集电极区64。在每一二极管范围14内，设置有多个阴极区60和多个限流区62。在每一二极管范围14内，阴极区60和限流区62在y方向上交替排列。换而言之，在y方向上夹在两个阴极区60之间的p型区域是限流区62。在沿z方向的半导体衬底12的平面图中，阴极区60和限流区62在y方向上交替排列的范围为二极管范围14。每一阴极区60和每一限流区62在x方向上纵长地延伸。每一阴极区60在x方向上的长度L1大于半导体衬底12的厚度T1(参见图4)。在如图2的半导体衬底12的平面图中，集电极区64设置在每一IGBT范围16的整个范围中。换而言之，当沿着z方向观察半导体衬底12时，在y方向上比限流区62广泛分布的p型区域是集电极区64。在沿z方向的半导体衬底12的平面图中，分布了集电极区64的范围是IGBT范围16。每一集电极区64与相邻的二极管范围14内的每一阴极区60的端面接触。每一集电极区64与相邻的二极管范围14内每一限流区62的端面接触。每一集电极区64的p型掺杂浓度等于每一限流区62的p型掺杂浓度(在本发明中，“等于”也包括“大致等于”的意思)。每一集电极区64和每一限流区62均为连续的p型区域。
图3为图2的范围III的截面透视图。图4和图5为图3的范围在半导体装置10的xz平面的截面图。图4为穿过阴极区60的横截面的截面图，并且图5为穿过限流区62的横截面的截面图。如图4和图5所示，半导体装置10具有上电极32和下电极34。上电极32设置在半导体衬底12的上表面12a，且下电极34设置在半导体衬底12的下表面12b。在图3中，为了便于描述，省略了上电极32。
如图3至图5所示，阴极区60、限流区62和集电极区64与下电极34接触。阴极区60、限流区62和集电极区64与下电极34欧姆接触。
如图3至图5所示，半导体衬底12具有漂移区58、主体区52和发射极区50。
漂移区58为具有低于阴极区60的n型掺杂浓度的n型区域。漂移区58分布在二极管范围14和IGBT范围16内。漂移区58与阴极区60的上表面、限流区62的上表面和集电极区64的上表面接触。
主体区52为p型区域。主体区52分布在二极管范围14和IGBT范围16内。主体区52与漂移区58的上表面接触。在下文中，二极管范围14内的主体区52可称为阳极区56，且IGBT范围16内的主体区52可称为IGBT主体区54。主体区52在二极管范围14和IGBT范围16中的每一个内暴露于半导体衬底12的上表面12a。主体区52在暴露于上表面12a的范围内具有高p型掺杂浓度，并且在暴露于上表面12a的范围下方的范围内(在发射极区50下方)具有低p型掺杂浓度。主体区52在二极管范围14和IGBT范围16中的每一个内与上电极32欧姆接触。
发射极区50为具有高于漂移区58的n型掺杂浓度的n型区域。发射极区50设置在IGBT范围16内。发射极区50暴露于半导体衬底12的上表面12a。发射极区50与上电极32欧姆接触。主体区52设置在发射极区50下方。发射极区50通过主体区52与漂移区58分隔。
在半导体衬底12的上表面12a中设置有多个沟槽22。在上表面22a中，每一沟槽22在y方向上纵长地延伸。在上表面22a中，沟槽22在x方向上间隔排列。沟槽22设置在IGBT范围16内。每一沟槽22设置在与发射极区50相邻的位置。在z方向上，每一沟槽22延伸至具有从上表面12a穿过发射极区50和主体区52并且到达漂移区58的深度。每一沟槽22的内表面覆盖有栅绝缘膜24。在每一沟槽22中，设置有栅电极26。每一栅电极26通过栅绝缘膜24与半导体衬底12绝缘。每一栅电极26通过栅绝缘膜24面向发射极区50、IGBT主体区54和漂移区58。如图4和图5所示，栅电极26的上表面覆盖有绝缘夹层30。栅电极26通过绝缘夹层30与上电极32绝缘。
在二极管范围14内，由阳极区56、漂移区58和阴极区60形成二极管。当半导体装置10作为二极管工作时，上电极32用作阳极电极，且下电极34用作阴极电极。
在IGBT范围16内，由发射极区50、IGBT主体区54、漂移区58、集电极区64、栅电极26等形成IGBT。当半导体装置10作为IGBT工作时，上电极32用作发射极电极，且下电极34用作集电极电极。
接下来将描述半导体装置10的工作。首先，将描述IGBT的工作。当半导体装置10作为IGBT工作时，向下电极34施加高于上电极32的电位。当栅电极26的电位上升至高于栅阈值的电位时，在靠近栅绝缘膜24的IGBT主体区54中形成沟道。通过沟道连接发射极区50和漂移区58。因此，电子从上电极32穿过发射极区50、沟道、漂移区58和集电极区64流入下电极34。同时，空穴从下电极34穿过集电极区64、漂移区58和IGBT主体区54流入上电极32。因此，电流从下电极34流向上电极32。即，IGBT导通。当栅电极26的电位降低至小于栅阈值的电位时，沟道消失，且电流停止。即，IGBT断开。
接下来将描述二极管的工作。当向上电极32施加高于下电极34的电位时，二极管导通。即，如图4的箭头100所示，空穴从上电极32穿过阳极区56、漂移区58和阴极区60流入下电极34。空穴从漂移区58流入阴极区60，从而电子从阴极区60供应至漂移区58。因此，电子从下电极34穿过阴极区60、漂移区58和阳极区56流入上电极32。因此，电流从上电极32流向下电极34。
如图5所示，限流区62设置在暴露于二极管范围14的下表面12b的部分范围内。限流区62是具有高p型掺杂浓度的p型区域。因此，在漂移区62流动的空穴无法流入限流区62。因此，当二极管导通时，电流难以流入限流区62。因此，即使在二极管导通的状态下，在限流区62上方的漂移区58中几乎不存在电子和空穴。如上所述，设置了限流区62，从而限制存在于漂移区58的电子和空穴的过度变多。
由于IGBT主体区54连接至上电极32，因此当二极管导通时，空穴从IGBT主体区54流入漂移区58。如图4的箭头102所示，流入漂移区58的空穴流向阴极区60。当空穴如箭头102所示流入阴极区60时，电子从阴极区60供应至漂移区58。供应至漂移区58的电子以与箭头102相反的方向流动，并且穿过IGBT主体区54流入上电极32。因此，当二极管导通时，电流不仅以由箭头100示出的路径还以由箭头102示出的路径流动。图6示出沿z方向俯视由箭头102示出的电流路径的状态。如图6所示，阴极区60面向二极管范围14和IGBT范围16之间的边界15。因此，如箭头102所示流向二极管范围14的电流被分支并流入每一阴极区60。因此，电流在每一阴极区60中大致均匀地流动。
在二极管导通的状态下，当上电极32的电位下降至低于下电极34的电位的电位时，二极管执行恢复操作。即，在二极管导通的状态下，在漂移区58中存在多个空穴和电子。在恢复操作中，漂移区58中的空穴穿过阳极区56向上电极32放电，且漂移区58中的电子穿过阴极区60向下电极34放电。因此，二极管中瞬间流过极高的反向电流(恢复电流)。恢复电流在短时间内衰减，然后二极管断开。在恢复电流流动的状态下，由于上电极32和下电极34之间的电位差较大，当恢复电流流动时在半导体衬底12中产生相当大的损耗。因此，从半导体衬底12产生热量。
然而，在该实施例的半导体装置中，如上所述，在二极管导通的状态下，限流区62阻止存在于漂移区58中的电子和空穴过度变多。因此，在恢复操作时从漂移区58放电的电子和空穴并不太多。因此，抑制了恢复电流。因此，抑制了由于恢复电流导致的半导体衬底12的温度升高。
如上所述，在二极管导通的状态下，电流也在由图4和图6中的箭头102示出的路径流动。因此，在IGBT范围16内的漂移区58中也存在电子和空穴。在恢复操作中，电子和空穴也从IGBT范围16内的漂移区58放电。此时，空穴穿过IGBT主体区54向上电极32放电，且电子穿过阴极区60向下电极34放电。即，在恢复操作中，电子沿着由图4和图6的箭头102示出的路径流动。如图6所示，阴极区60面向二极管范围14和IGBT范围16之间的边界15。因此，如箭头102所示流向二极管范围14的电子被分支且流入每一阴极区60。因此，电子在每一阴极区60中大致均匀地流动。即，恢复电流在每一阴极区60中大致均匀地流动。由于恢复电流没有集中在特定的阴极区60，抑制了特定阴极区60的温度的过度上升。如箭头102所示流动的部分电子流入限流区62。由此，流入每一阴极区60的电子变少，且抑制了在每一阴极区60中流动的恢复电流。由于每一阴极区60在x方向的长度较长，恢复电流在每一阴极区60中以扩散的方式在x方向上流动。特别地，由于阴极区60在x方向上的长度L1大于半导体衬底12的厚度T1，因此恢复电流以更广泛扩散的方式在x方向上流动。由此，进一步抑制了每一阴极区60的温度的升高。如上所述，抑制了恢复操作中的每一阴极区60的温度的升高。
图7示出作为对比示例的阴极区60和限流区62在x方向上交替排列的情况。在图7中，阴极区60a面向二极管范围14和IGBT范围16之间的边界，而其他阴极区60没有面向边界15。因此，在恢复操作中，如图7的箭头104所示，存在于IGBT范围16内的漂移区58中的电子流向单个阴极区60a。从IGBT范围16流向二极管范围14的电子难以流入除了阴极区60a之外的阴极区60。即，在阴极区60a中恢复电流比其他阴极区60更大密度地流动。因此，阴极区60a上升至高于其他阴极区60的较高温度，并且阴极区60a比其他阴极区60更快地劣化。因此，半导体装置10整体的寿命较短。
与图7的对比示例对比，在图6中示出的示例的半导体装置10中，由于恢复电流在每一阴极区60中大致均匀地流动，所以不存在仅特定阴极区60的温度极度升高的情况。因此，没有仅特定阴极区60快速劣化的情况。由此，延长了半导体装置10整体的寿命。
如上所述，在该实施例的半导体装置10中，由于限流区62设置在二极管范围14内，因此抑制了恢复电流。此外，在该实施例的半导体装置10中，由于阴极区60和限流区62沿着y方向(即，二极管范围14和IGBT范围16之间的边界15的延伸方向)交替排列，因此能够抑制恢复电流在特定阴极区60的集中。如上所述，根据该实施例的构造，能够抑制在设置有限流区的半导体装置中的恢复电流的集中。
图8至图10示出示例2的半导体装置。在示例2的半导体装置中，在二极管范围14内也设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。二极管范围14内的沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30的构造与IGBT范围16内的沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30的构造相同。可以将二极管范围14内的栅电极26控制为与IGBT范围16内的栅电极26不同的电位(例如，与上电极32的电位相同的固定电位)。即使在二极管范围14内设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30，二极管范围14内的二极管也以和示例1相同的方式工作(在本发明中，“相同”包括“大致相同”的意思)。
在示例2的半导体装置中，漂移区58具有具低浓度区58a和缓冲区58b。缓冲区58b的n型掺杂浓度低于阴极区60的n型掺杂浓度，且高于低浓度区58a的n型掺杂浓度。缓冲区58b与集电极区64的上表面、阴极区60的上表面及限流区62的上表面接触。低浓度区58a与缓冲区58b的上表面和主体区52的下表面接触。缓冲区58b的厚度远小于低浓度区58a的厚度。如上所述，即使设置了缓冲区58b，二极管和IGBT也以与如上所述的示例1相同的方式工作。
接下来将描述示例3的半导体装置。在示例1的半导体装置中，如图6的箭头102所示，恢复电流以扩散的方式在每一阴极区60流动。同时，在每一阴极区60中，恢复电流在靠近IGBT范围16的端部60b中的密度高于远离IGBT范围16的部分中的密度。与示例1对比，在示例3中，提出了抑制端部60b中的恢复电流的集中的配置。
图11至图14示出示例3的半导体装置。在示例3的半导体装置中，如在示例2的半导体装置中，在二极管范围14内也设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。然而，在示例3中，在二极管范围14内也可不设置沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。
在示例3的半导体装置中，半导体衬底12具有p型的空穴阻挡区70。空穴阻挡区70的p型掺杂浓度低于阴极区60的n型掺杂浓度、限流区62的p型掺杂浓度和集电极区64的p型掺杂浓度。如图11和图12所示，空穴阻挡区70设置在阴极区60、限流区62和集电极区64的上方，并且沿着y方向纵长地延伸。空穴阻挡区70位于二极管范围14和IGBT范围16之间的边界15处，并且沿着边界15延伸。空穴阻挡区70沿着边界15延伸至元件区11的两端(y方向上的两端)。空穴阻挡区70在边界15附近与每一阴极区60、每一限流区62和集电极区64的上表面接触。因此，每一阴极区60的IGBT范围16侧的端部60b的上表面覆盖有空穴阻挡区70。漂移区58与空穴阻挡区70的上表面和侧表面接触。在不存在空穴阻挡区70的范围内，漂移区58与阴极区60和限流区62的上表面接触。
在示例3的半导体装置中，IGBT以和示例1相同的方式工作。此外，在示例3的半导体装置中，当二极管导通时，类似于图4中的箭头100、102，空穴如图13的箭头100、102所示地流动。如图13的箭头102所示，从IGBT范围16内的漂移区58流向阴极区60的端部60b的空穴到达空穴阻挡区70。由于空穴阻挡区70的p型掺杂浓度较低，因此空穴阻挡区70和漂移区58之间的界面的阻挡不太强。因此，如箭头102所示流动的大部分空穴流入空穴阻挡区70。如图14所示，空穴阻挡区70通过限流区62连接至下电极34。因此，流入空穴阻挡区70的空穴穿过限流区62流入下电极34。因此，在漂移区58中如箭头102所示流动的大部分空穴没有流入阴极区60，而是流入阴极区60周围的下电极34。即，空穴阻挡区70阻止空穴流入阴极区60的端部60b。因此，在示例3的半导体装置中，在二极管导通的状态下，从IGBT范围内的漂移区58流入阴极区60的端部60b的电流较小。因此，在二极管的恢复操作中，流入阴极区60的端部60b的电子较少。即，流入阴极区60的端部60b的恢复电流较小。由此，能够抑制阴极区60的端部60b中的恢复电流的集中。即，根据示例3的构造，能够抑制以箭头102所示的路径流动的恢复电流。
图15至图18示出示例4的半导体装置。在示例4的半导体装置中，如在示例2的半导体装置中，在二极管范围14内也设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。然而，在示例4中，在二极管范围14内也可不设置沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。
在示例4的半导体装置中，在二极管范围14内设置有多个空穴阻挡区70。与示例3类似，每一空穴阻挡区70沿着y方向以线条状纵长地延伸，并且与每一阴极区60的上表面和每一限流区62的上表面接触。空穴阻挡区70在x方向上间隔排列。最靠近IGBT范围16侧的空穴阻挡区70设置在边界15处。漂移区58与每一空穴阻挡区70的上表面和侧表面接触。在不存在空穴阻挡区70的范围内，漂移区58与阴极区60和限流区62的上表面接触。
在示例4的半导体装置中，当二极管导通时，如图17的箭头100所示流向下电极34的空穴中的一部分空穴流入每一空穴阻挡区70。流入空穴阻挡区70的空穴穿过限流区62流入下电极34。因此，流入阴极区60的空穴较少。因此，从阴极区60流入漂移区58的电子较少。因此，在示例4的半导体装置中，在恢复操作时从漂移区58流入阴极区60的电子(即，恢复电流)较少。如上所述，空穴阻挡区70设置在二极管范围14内边界15以外的位置，从而不仅能够抑制边界15附近的恢复电流，还可以抑制整个二极管范围14内的恢复电流。
图19和图20示出示例5的半导体装置。在示例5的半导体装置中，如在示例2的半导体装置中，在二极管范围14内也设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。然而，在示例5中，在二极管范围14内也可不设置沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。
在示例5的半导体装置中，如在示例2的半导体装置中，漂移区58具有低浓度区58a和缓冲区58b。示例5的半导体装置的其他构造与示例4中的半导体装置的构造相同。缓冲区58b的n型掺杂浓度低于阴极区60的n型杂质浓度，且高于低浓度区58a的n型掺杂浓度。空穴阻挡区70的p型掺杂浓度低于缓冲区58b的n型掺杂浓度。低浓度区58a具有与示例1至示例4的漂移区58相同的n型掺杂浓度(在本发明中，“相同”包括“大致相同”的意思)。缓冲区58b设置在漂移区58的较低的端部。缓冲区58b与阴极区60的上表面、限流区62的上表面、集电极区64的上表面和空穴阻挡区70的上表面和侧表面接触。低浓度区58a设置在缓冲区58b的上方。低浓度区58a与缓冲区58b的上表面和主体区52的下表面接触。低浓度区58a的厚度远大于缓冲区58b的厚度。如上所述，如在示例3和示例4中，即使在具有空穴阻挡区70的半导体装置中设置有缓冲区58b，也能够利用空穴阻挡区70抑制恢复电流。
在示例3至示例5中，尽管空穴阻挡区70与限流区62接触，但空穴阻挡区70也可以不与限流区62接触。在如上所述的构造中，能够利用空穴阻挡区70在一定程度上抑制空穴流入阴极区60。然而，由于当空穴阻挡区70与限流区62接触时，空穴容易流入空穴阻挡区70，因此能够更有效地抑制空穴流入阴极区60。
在示例3至示例5中，尽管空穴阻挡区70设置在边界15处，但空穴阻挡区70也可以不必设置在边界15处。即，空穴阻挡区70也可仅设置在边界15之外的位置。
在示例3至示例5中，尽管空穴阻挡区70覆盖了阴极区60的部分上表面，但空穴阻挡区70也可覆盖阴极区60的全部上表面。在如上所述的构造中，由于流入空穴阻挡区70的空穴中的一部分空穴流入了阴极区60，因此半导体装置可以作为二极管工作。然而，当空穴阻挡区70覆盖阴极区60的全部上表面时，可以比所需的更多地抑制在二极管的导通状态下流动的电流，并且在导通状态中发生的损耗可能变高。因此，如在示例3至示例5中，空穴阻挡区70理想地覆盖阴极区60的上表面的一部分(即，阴极区60的上表面的另一部分与漂移区58接触)。
图21和图22示出示例6的半导体装置。在示例6的半导体装置中，如在示例2的半导体装置中，在二极管范围14内也设置了沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。然而，在示例6中，在二极管范围14内也可不设置沟槽22、栅绝缘膜24、栅电极26和绝缘夹层30。
在示例6的半导体装置中，在主体区52和漂移区58之间设置了n型的势垒区72和p型的下主体区74。示例6的半导体装置的其他构造与示例2中的半导体装置的构造相同。势垒区72从下方与主体区52接触。下主体区74从下方与势垒区72接触，并且从上方与漂移区58接触。势垒区72和下主体区74与栅绝缘膜24接触。当IGBT导通时，在IGBT范围16内的主体区52和下主体区74中形成沟道。由此，发射极区50和漂移区58连接，并且IGBT导通。当二极管导通时，电流从阳极区56穿过势垒区72和下主体区74流向漂移区58。由于势垒区72的n型掺杂浓度相对较低，电流可流动穿过势垒区72。在示例6的半导体装置中，如在示例2的半导体装置中，能够抑制恢复电流的集中。此外，在示例1、3、4或5的半导体装置中可设置势垒区72和下主体区74。

Claims (11)

1.一种半导体装置，其特征在于，包括：
半导体衬底；
上电极，设置在所述半导体衬底的上表面；
下电极，设置在所述半导体衬底的下表面；
沟槽；
栅绝缘膜；以及
栅电极，其中：
所述半导体衬底设置有多个二极管范围和多个IGBT范围；
在沿着所述半导体衬底的厚度方向的所述半导体衬底的平面图中，所述IGBT范围和所述二极管范围沿着第一方向交替排列；
每一二极管范围在与所述下电极接触的范围内设置有多个n型的阴极区和多个p型的限流区；
在沿着所述厚度方向的所述半导体衬底的平面图中，在每一二极管范围内，所述阴极区和所述限流区沿着与所述第一方向相交的第二方向交替排列；
每一IGBT范围在与所述下电极接触的范围内设置有p型的集电极区；
每一IGBT范围内的所述集电极区与相邻的二极管范围内的每一阴极区接触；
所述半导体衬底具有：
n型的漂移区，其分布在所述二极管范围和所述IGBT范围内，并且设置在所述阴极区、所述限流区和所述集电极区上方；
p型的主体区，其分布在所述二极管范围和所述IGBT范围内，设置在所述漂移区上方，并且在每一二极管范围和每一IGBT范围内与所述上电极接触；以及
n型的发射极区，其设置在每一IGBT范围内，与所述上电极接触，并且通过所述主体区与所述漂移区分隔；
所述沟槽延伸至具有从所述半导体衬底的所述上表面穿过所述发射极区和所述主体区并且到达所述漂移区的深度；
所述栅绝缘膜覆盖所述沟槽的内表面；以及
所述栅电极设置在所述沟槽中并且通过所述栅绝缘膜而与所述半导体衬底绝缘。
2.根据权利要求1所述的半导体装置，其特征在于，在沿着所述厚度方向的所述半导体衬底的平面图中，每一阴极区沿着所述第一方向纵长地延伸。
3.根据权利要求2所述的半导体装置，其特征在于，每一阴极区在所述第一方向上的长度大于所述半导体衬底的厚度。
4.根据权利要求1至3中任一项所述的半导体装置，其特征在于，
所述二极管范围具有p型的空穴阻挡区，所述p型的空穴阻挡区与每一阴极区的上表面的至少一部分接触；并且
所述漂移区与所述空穴阻挡区的上表面接触。
5.根据权利要求4所述的半导体装置，其特征在于，
所述空穴阻挡区与每一阴极区的部分上表面接触；并且
所述漂移区在不存在所述空穴阻挡区的范围内与所述阴极区的上表面接触。
6.根据权利要求5所述的半导体装置，其特征在于，所述空穴阻挡区与所述阴极区在所述第一方向上的端部的上表面接触。
7.根据权利要求4至6中任一项所述的半导体装置，其特征在于，所述空穴阻挡区与至少一个所述限流区接触。
8.根据权利要求7所述的半导体装置，其特征在于，所述空穴阻挡区在所述第二方向上纵长地延伸，并且与多个阴极区的上表面接触。
9.根据权利要求8所述的半导体装置，其特征在于，每一二极管范围设置有多个空穴阻挡区。
10.根据权利要求4至9中任一项所述的半导体装置，其特征在于，
所述漂移区具有：
缓冲区，其与所述阴极区的上表面接触，并且具有低于所述阴极区的n型掺杂浓度；以及
低浓度区，其与所述缓冲区的上表面接触，并且具有低于所述缓冲区的n型掺杂浓度；并且
所述空穴阻挡区的p型掺杂浓度低于所述集电极区的p型掺杂浓度、所述限流区的p型掺杂浓度和所述缓冲区的n型掺杂浓度。
11.根据权利要求1至10中任一项所述的半导体装置，其特征在于，在沿着所述厚度方向的所述半导体衬底的平面图中，所述沟槽沿着所述第二方向纵长地延伸。
CN201811640218.8A 2018-01-11 2018-12-29 半导体装置 Active CN110034113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-002859 2018-01-11
JP2018002859A JP7151084B2 (ja) 2018-01-11 2018-01-11 半導体装置

Publications (2)

Publication Number Publication Date
CN110034113A true CN110034113A (zh) 2019-07-19
CN110034113B CN110034113B (zh) 2023-04-28

Family

ID=65013523

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811640218.8A Active CN110034113B (zh) 2018-01-11 2018-12-29 半导体装置

Country Status (5)

Country Link
US (1) US10700054B2 (zh)
EP (1) EP3511987B1 (zh)
JP (1) JP7151084B2 (zh)
KR (1) KR102131288B1 (zh)
CN (1) CN110034113B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979935A (zh) * 2017-12-28 2019-07-05 富士电机株式会社 半导体装置及半导体装置的制造方法
CN111066149B (zh) * 2018-03-15 2024-02-06 富士电机株式会社 半导体装置
JP7352344B2 (ja) * 2018-08-15 2023-09-28 株式会社東芝 半導体装置
JP2022169322A (ja) * 2021-04-27 2022-11-09 株式会社デンソー 半導体装置
KR102607644B1 (ko) * 2023-08-28 2023-11-29 주식회사 더블유알지코리아 농도차 구조를 이용한 rc-igbt
KR102607643B1 (ko) * 2023-08-28 2023-11-29 주식회사 더블유알지코리아 플로팅 구조를 이용한 rc-igbt

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode
US20120132954A1 (en) * 2010-11-25 2012-05-31 Denso Corporation Semiconductor device
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015177057A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5103830B2 (ja) 2006-08-28 2012-12-19 三菱電機株式会社 絶縁ゲート型半導体装置
CN107068733B (zh) 2011-07-27 2020-08-11 丰田自动车株式会社 半导体器件
JP5742711B2 (ja) 2011-12-28 2015-07-01 株式会社デンソー 半導体装置
JP6022774B2 (ja) * 2012-01-24 2016-11-09 トヨタ自動車株式会社 半導体装置
JP6142813B2 (ja) * 2014-02-10 2017-06-07 トヨタ自動車株式会社 半導体装置
JP2015154000A (ja) * 2014-02-18 2015-08-24 トヨタ自動車株式会社 半導体装置および半導体装置の製造方法
JP2016058428A (ja) 2014-09-05 2016-04-21 株式会社東芝 半導体装置
DE112017000064T5 (de) 2016-02-23 2018-03-29 Fuji Electric Co., Ltd. Halbleitervorrichtung

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100156506A1 (en) * 2008-12-24 2010-06-24 Denso Corporation Semiconductor device including insulated gate bipolar transistor and diode
US20120132954A1 (en) * 2010-11-25 2012-05-31 Denso Corporation Semiconductor device
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015177057A (ja) * 2014-03-14 2015-10-05 株式会社東芝 半導体装置
CN107039438A (zh) * 2015-09-17 2017-08-11 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
KR20190085857A (ko) 2019-07-19
KR102131288B1 (ko) 2020-07-07
EP3511987B1 (en) 2021-03-03
US20190214379A1 (en) 2019-07-11
CN110034113B (zh) 2023-04-28
JP7151084B2 (ja) 2022-10-12
US10700054B2 (en) 2020-06-30
EP3511987A1 (en) 2019-07-17
JP2019125597A (ja) 2019-07-25

Similar Documents

Publication Publication Date Title
CN110034113A (zh) 半导体装置
US11094808B2 (en) Semiconductor device
US10985158B2 (en) Semiconductor device with transistor portion having low injection region on the bottom of a substrate
US7755138B2 (en) Semiconductor device
US9362393B2 (en) Vertical semiconductor device including element active portion and voltage withstanding structure portion, and method of manufacturing the vertical semiconductor device
US6462377B2 (en) Insulated gate field effect device
CN107148675B (zh) 半导体装置
US11217580B2 (en) Semiconductor device including insulated gate bipolar transistor element and freewheeling diode element
WO2009096412A1 (ja) 半導体装置
US20160148928A1 (en) Reverse conducting semiconductor device
KR20070009734A (ko) Ｉｇｂｔ
JP2011146682A (ja) 半導体装置
CN109509789A (zh) 半导体装置
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
CN110692140A (zh) 半导体装置
JP2017195224A (ja) スイッチング素子
US11289476B2 (en) Semiconductor device including carrier injection layers
US11276771B2 (en) Semiconductor device
US7332771B2 (en) Trench-gate semiconductor devices
JP3977518B2 (ja) 静電誘導半導体装置
JP2005150348A (ja) 半導体装置
JP4802430B2 (ja) 半導体素子
US20230420453A1 (en) Semiconductor device
US20230369484A1 (en) Field effect transistor
JPH05259437A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200408

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant