CN101847656A - 绝缘栅双极性晶体管 - Google Patents

绝缘栅双极性晶体管 Download PDF

Info

Publication number
CN101847656A
CN101847656A CN201010139716A CN201010139716A CN101847656A CN 101847656 A CN101847656 A CN 101847656A CN 201010139716 A CN201010139716 A CN 201010139716A CN 201010139716 A CN201010139716 A CN 201010139716A CN 101847656 A CN101847656 A CN 101847656A
Authority
CN
China
Prior art keywords
mentioned
drift layer
insulated gate
electrode
bipolar transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010139716A
Other languages
English (en)
Other versions
CN101847656B (zh
Inventor
米田秀司
泽村宪治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101847656A publication Critical patent/CN101847656A/zh
Application granted granted Critical
Publication of CN101847656B publication Critical patent/CN101847656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

提供一种绝缘栅双极性晶体管，提高空穴的累积效果，并且抑制电流密度下降。在绝缘栅极之间，漂移区域被形成为分离成多个区域。并且，在漂移区域之间，在发射极电极与漂移层之间形成层间绝缘膜。

Description

绝缘栅双极性晶体管
技术领域
本发明涉及一种绝缘栅双极性晶体管。
背景技术
使用IGBT(Insulated-Gate Bipolar Transistor：绝缘栅双极性晶体管)作为电力电子领域的开关元件。
IGBT大致分为PT(Punch Through：穿通型)结构和NPT(NonPunch Through：非穿通型)结构。
PT结构使用半导体衬底作为集电极层，在该半导体衬底上依次外延生长缓冲层、漂移层。当要求耐高压时，漂移层需要具有与此相应的厚度。因此，导致因漂移层的外延生长而产生的成本增加。
与此相对，在NPT结构中，研磨FZ(Float Zoning：悬浮区熔法)法生长的晶圆来形成漂移层。由此，即使要求耐高压，也能够抑制制造成本的增加。
然而，在NPT结构中，通过将低掺杂量的P+型的杂质注入到漂移层来形成集电极层。因此，NPT结构与PT结构相比，从集电极层注入到漂移层的空穴的量下降几位数。在这种情况下，不能忽视从发射极电极排出空穴的量。
为了解决这些问题，以往也尝试过抑制空穴的排出。例如，在专利文献1中公开了以下结构：在相邻的沟槽之间的第一区域内，通过连接发射极区域与发射极电极来将该区域设为主单元，另一方面，在相邻的沟槽之间的与第一区域不同的第二区域内，通过在发射极区域与发射极电极之间形成层间绝缘膜来将该区域设为虚设单元。在IGBT导通的状态下，空穴应该从集电极侧注入到基极层，但是由于这种结构而主单元的面积减少，因此空穴难以通过主单元排出到发射极侧。
专利文献1：日本特开平8-167716号公报
发明内容
发明要解决的问题
这样，在专利文献1所涉及的发明中，通过积极地减少主单元的面积比率，抑制空穴向发射极侧排出的排出量来保持空穴的累积量，从而能够促进基极层的电导率调制。
但是，在该以往技术中，由于主单元的面积比率减少，因此导致电流密度下降。
本发明是为了解决上述问题而完成的，其目的在于在IGBT中能够一边抑制电流密度的下降一边提高空穴的累积效果。
用于解决问题的方案
为了达到上述目的，本发明的绝缘栅双极性晶体管的特征在于，包括：第一导电型漂移层；绝缘栅极，其在上述漂移层的一主面侧形成为向第一方向延伸的形状且并行地排列在第二方向上，该第二方向与上述第一方向垂直相交；第二导电型基极区域，其形成于被一对上述绝缘栅极所夹的栅极之间的区域内；第一导电型发射极区域，其与上述绝缘栅极相邻地形成在上述基极区域内；发射极电极，其与上述发射极区域相连接；第二导电型集电极层，其形成于上述漂移层的另一主面侧；以及集电极电极，其与上述集电极层相连接，其中，上述基极区域沿着上述第一方向被上述漂移层分离成多个区域，上述漂移层与上述发射极电极被绝缘。
发明的效果
能够提供一种抑制电流密度下降并且提高了空穴的累积效果的IGBT。
附图说明
图1是本发明的第一实施方式所涉及的IGBT的俯视图。
图2是图1的IGBT的沿A-A’线的截面图。
图3是图1的IGBT的沿B-B’线的截面图。
图4是图1的IGBT的沿C-C’线的截面图。
图5是图1的IGBT的沿D-D’线的截面图。
图6是本发明的第二实施方式所涉及的IGBT的截面图。
图7是本发明的第三实施方式所涉及的IGBT的俯视图。
图8是图2的IGBT的沿E-E’线的截面图。
附图标记说明
1A～1C：IGBT；2：漂移层；3：基极区域；4：发射极区域；5：体区域；6：保护环(Guard Ring)；7：栅极电极；8：栅极引绕布线；9：发射极电极；10：层间绝缘膜；11：集电极层；12：集电极电极；13：空穴排出抑制区域。
具体实施方式
下面，详细说明本发明的实施方式。
[实施例1]
首先，参照图1～5来具体说明本发明的第一实施方式所涉及的IGBT 1A的结构。图1是IGBT的俯视图。另外，图2、3、4以及5分别是图1的IGBT的沿A-A’、B-B’、C-C’、D-D’线的截面图。
首先，参照图1来说明第一实施方式所涉及的IGBT 1A的俯视结构。IGBT 1A包括漂移层2、基极区域3、发射极区域4、体区域5、保护环6、栅极电极7以及栅极引绕布线8。此外，实际上形成有与发射极区域4相连接的发射极电极9、对该发射极电极9与漂移层2或者栅极电极7进行绝缘的层间绝缘膜10，但是为了避免繁杂，在俯视图中省略了它们的图示。
详细说明各结构要素，栅极电极7为向Y方向延伸的条纹形状。并且，多个栅极电极7并行地排列在X方向上。栅极电极7与形成于IGBT 1A周围的栅极引绕布线8相连接而被控制。另外，P+型导电型保护环6形成在被栅极引绕布线8所包围的区域且除了栅极电极7以外的区域的周围内。
N-导电型漂移层2形成为被配置在栅极电极7之间的被保护环6所包围的区域内。并且，P型导电型基极区域3相互分离地形成在漂移层2内。
N+导电型发射极区域4形成为在各个基极区域3内与栅极电极7邻接。并且，P+型体区域5形成在各个基极区域3内的位于发射极区域4之间。
另外，在此未图示，但是发射极电极9形成为覆盖所有发射极区域4上面。并且，层间绝缘膜10形成为对发射极电极9和栅极电极7以及漂移层2进行绝缘。
接着，参照图2来说明IGBT 1A的沿A-A’线的截面的结构。漂移层2的主面包括保护环6、基极区域3以及体区域5。并且，该主面上包括发射极电极9、层间绝缘膜10以及栅极引绕布线8。另一方面，漂移层2的背面包括集电极层11以及集电极电极12。
详细说明漂移层2的主面结构，保护环6形成为在IGBT 1A周围的位置比基极区域3还深。并且，多个基极区域3的各自相分离地形成在被保护环6所包围的区域内。另外，体区域5形成为位于基极区域3表面的中心。此外，栅极电极7被配置成不会构成在该截面上。
详细说明漂移层2主面上的结构，在能够覆盖所有发射极区域4程度的面积内大范围地形成发射极电极9。并且，层间绝缘膜10形成为使发射极电极9与发射极区域4相连接并且使发射极电极9与漂移层2绝缘。另外，栅极引绕布线8在IGBT 1A周围形成为其上下被层间绝缘膜10所夹。
详细说明漂移层2的背面，P+导电型集电极层11是通过对漂移层2的整个背面注入离子来形成。并且，集电极电极12形成为与集电极层11紧密连接。
接着，参照图3来说明IGBT 1A的沿B-B’线的截面的结构。
在该截面上不形成基极区域3、发射极区域4以及体区域5。另一方面，栅极电极7形成为其一端以及另一端与栅极引绕布线8相连接。由此，根据栅极引绕布线8的信号来控制栅极电极7。并且，为了对发射极电极9与栅极电极7进行绝缘而大范围地形成层间绝缘膜10。
此外，其它结构的大部分与A-A’截面的结构相同，因此，在此省略说明。
接着，参照图4来说明IGBT 1A的沿C-C’线的截面的结构。
在该截面中，在被保护环6包围的漂移层2的主面中，相分离地形成多个栅极电极7。并且，在各个栅极电极7之间的区域内，基极区域3形成为其下端位于比栅极电极7还浅的位置。在各个基极区域3内，发射极区域4形成为与栅极电极7相邻，体区域5形成为位于发射极区域4之间。
在漂移层2的主面上，在以与所有发射极区域4相连接这种程度大范围地形成发射极电极9。并且，层间绝缘膜10形成为使发射极电极9与发射极区域4相连接并且使发射极电极9与栅极电极7绝缘。
在此也省略说明其它结构。
接着，参照图5来说明IGBT 1A的沿D-D’线的截面的结构。
详细说明漂移层2主面的结构，在该截面中，与沿C-C’线的截面的结构同样地，在被保护环6所包围的漂移层2的主面中，相分离地形成多个栅极电极7。但是，在各个栅极电极7之间的区域内，没有形成基极区域3、发射极区域4以及体区域5。
详细说明漂移层2主面上的结构，为了使发射极电极9不与栅极电极7以及漂移层2连接而在整个面上形成层间绝缘膜10。
在此也省略说明其它结构。
下面，说明该结构的作用。
当IGBT 1A为导通状态时，即，当发射极电极9接地连接并且对集电极电极12施加正电压时，由漂移层2和基极区域3构成的PN结反向偏置。当在这种状态下对栅极电极7与发射极电极9之间施加阈值以上的正电压时，在沿C-C’线的截面(图4)中，在漂移层2内沿着栅极电极7形成反转为N导电型的通道。于是，经由该通道，电子从发射极区域4注入到漂移层2。由此，从集电极层11对漂移层2注入空穴，在漂移层2中产生电导率调制，漂移层2的电阻降低。
此时，在本实施方式中，难以从发射极电极9排出该空穴，因此具有电导率调制效果良好这种特征。即，当参照沿A-A’线的截面(图2)时，在发射极电极9与漂移层2之间形成有层间绝缘膜10，因此不会从基极区域3之间排出空穴。参照沿D-D’线的截面(图5)来确认这些，能够确认出在该截面中不存在排出空穴的路径。
另外，在本实施方式中，还具有能够抑制电流密度下降这种特征。即，当参照沿C-C’线的截面(图4)时，在该截面中在栅极电极7之间的区域内形成电流路径，但是当参照沿D-D’线的截面(图5)时，没有形成电流路径，因此也担心作为IGBT 1A整体的电流密度下降。但是，当参照沿A-A’线的截面(图2)时，基极区域3不仅其下面面对漂移层2，其侧面也面对漂移层2。因此，不仅在基极区域3的下面形成电流路径，在基极区域3的侧面也形成电流路径。并且，不仅在基极区域3的下面累积空穴，在基极区域3的侧面也累积空穴。因而，形成于基极区域3的侧面的电流路径的电阻值也良好地下降。这样，在本实施方式中，在基极区域3的侧面也形成低电阻的电流路径，因此能够抑制电流密度下降。
此外，如果仅考虑抑制空穴的排出这种观点，在参照沿A-A’线的截面(图2)时，只要按图示那样形成层间绝缘膜10的形状，可能认为也可以将基极区域3形成为从左端的保护环6延伸至右端的保护环6。但是，在这种情况下，基极区域3形成在整个面上，因此即使空穴从层间绝缘膜10正下方的基极区域3进入，也由于该空穴也在基极区域3内左右移动，而导致空穴从没有形成层间绝缘膜10的位置排出到发射极电极9。与此相对，在本实施方式中，空穴在形成有层间绝缘膜10的位置处不具有排出路径，因此良好地累积空穴。
[实施例2]
接着，说明第二实施方式所涉及的IGBT 1B。该IGBT 1B与第一实施方式所涉及的IGBT 1A相比，进一步提高了空穴的累积效果。
图6示出本实施方式所涉及的IGBT 1B的相当于第一实施方式所涉及的IGBT 1A的沿A-A’线的截面(图2)的截面的结构。
当与第一实施方式进行对比时，在本实施方式所涉及的IGBT 1B中，在基极区域3的侧面形成有N型导电型空穴排出抑制区域13。其它结构与第一实施方式相同，因此在此省略说明。
说明该结构的作用，当参照第一实施方式所涉及的IGBT1A的沿A-A’线的截面(图2)时，在第一实施方式所涉及的IGBT1A中，空穴可靠地累积在基极区域3之间的层间绝缘膜10下面。但是，基极区域3的侧面暴露于漂移层2，因此还考虑空穴会从该侧面排出到发射极电极9。与此相对，在本实施方式所涉及的IGBT 1B中，在基极区域3的侧面形成有空穴排出抑制区域13，因此空穴难以从基极区域3的侧面排出。由此，本实施方式所涉及的IGBT 1B的空穴的累积效果高于第一实施方式所涉及的IGBT 1A的空穴的累积效果。
接着，说明第三实施方式所涉及的IGBT 1C。
图7示出第三实施方式所涉及的IGBT 1C的俯视图。另外，图8示出IGBT的沿E-E’线的截面的结构。
在该IGBT 1C中，在相邻的栅极电极7之间的区域内，被配置为形成基极区域3的位置相互错开。并且，在栅极电极7之间的区域的形成有基极区域3的位置，形成电流路径并且排出空穴。另一方面，在栅极电极7之间的区域的没有形成基极区域3的位置，在发射极电极9与漂移层2之间形成有层间绝缘膜10，因此抑制空穴的排出。并且，通过该结构，IGBT 1C与第一实施方式所涉及的IGBT 1A相比能够使俯视的电流密度分度变得均匀。
以上，通过第一至第三实施方式具体说明了本发明。本发明在栅极电极7之间的区域内相分离地形成多个基极区域3。并且，在基极区域3之间，在发射极电极9与漂移层2之间形成层间绝缘膜10。由此，不会从基极区域3之间排出空穴，因此容易累积空穴。并且，基极区域3的侧面露出，因此在基极区域3的侧面也形成电流路径，从而抑制电流密度下降。
此外，上述实施方式是用于容易理解本发明的内容，并不是用于限定并解释本发明的内容。本发明在不脱离其宗旨的范围内能够进行变更、改进，并且本发明还包括其等效物。
例如，上述实施方式所提出的各导电型并不限于此，也可以分别是反向导电型。
另外，在上述实施方式中，栅极引绕布线8被配置于保护环6外侧。但是，本发明并不限于此，在设计上能够适当地进行变更。
另外，在上述实施方式中，在漂移层2背面仅形成有集电极层11和集电极电极12。但是，本发明并不限于此，例如也可以在漂移层2与集电极层11之间形成N+导电型缓冲层。

Claims (6)

1.一种绝缘栅双极性晶体管，其特征在于，包括：
第一导电型漂移层；
绝缘栅极，其在上述漂移层的一主面侧形成为向第一方向延伸的形状且并行地排列在第二方向上，该第二方向与上述第一方向垂直相交；
第二导电型基极区域，其形成在被一对上述绝缘栅极所夹的栅极之间的区域内；
第一导电型发射极区域，其与上述绝缘栅极相邻地形成在上述基极区域内；
发射极电极，其与上述发射极区域相连接；
第二导电型集电极层，其形成在上述漂移层的另一主面侧；以及
集电极电极，其与上述集电极层相连接，
其中，上述基极区域沿着上述第一方向被上述漂移层分离成多个区域，
上述漂移层与上述发射极电极被绝缘。
2.根据权利要求1所述的绝缘栅双极性晶体管，其特征在于，
上述绝缘栅极形成在沟槽内，该沟槽形成为从上述漂移层的一主面起的深度比上述基极区域还深。
3.根据权利要求2所述的绝缘栅双极性晶体管，其特征在于，
上述漂移层与上述发射极电极通过层间绝缘膜被绝缘。
4.根据权利要求3所述的绝缘栅双极性晶体管，其特征在于，
上述发射极区域与上述漂移层通过上述基极区域被分离。
5.根据权利要求4所述的绝缘栅双极性晶体管，其特征在于，
在上述基极区域与上述漂移层之间形成有第一导电型杂质浓度大于上述漂移层的高浓度扩散区域。
6.根据权利要求5所述的绝缘栅双极性晶体管，其特征在于，
在一个上述栅极之间的区域和与该栅极之间的区域相邻的另一个上述栅极之间的区域内，上述基极区域错开地排列在上述第一方向上。
CN2010101397161A 2009-03-26 2010-03-26 绝缘栅双极性晶体管 Active CN101847656B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009077063A JP2010232335A (ja) 2009-03-26 2009-03-26 絶縁ゲートバイポーラトランジスタ
JP2009-077063 2009-03-26

Publications (2)

Publication Number Publication Date
CN101847656A true CN101847656A (zh) 2010-09-29
CN101847656B CN101847656B (zh) 2012-11-21

Family

ID=42772188

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101397161A Active CN101847656B (zh) 2009-03-26 2010-03-26 绝缘栅双极性晶体管

Country Status (3)

Country Link
US (1) US8426944B2 (zh)
JP (1) JP2010232335A (zh)
CN (1) CN101847656B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN104916663A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN109478563A (zh) * 2016-07-21 2019-03-15 株式会社电装 半导体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5554415B2 (ja) * 2010-10-15 2014-07-23 三菱電機株式会社 半導体装置およびその製造方法
JP5879732B2 (ja) * 2011-04-18 2016-03-08 富士電機株式会社 トレンチ絶縁ゲート型半導体装置
JP5634318B2 (ja) * 2011-04-19 2014-12-03 三菱電機株式会社 半導体装置
JP5973730B2 (ja) * 2012-01-05 2016-08-23 ルネサスエレクトロニクス株式会社 Ｉｅ型トレンチゲートｉｇｂｔ
JP6265619B2 (ja) * 2013-04-17 2018-01-24 三菱電機株式会社 電力用半導体装置およびその製造方法
JP6729452B2 (ja) * 2017-03-06 2020-07-22 株式会社デンソー 半導体装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639815A (en) * 1967-12-29 1972-02-01 Westinghouse Electric Corp Epi base high-speed power transistor
US4799095A (en) * 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5491108A (en) * 1993-06-08 1996-02-13 Nec Corporation Method of producing semiconductor integrated circuit device having interplayer insulating film covering substrate
US6376898B1 (en) * 1999-08-02 2002-04-23 Matsushita Electric Industrial Co., Ltd. Bipolar transistor layout with minimized area and improved heat dissipation
JP3288878B2 (ja) * 1994-12-14 2002-06-04 株式会社東芝 半導体装置
CN1379479A (zh) * 2001-04-05 2002-11-13 株式会社东芝 电力半导体器件
US20030116807A1 (en) * 2001-12-26 2003-06-26 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
CN1812121A (zh) * 2005-01-27 2006-08-02 富士电机电子设备技术株式会社 绝缘栅半导体器件及其制造方法
JP2007329270A (ja) * 2006-06-07 2007-12-20 Denso Corp 絶縁ゲート型バイポーラトランジスタ
US20080277688A1 (en) * 2007-05-08 2008-11-13 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
CN101325215A (zh) * 2007-06-12 2008-12-17 三洋电机株式会社 绝缘栅双极型晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007243212A (ja) * 2007-04-27 2007-09-20 Hitachi Ltd 半導体装置およびそれを用いた電力変換装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639815A (en) * 1967-12-29 1972-02-01 Westinghouse Electric Corp Epi base high-speed power transistor
US4799095A (en) * 1987-07-06 1989-01-17 General Electric Company Metal oxide semiconductor gated turn off thyristor
US5491108A (en) * 1993-06-08 1996-02-13 Nec Corporation Method of producing semiconductor integrated circuit device having interplayer insulating film covering substrate
JP3288878B2 (ja) * 1994-12-14 2002-06-04 株式会社東芝 半導体装置
US6376898B1 (en) * 1999-08-02 2002-04-23 Matsushita Electric Industrial Co., Ltd. Bipolar transistor layout with minimized area and improved heat dissipation
CN1379479A (zh) * 2001-04-05 2002-11-13 株式会社东芝 电力半导体器件
US20030116807A1 (en) * 2001-12-26 2003-06-26 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
CN1812121A (zh) * 2005-01-27 2006-08-02 富士电机电子设备技术株式会社 绝缘栅半导体器件及其制造方法
JP2007329270A (ja) * 2006-06-07 2007-12-20 Denso Corp 絶縁ゲート型バイポーラトランジスタ
US20080277688A1 (en) * 2007-05-08 2008-11-13 Rohm Co., Ltd. Semiconductor device and fabrication method thereof
CN101325215A (zh) * 2007-06-12 2008-12-17 三洋电机株式会社 绝缘栅双极型晶体管

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
《Proceedings of 1998 International Symposium on Power Semiconductor Devices & ICs》 19980606 M.Mori 等 《A Novel High-Conductivity IGBT (HEGT) with a Short Circuit Capability》 429-431 1-5 , *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479788A (zh) * 2010-11-25 2012-05-30 株式会社电装 半导体器件
CN102479788B (zh) * 2010-11-25 2014-09-10 株式会社电装 半导体器件
CN104916663A (zh) * 2014-03-14 2015-09-16 株式会社东芝 半导体装置
CN109478563A (zh) * 2016-07-21 2019-03-15 株式会社电装 半导体装置

Also Published As

Publication number Publication date
JP2010232335A (ja) 2010-10-14
CN101847656B (zh) 2012-11-21
US8426944B2 (en) 2013-04-23
US20100244091A1 (en) 2010-09-30

Similar Documents

Publication Publication Date Title
CN101847656B (zh) 绝缘栅双极性晶体管
US8872264B2 (en) Semiconductor device having a floating semiconductor zone
EP0746030B1 (en) Trench-gated power MOSFET with protective diodes in a periodically repeating pattern
US9613950B1 (en) Semiconductor device
US7282386B2 (en) Schottky device and method of forming
US7417282B2 (en) Vertical double-diffused metal oxide semiconductor (VDMOS) device incorporating reverse diode
KR20150066517A (ko) 반도체 장치
US6548860B1 (en) DMOS transistor structure having improved performance
US9373710B2 (en) Insulated gate bipolar transistor
CN107731892B (zh) 半导体装置
CN105706241B (zh) Mos双极器件
CN103681668A (zh) 半导体装置
US20070075376A1 (en) Semiconductor device
CN100442537C (zh) 半导体器件的端子结构及其制造方法
JPH10135458A (ja) 半導体装置
JP4764998B2 (ja) 半導体装置
JP2000294770A (ja) 半導体装置
US11101373B2 (en) Insulated gate bipolar transistor and manufacturing method thereof
CN112216744A (zh) 高可靠性宽窗口的超结mosfet结构及制造方法
JPH1168092A (ja) 溝型半導体装置
KR20150142220A (ko) 전력 반도체 소자
CN213150785U (zh) 高可靠性宽窗口的超结mosfet结构
JP2009135224A (ja) 絶縁ゲートバイポーラトランジスタ
JP5309428B2 (ja) 半導体装置
GB2602663A (en) Semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant