CN115136318B - 集成门极换流晶闸管(igct) - Google Patents

集成门极换流晶闸管(igct) Download PDF

Info

Publication number
CN115136318B
CN115136318B CN202180016086.5A CN202180016086A CN115136318B CN 115136318 B CN115136318 B CN 115136318B CN 202180016086 A CN202180016086 A CN 202180016086A CN 115136318 B CN115136318 B CN 115136318B
Authority
CN
China
Prior art keywords
type
thyristor
gate
cathode
main side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180016086.5A
Other languages
English (en)
Other versions
CN115136318A (zh
Inventor
T·维克斯特罗
U·维穆拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Switzerland AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Switzerland AG filed Critical Hitachi Energy Switzerland AG
Publication of CN115136318A publication Critical patent/CN115136318A/zh
Application granted granted Critical
Publication of CN115136318B publication Critical patent/CN115136318B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

公开了一种集成门极换流晶闸管(IGCT)，包括具有第一主侧和与第一主侧相对的第二主侧的半导体晶片、以及多个第一类型晶闸管单元和第二类型晶闸管单元。第一类型晶闸管单元的阴极电极与阴极区形成欧姆接触，并且第二类型晶闸管单元的阴极电极与阴极区绝缘。段环中第一类型晶闸管单元和第二类型晶闸管单元的总量中的第二类型晶闸管单元的预定百分比大于0％且等于或小于75％。

Description

集成门极换流晶闸管(IGCT)
技术领域
本发明涉及功率半导体器件领域。特别地，本发明涉及集成门极换流晶闸管(IGCT)和制造集成门极换流晶闸管(IGCT)的方法。
背景技术
集成门极换流晶闸管(IGCT)由于其类似晶闸管的传导、类似晶体管的关断和密封压装设计，已经被确立为大功率应用的首选器件。
图1示出了现有技术的集成门极换流晶闸管(IGCT)结构。IGCT1包括第一主侧2(例如阴极侧)和第二主侧3(例如阳极侧)，该第二主侧与第一主侧2相对设置。例如，其可以被构造成具有不同导电类型的层的四层pnpn结构。该四层结构限定了晶闸管的内部结构，其可以通过栅电极8关断。这些层按以下顺序布置在第一主侧2上的阴极电极9和第二主侧3上的阳极电极10之间：
-具有中央区域的n掺杂阴极区4，其被横向边缘围绕，该阴极区与阴极电极9直接电接触，
-p掺杂基极层5，
-(n-)掺杂漂移层6，其中漂移层6具有比阴极区4低的掺杂浓度，
-n掺杂缓冲层13，该缓冲层具有比漂移层6高的掺杂浓度，
-p掺杂阳极层7，该阳极层与阳极电极10电接触。
栅电极8布置在第一主侧2上在阴极电极9的侧面，并且栅电极8与基极层5电接触，但是与阴极电极9电分离。
在关断期间，器件栅极电压负偏置，并且大多数空穴被吸引向栅电极8。在诸如高电压和高电流关断开关的高应力期间，器件进入动态雪崩(avalanche)，而峰值电场沿着阴极区4和基极层5之间的整个主阻挡结均匀分布在有效区中。雪崩生成的空穴沿着朝向栅极端子的路径，包括直接定位在(n++)阴极区4下方的区域。取决于设计，阴极区4的宽度通常大于100μm。
EP2517249A1公开了一种在关断期间具有高闩锁电流的集成门极换流功率晶闸管，通过提供电阻降低层来获得增加的安全操作区域性能，其中阴极区的横向边缘和基极层之间的结处的电阻被降低，并且其中电阻降低层与栅电极分离。
US2018/0204913A1公开了一种平坦式门极换流晶闸管，其包括多个门极换流晶闸管单元，该多个门极换流晶闸管单元包括布置在阴极区的侧面并且分别通过基极层与阴极区分离的栅电极。IGCT单元布置在器件的中心周围的同心环中。
JPH01198074A公开了一种门极关断晶闸管(GTO)，其具有形成在设有台阶的PB层上的栅电极和分离的发射极、以及阴极电极。其还公开了一种形成在绝缘膜上的窗口，用于在PB层上形成栅电极并且在NE层上形成阴极电极。SIO2膜施加到其中形成窗口的部分以形成涂覆膜。阴极电极板布置在阴极电极上，并完成压焊结构型GTO。在具有以上提及的结构的GTO中，阴极电极由具有缺陷的分离的发射极形成，并且阴极电极也与阴极电极板接触，但是绝缘膜直接在剑(sword)电极下面。
通常，由于器件面积增加时门极电路不可避免地积分式增加，IGCT器件在器件面积和最大可控电流之间不呈线性关系。常见的近似是可控电流与器件直径或器件面积的平方根成线性比例。对于非常大的器件(直径>70mm)，这种效应可能限制操作，因为大多数其它参数与器件面积成线性比例。例如，通态损耗和热阻两者随器件面积线性减小，并且有助于电流的线性增加。
图2示出了IGCT段布局设计。栅极触点(未示出)位于环n10的外部。例如，GCT段的雪茄形阴极电极彼此相邻地以同心环形式布置，并且栅极金属化部分布在这些段之间。在本上下文中示例性提及的雪茄形可以是在圆柱体的两个端面中的每个上具有锥形端件的圆柱体形状。
GCT段代表IGCT的晶闸管部分，并且因此其具有例如npnp竖直结构，如图1中示出的IGCT为例，包括第一导电类型(例如n+型)的阴极区4、第二导电类型(例如p型)的基极层5、第一导电类型(例如n-型)的漂移层6和第二导电类型(例如p+型)的阳极层7。这些段被连接到晶闸管的基极(例如p基极)的栅极金属围绕，并且当栅极已经收集了所有的总电流时安全地关断，否则该总电流会导致来自例如n+掺杂的阴极的电子发射。将电流从段重新路由到栅极所需的时间取决于段电流、栅极电压和栅极电路阻抗。正如已提及的那样，阻抗由于布局而在GCT晶片上变化。因此，具有低阻抗的段(例如靠近栅极触点的段)比通过大阻抗连接的远离栅极触点的段关断得更快。
该失配随着器件尺寸的增加而增加，并且对于大晶片，可控电流可能是可以转换多少功率的限制参数。
段面积与器件面积的比被称为“段密度”。仅观察器件的一部分，段密度也针对该较小部分具有定义。因此，段密度可以被视作为是器件表面上的位置的函数，以下称为局部段密度。
许多电学和物理方面受益于最大化段密度，例如晶片和紧邻触点(例如钼盘)之间的热传递。
较低的通态电压和较低的热阻抗的重要性是微不足道的。相比之下，大的接触力具有很大的重要性。增加接触力改善(降低)干燥界面的加压接触系统中的热和电阻抗。另外，它使系统对变形接触表面(例如，腐蚀、磨损、微振磨损等)不太敏感，这些接触表面在长操作时间内造成潜在的可靠性威胁。接触力的上限由系统中材料的屈服强度给出。接触力在支撑接触面积最小的阴极段产生最大的压缩力。如果超过屈服阈值，则该段金属化部蠕变并会导致器件失效。由于铜极片的柔软性，因此期望在器件表面上保持局部段密度恒定。因此，除了受益于最大化的段密度，接触力需要合理的恒定的局部段密度。同样的逻辑(尽管有些扭曲)也适用于热阻抗。如果局部段密度在器件表面上变化，则局部热阻抗也变化。假设功率损失耗散与段密度无关，则变化的局部段密度促进热点形成到局部段密度较低的区域。由于这个原因，冷却也受益于器件上大致均匀的局部段密度。增加段密度减少了段之间可用于栅极金属化的面积。用于栅极金属化的较小的面积导致增加的栅极电路阻抗，并最终导致较低的电流可控性，或者甚至导致栅极金属的直接热过载。这是设计中最大化的段密度的缺点。
发明内容
如以上说明，段密度是所揭示的实体之间的权衡。因此，本发明的目的是提供一种应用优化的段布局。
该问题通过根据本申请实施例的半导体器件来解决。
集成门极换流晶闸管(IGCT)包括：半导体晶片，具有第一主侧和与第一主侧相对的第二主侧；多个第一类型晶闸管单元和第二类型晶闸管单元，多个第一类型晶闸管单元和第二类型晶闸管单元中的每个按照从第一主侧到第二主侧的顺序包括：(a)第一导电类型的阴极区；(b)不同于第一导电类型的第二导电类型的基极层，其中，阴极区形成为基极层中的阱，以在基极层和阴极区之间形成第一pn结；(c)与基极层形成第二pn结的第一导电类型的漂移层；和(d)通过漂移层与基极层分离的第二导电类型的阳极层。多个第一类型晶闸管单元和第二类型晶闸管单元包括：布置在阴极区侧面并与基极层形成欧姆接触的栅电极和布置在第一主侧上的阴极电极，其中第一类型晶闸管单元的阴极电极与阴极区形成欧姆接触，并且第二类型晶闸管单元的阴极电极与阴极区绝缘；以及布置在第二主侧上并与阳极层形成欧姆接触的阳极电极，其中多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极布置成分段环形布局，并且其中分段环形布局包括直径从分段环形布局的中心增加的多个同心段环，并且其中多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极径向定向并且在段环内环形布置，其中段环中第一类型晶闸管单元和第二类型晶闸管单元的总量中的第二类型晶闸管单元的预定百分比大于0％且等于或小于75％。
在另一集成门极换流晶闸管(IGCT)中，对于同心段环，预定百分比随着直径增加而减小。
在另一集成门极换流晶闸管(IGCT)中，对于同心段环，预定百分比随着直径增加而单调减小。
在另一集成门极换流晶闸管(IGCT)中，分段环形布局包括至少三个同心段环，并且预定百分比对于同心段环中的每个不相等，并且在最内和最外同心段环之间的某处形成最大值。
在另一集成门极换流晶闸管(IGCT)中，同心段环中的每个内的预定百分比在圆周方向上均匀分布。
在另一集成门极换流晶闸管(IGCT)中，栅极触点径向放置在同心段环外部。
在另一集成门极换流晶闸管(IGCT)中，栅极触点放置在同心段环的中心。
在另一集成门极换流晶闸管(IGCT)中，栅极触点径向放置在同心段环外部，并且对于同心段环，预定百分比随着直径增加而增加到最大值，并且然后对于同心段环，预定百分比随着直径增加而减小。
在另一实施例中，多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极具有在圆柱体的两个端面的每个上具有锥形端件的圆柱体形状。
制造集成门极换流晶闸管(IGCT)的方法包括：提供具有第一主侧的晶片的步骤；在晶片的第一主侧上形成栅极电介质的步骤；结构化栅极电介质以形成多个栅电极与基极层的欧姆接触以及形成多个第一类型晶闸管的阴极电极与阴极区的欧姆接触的步骤，其中，结构化栅极电介质的步骤包括提供掩模层，结构化掩模层和蚀刻栅极电介质的步骤；其中，通过保留用于第二类型晶闸管单元的阴极电极的栅极电介质不被蚀刻来获得第二类型晶闸管单元的阴极电极。
附图说明
本发明的主题将在以下详细描述中参考附图进行更详细地说明，在附图中：
图1示出了根据现有技术的集成门极换流晶闸管(IGCT)；
图2示出了根据本发明实施例的IGCT段布局设计；
图3A示出了根据本发明实施例的IGCT的有效段；
图3B示出了根据本发明实施例的IGCT的无效段。
附图中使用的附图标记在本说明书末尾处的附图标记列表中进行了总结。所描述的实施例旨在作为示例，不应限制本发明。本发明仅由权利要求限定。
具体实施方式
图1示出了具有四层结构(pnpn或npnp)的集成门极换流晶闸管1(IGCT)形式的功率半导体器件的示例。IGCT1包括具有第一主侧2和与第一主侧2相对的第二主侧3的半导体晶片。IGCT1包括多个晶闸管单元。多个晶闸管单元包括第一类型和第二类型的晶闸管单元。多个第一类型晶闸管单元和第二类型晶闸管单元中的每个按照从第一主侧2到第二主侧3的顺序包括：第一导电类型(例如n+型)的阴极区4；不同于第一导电类型的第二导电类型(例如p型)的基极层5，其中阴极区4被形成为基极层5中的阱，以在基极层5和阴极区4之间形成第一pn结；第一导电类型(例如n-型)的漂移层6，与基极层5形成第二pn结；以及第二导电类型(例如p+型)的阳极层7，通过漂移层6与基极层5分离。多个第一类型晶闸管单元和第二类型晶闸管单元中的每个包括布置在阴极区4侧面并与基极层5形成欧姆接触的栅电极8，以及布置在第一主侧2上的阴极电极9、14。多个第一类型晶闸管单元的阴极电极9与阴极区4形成欧姆接触，并且多个第二类型晶闸管单元的阴极电极14与阴极区4绝缘。栅极触点可以电接触栅电极8。集成门极换流晶闸管1(IGCT)还包括布置在第二主侧3上并与阳极层7形成欧姆接触的阳极电极10。如图2所示，多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极9、14布置成分段环形布局，其中分段环形布局包括直径从分段环形布局的中心增加的多个同心段环11，并且其中多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极9径向定向并且在同心段环11内环形布置。在一个实施例中，阴极电极9可以具有在圆柱体的两个端面中的每个上具有锥形端件的圆柱体形状。为了实现上述期望的i)最大化段密度以降低通态电压和热阻抗和ii)避免由于栅极金属化的较小面积导致的增加的栅极电路阻抗之间的权衡，本发明的实施例提出电性去激活段，以便局部减轻电流的栅极电路。去激活保留了设计的热和接触力益处。去激活的段不参与电流传导。因此，电流在剩余的有效段之间共享，其电流有所增加。如果远离栅极触点的段被去激活，则来自该区域的电流被降低，并且更靠近栅极触点的区域中的电流增加。由于器件的低阻抗区比高阻抗区负载更多，这可以导致增加的最大可控电流。由于剩余段中增加的电流密度，因此通态电压也增加。然而，如果只有一部分段被去激活，则优点可以容易地胜过通态缺点。因此，段的去激活导致器件上更均匀的局部段密度(这避免了由于不均匀冷却导致的热点形成)以及GCT表面上均匀的力分配、增加的电流可控性和增加的通态电压。
段的去激活可以由去激活比来限定。同心段环11的去激活比被限定为同心段环11中无效段的数量与段的总数量之间的比例。去激活比例是段环中第二类型晶闸管单元相对于第一类型晶闸管单元和第二类型晶闸管单元的总量的预定百分比。明智的去激活比例的范围在3:4(环中25％的段是有效的)到0(环中全部段是有效的)之间。去激活比的径向分布是段特定的比例随环数的级数。分布的最佳选择在不同的设计选项之间是不同的。通常，栅极触点和同心段环11之间的物理分离增加去激活比例。根据本发明的实施例，由于段环中第一类型晶闸管单元和第二类型晶闸管单元(无效单元)的总量的预定百分比的第二类型晶闸管单元，因此该预定百分比大于0％(环中超过0％的段是无效的)或者等于或小于75％(环中75％或更少的段是无效的)。
如以上所提及，在另一实施例中，对于同心段环11，第二类型晶闸管单元的预定百分比随着直径增加而减小，如图2中同心环n1至n10所示。然而，段环的面积和段密度两者增加了对去激活的需要。前者随着环数增加，这是因为段环面积的半径的平方依赖关系(段环面积＝半径2·π)，也因为段环随着增加的面积倾向于变宽。在另一实施例中，分段环形布局包括至少三个同心段环11，并且预定百分比对于同心段环11中的每个不相等，并且在最内和最外同心段环11之间的某处形成最大值。在另一实施例中，同心段环11中的每个内的预定百分比在圆周方向上均匀分布。
在另一实施例中，电接触栅电极的栅极触点径向放置在同心段环11外部。
在另一实施例中，电接触栅电极的栅极触点放置在同心段环的中心。
在另一实施例中，其中电接触栅电极的栅极触点径向放置在同心段环11外部，对于同心段环11，预定百分比随着直径增加而增加到最大值，并且然后对于同心段环，预定百分比随着直径增加而减小。
在另一实施例中，多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极9具有在圆柱体的两个端面的每个上具有锥形端件的圆柱体形状。
本发明的另一目的是提供一种制造如上所述的集成门极换流晶闸管(IGCT)的方法。制造IGCT的方法包括：
提供具有第一主侧2的晶片；在晶片的第一主侧上形成栅极电介质12；结构化栅极电介质12以形成多个栅电极8与基极层5的欧姆接触并形成阴极电极9与阴极区4的欧姆接触，其中结构化栅极电介质12的步骤包括提供掩模层，结构化掩模层并蚀刻穿过栅极电介质12的步骤，其中通过保留用于第二类型晶闸管单元的阴极电极9的栅极电介质12不被蚀刻来获得第二类型晶闸管单元的阴极电极9。
例如从图3A和图3B中显而易见的那样，取决于掩模层的设计决定栅极电介质12是否被蚀刻，并且因此取决于掩模层的设计，阴极电极9、14接触阴极区4或者通过栅极电介质12与阴极区4绝缘。
因此，根据器件的期望应用和掩模层的相应设计，可以确定阴极电极9、14的预定百分比，而不增加用于制造根据本发明的实施例的集成门极换流晶闸管1的工作。
附图标记列表：
1      集成门极换流晶闸管(IGCT)
2      第一主侧
3      第二主侧
4      阴极区
5      基极层
6      漂移层
7      阳极层
8      栅电极
9，14   阴极电极
10     阳极电极
11     同心段环
12     栅极电介质
13     缓冲层

Claims (6)

1.一种集成门极换流晶闸管(IGCT)(1)，包括：
半导体晶片，具有第一主侧(2)和与所述第一主侧(2)相对的第二主侧(3)；
多个第一类型晶闸管单元和第二类型晶闸管单元，所述多个第一类型晶闸管单元和第二类型晶闸管单元中的每个按照从所述第一主侧(2)到所述第二主侧(3)的顺序包括：
(a)第一导电类型的阴极区(4)；
(b)不同于所述第一导电类型的第二导电类型的基极层(5)，其中，所述阴极区(4)形成为所述基极层(5)中的阱，以在所述基极层(5)和所述阴极区(4)之间形成第一pn结；
(c)与所述基极层(5)形成第二pn结的所述第一导电类型的漂移层(6)；以及
(d)通过所述漂移层(6)与所述基极层(5)分离的所述第二导电类型的阳极层(7)；
其中，所述多个第一类型晶闸管单元和第二类型晶闸管单元包括：
栅电极(8)，布置在所述阴极区(4)侧面，并与所述基极层(5)形成欧姆接触；
阴极电极(9，14)，布置在所述第一主侧(2)上；以及
阳极电极(10)，布置在所述第二主侧(3)上，并与所述阳极层(7)形成欧姆接触；
其中，所述多个第一类型晶闸管单元的阴极电极(9)与所述阴极区(4)形成欧姆接触；以及
其中，所述多个第二类型晶闸管单元的阴极电极(14)与所述阴极区(4)绝缘；以及
其中，所述多个第一类型晶闸管单元和第二类型晶闸管单元的所述阴极电极(9，14)布置成分段环形布局，以及
其中，所述分段环形布局包括直径从所述分段环形布局的中心增加的多个同心段环(11)，以及
其中，所述多个第一类型晶闸管单元和第二类型晶闸管单元的阴极电极(9，14)径向定向并且在所述段环(11)内环形布置；
其中，段环中第一类型晶闸管单元和第二类型晶闸管单元的总量中的第二类型晶闸管单元的预定百分比大于0％且等于或小于75％，分段环形布局根据以下列表中的一个配置：
-对于所述同心段环(11)，所述预定百分比随着直径增加而减小，
-对于所述同心段环(11)，所述预定百分比随着直径增加而单调减小，
-所述分段环形布局包括至少三个同心段环(11)，并且其中所述预定百分比对于所述同心段环(11)中的每个不相等，并且在最内和最外同心段环之间的某处形成最大值。
2.根据权利要求1所述的集成门极换流晶闸管(IGCT)，其中，所述同心段环(11)中的每个内的预定百分比在圆周方向上均匀分布。
3.根据权利要求1至2中任一项所述的集成门极换流晶闸管(IGCT)，其中，电接触所述栅电极(8)的栅极触点径向放置在所述同心段环(11)外部。
4.根据权利要求1至2中任一项所述的集成门极换流晶闸管(IGCT)，其中，电接触所述栅电极(8)的栅极触点放置在所述同心段环(11)的中心。
5.根据权利要求1所述的集成门极换流晶闸管(IGCT)，其中电接触所述栅电极(8)的栅极触点径向放置在所述同心段环(11)外部，并且其中对于所述同心段环(11)，所述预定百分比随着直径增加而增加到最大值，并且然后对于所述同心段环(11)，所述预定百分比随着直径增加而减小。
6.一种制造根据权利要求1至5中任一项所述的集成门极换流晶闸管(IGCT)的方法，所述方法包括：
提供具有第一主侧(2)的晶片的步骤；
在所述晶片的所述第一主侧(2)上形成栅极电介质(12)的步骤；
结构化所述栅极电介质(12)以形成多个所述栅电极(8)与所述基极层(5)的欧姆接触，并且形成所述多个第一类型晶闸管单元的阴极电极(9)与所述阴极区(4)的欧姆接触的步骤，其中结构化所述栅极电介质(12)的步骤包括以下步骤：
形成掩模层；
结构化所述掩模层；以及
蚀刻穿过所述栅极电介质(12)；
其特征在于，
通过保留用于所述第二类型晶闸管单元的阴极电极(14)的栅极电介质(12)不被蚀刻来获得所述第二类型晶闸管单元的阴极电极(14)。
CN202180016086.5A 2020-02-25 2021-02-22 集成门极换流晶闸管(igct) Active CN115136318B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20159223 2020-02-25
EP20159223.5 2020-02-25
PCT/EP2021/054324 WO2021170537A1 (en) 2020-02-25 2021-02-22 Integrated gate-commutated thyristor (igct)

Publications (2)

Publication Number Publication Date
CN115136318A CN115136318A (zh) 2022-09-30
CN115136318B true CN115136318B (zh) 2023-05-12

Family

ID=69740142

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180016086.5A Active CN115136318B (zh) 2020-02-25 2021-02-22 集成门极换流晶闸管(igct)

Country Status (5)

Country Link
US (1) US11824091B2 (zh)
EP (1) EP3925009B1 (zh)
JP (1) JP7286028B2 (zh)
CN (1) CN115136318B (zh)
WO (1) WO2021170537A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145448A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
CN1933152A (zh) * 2006-09-26 2007-03-21 株洲南车时代电气股份有限公司 集成门极换流晶闸管中阴极图形的排布方法
CN101047205A (zh) * 2007-03-27 2007-10-03 西安理工大学 一种注入效率可控的门极换流晶闸管iec－gct的设计方法
CN104637997A (zh) * 2015-01-28 2015-05-20 电子科技大学 一种双模逆导门极换流晶闸管及其制备方法
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN106129111A (zh) * 2015-03-23 2016-11-16 Abb技术有限公司 反向导通功率半导体器件

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56131955A (en) * 1980-09-01 1981-10-15 Hitachi Ltd Semiconductor device
JPS61274362A (ja) * 1985-05-29 1986-12-04 Fuji Electric Co Ltd ゲ−トタ−ンオフサイリスタの製造方法
EP0283588B1 (de) * 1987-02-24 1993-10-06 BBC Brown Boveri AG Steuerbares Leistungs-Halbleiterbauelement
JP2673357B2 (ja) * 1988-02-03 1997-11-05 日本インター株式会社 半導体装置の製造方法
WO2011076613A1 (en) 2009-12-22 2011-06-30 Abb Technology Ag Power semiconductor device
CN108292669B (zh) 2015-09-11 2019-08-02 Abb瑞士股份有限公司 关断型功率半导体器件及其制造方法
CN108899358A (zh) 2018-07-11 2018-11-27 北京优捷敏半导体技术有限公司 一种门极可关断晶闸管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145448A (ja) * 1997-11-06 1999-05-28 Hitachi Ltd 半導体装置
CN1933152A (zh) * 2006-09-26 2007-03-21 株洲南车时代电气股份有限公司 集成门极换流晶闸管中阴极图形的排布方法
CN101047205A (zh) * 2007-03-27 2007-10-03 西安理工大学 一种注入效率可控的门极换流晶闸管iec－gct的设计方法
CN104637997A (zh) * 2015-01-28 2015-05-20 电子科技大学 一种双模逆导门极换流晶闸管及其制备方法
CN106129111A (zh) * 2015-03-23 2016-11-16 Abb技术有限公司 反向导通功率半导体器件
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Umamaheswara Vemulapati, et al..Recent advancements in IGCT technologies for high power electronics applications.IEEE.2015,1-9. *

Also Published As

Publication number Publication date
CN115136318A (zh) 2022-09-30
EP3925009B1 (en) 2022-05-25
WO2021170537A1 (en) 2021-09-02
JP2023507237A (ja) 2023-02-21
EP3925009A1 (en) 2021-12-22
JP7286028B2 (ja) 2023-06-02
US20230111333A1 (en) 2023-04-13
US11824091B2 (en) 2023-11-21

Similar Documents

Publication Publication Date Title
JP5725083B2 (ja) 半導体装置
US7301178B2 (en) Pressed-contact type semiconductor device
US10461157B2 (en) Flat gate commutated thyristor
CN111742411B (zh) 双向晶闸管器件
JP6088586B2 (ja) 逆導通パワー半導体デバイス
US20070120145A1 (en) Gate turn-off thyristor
CN111697057B (zh) 半导体结构及其制造方法
CN115136318B (zh) 集成门极换流晶闸管(igct)
JP2021019156A (ja) 炭化珪素半導体装置
US20240162295A1 (en) Gate-commuted thyristor cell with a base region having a varying thickness
CN114400256A (zh) 一种集成结势垒肖特基的mosfet器件
JPH10326900A (ja) 電力用ダイオード
US4825270A (en) Gate turn-off thyristor
CN216793695U (zh) 一种集成结势垒肖特基的mosfet器件
CN115336002B (zh) 具有栅极流道的关断功率半导体装置
JP2002094046A (ja) 半導体装置
CN116057711A (zh) 功率半导体器件
JP2004031947A (ja) 可変パラメータを有するパワー半導体
CN114400257A (zh) 一种集成结势垒肖特基的mosfet器件
CN117525155A (zh) 一种集成sbd二极管的mosfet及其制备方法
JP2023545215A (ja) 双方向サイリスタデバイス
JPH118376A (ja) 半導体素子
JPH08186247A (ja) 逆導通静電誘導サイリスタ
JPH09321321A (ja) 電力用ダイオード

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231227

Address after: Zurich, SUI

Patentee after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Patentee before: Hitachi energy Switzerland AG

TR01 Transfer of patent right