JP2673357B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2673357B2 JP2673357B2 JP63023408A JP2340888A JP2673357B2 JP 2673357 B2 JP2673357 B2 JP 2673357B2 JP 63023408 A JP63023408 A JP 63023408A JP 2340888 A JP2340888 A JP 2340888A JP 2673357 B2 JP2673357 B2 JP 2673357B2
- Authority
- JP
- Japan
- Prior art keywords
- split
- emitter
- semiconductor device
- split emitter
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ゲートターンオフサイリスタ（GTO）、
ゲートアシステッドターンオフサイリスタ（GATT）、電
力用トランジスタ等のように一導電型領域内に島状に、
かつ、相互に段差を設けて反対導電型の分割エミッタが
形成された半導体装置の製造方法に関するものである。
ゲートアシステッドターンオフサイリスタ（GATT）、電
力用トランジスタ等のように一導電型領域内に島状に、
かつ、相互に段差を設けて反対導電型の分割エミッタが
形成された半導体装置の製造方法に関するものである。
［従来の技術］ 例えば、従来のGTOでは第４図に示すようにPE-NB-PB-
NEの４層からなる半導体基板１を有し、PB層内に島状
に、かつ、相互に段差を設けて分割エミッタとしてNE層
が形成されている。そして、その段差の設けられたPB層
上にはゲート電極２が、また、分割されたNE層上にはカ
ソード電極３が、それぞれ形成されている。
NEの４層からなる半導体基板１を有し、PB層内に島状
に、かつ、相互に段差を設けて分割エミッタとしてNE層
が形成されている。そして、その段差の設けられたPB層
上にはゲート電極２が、また、分割されたNE層上にはカ
ソード電極３が、それぞれ形成されている。
なお、図中４は表面安定化膜としてのSiO2膜である。
上記半導体基板１の一方の面にはモリブデン等の金属
からなる温度補償板５が分離、またはろう付けされ、他
方の面にはカソード電極板６が設けられ、それら温度補
償板５とカソード電極板６間に所定の圧力を加えつつ、
数百本以上の分割エミッタ領域を並列運転する構成とな
っている。
からなる温度補償板５が分離、またはろう付けされ、他
方の面にはカソード電極板６が設けられ、それら温度補
償板５とカソード電極板６間に所定の圧力を加えつつ、
数百本以上の分割エミッタ領域を並列運転する構成とな
っている。
しかしながら上記のような構成のGTOの製造工程中に
おいて、いずれかの分割エミッタ領域に何らかの原因に
穴が明く等によりゲート・カソード間の逆耐圧が不良に
なってしまうと、GTOペレット全体を不良品とせざるを
得ず不経済であった。
おいて、いずれかの分割エミッタ領域に何らかの原因に
穴が明く等によりゲート・カソード間の逆耐圧が不良に
なってしまうと、GTOペレット全体を不良品とせざるを
得ず不経済であった。
そこで、これを改良するため例えば特公昭60-19150号
に示されているような方法が提案された。この方法は、
第５図に示すようにPB層にゲート電極２を、また、NE層
にカソード電極３を付けた状態で一単位となる一つ一つ
のGTOのゲート・カソード間耐圧を測定し、耐圧不良のG
TOのカソード電極３を切削バイトと削り取ってしまい、
その後その表面にポリイミド系樹脂７を塗布するという
トリミング方法を採用している。
に示されているような方法が提案された。この方法は、
第５図に示すようにPB層にゲート電極２を、また、NE層
にカソード電極３を付けた状態で一単位となる一つ一つ
のGTOのゲート・カソード間耐圧を測定し、耐圧不良のG
TOのカソード電極３を切削バイトと削り取ってしまい、
その後その表面にポリイミド系樹脂７を塗布するという
トリミング方法を採用している。
また、この他にも例えば特公昭60-957号に示されてい
るように不良のエミッタ電極をフォトエッチングにより
除去する方法も提案されている。
るように不良のエミッタ電極をフォトエッチングにより
除去する方法も提案されている。
［発明が解決しようとする問題点］ 上記従来のいずれの方法も物理的にあるいは化学的に
電極金属を除去する工程があり、工程数が増加し半導体
装置の製造コストが高くなるなどの問題点があった。
電極金属を除去する工程があり、工程数が増加し半導体
装置の製造コストが高くなるなどの問題点があった。
［発明の目的］ この発明は、上記のような問題点を解決するためにな
されたもので、製造工程を増加させることがなく安価に
実施できる半導体装置の製造方法を提供することを目的
とする。
されたもので、製造工程を増加させることがなく安価に
実施できる半導体装置の製造方法を提供することを目的
とする。
［問題点を解決するための手段］ この発明の半導体装置の製造方法は、不良の分割エミ
ッタを物理的にあるいは化学的に除去することなく、電
極金属を形成する以前に直接半導体基板のPB層とNE層上
に針を立ててゲート・カソード間逆耐圧を測定した後、
不良の分割エミッタ部分にSiO2等の絶縁膜を形成し、そ
の後に通常通りアルミニウム等の金属によりゲート電
極、カソード電極を形成するようにしたものである。
ッタを物理的にあるいは化学的に除去することなく、電
極金属を形成する以前に直接半導体基板のPB層とNE層上
に針を立ててゲート・カソード間逆耐圧を測定した後、
不良の分割エミッタ部分にSiO2等の絶縁膜を形成し、そ
の後に通常通りアルミニウム等の金属によりゲート電
極、カソード電極を形成するようにしたものである。
［作用］ この発明の半導体装置の製造方法においては、不良の
分割エミッタ部分に絶縁膜が形成されているので、カソ
ード電極板６を分割エミッタのカソード電極全面に接触
させたとしても前記絶縁膜を介して不良の分割エミッタ
部分との絶縁が維持される。
分割エミッタ部分に絶縁膜が形成されているので、カソ
ード電極板６を分割エミッタのカソード電極全面に接触
させたとしても前記絶縁膜を介して不良の分割エミッタ
部分との絶縁が維持される。
［実施例］ 以下に、この発明の一実施例について説明する。
第１図ないし第３図において、PE-NB-PB-NEの４層を
有する半導体基板１は従来と同様に形成される。
有する半導体基板１は従来と同様に形成される。
例えば、NE層はリンを約15μｍ程度拡散して形成し、
その表面濃度が１×1021個／cm3程度であるとすると、
その場合にシート抵抗は約0.4Ω／□程度となる。従っ
て、一単位の分割エミッタの大きさは幅約300μｍ、長
さ3mm程度となりアルミニウム等の蒸着により電極金属
を形成しなくても分割エミッタ領域であるNE層とゲート
領域であるPB層に針を立てて、ゲート・カソード間のブ
レーク・ダウン電圧以下の電圧を印加すれば、多数の分
割エミッタ毎の良品、不良品を判別するすることができ
る。
その表面濃度が１×1021個／cm3程度であるとすると、
その場合にシート抵抗は約0.4Ω／□程度となる。従っ
て、一単位の分割エミッタの大きさは幅約300μｍ、長
さ3mm程度となりアルミニウム等の蒸着により電極金属
を形成しなくても分割エミッタ領域であるNE層とゲート
領域であるPB層に針を立てて、ゲート・カソード間のブ
レーク・ダウン電圧以下の電圧を印加すれば、多数の分
割エミッタ毎の良品、不良品を判別するすることができ
る。
上記の方法をさらに詳しく説明する。
第１図において、PB層上にゲート電極、NE層上にカソ
ード電極を形成するために周知のフォトリソ技術を用い
てSiO2等の絶縁膜４に窓明け８を行なう。次に、電気特
性を測定するために各分割エミッタと、それに隣接する
ゲート領域であるPB層上に、前記の窓明け８の部分を利
用して２本の鋼製針をそれらの表面に押し当て、カーブ
トレーサ等の測定機を用いて逆耐電圧等の電気的特性を
測定する。こうして次々に分割エミッタと隣接ゲート間
の電気的特性を測定して行き、不良の分割エミッタを探
す。
ード電極を形成するために周知のフォトリソ技術を用い
てSiO2等の絶縁膜４に窓明け８を行なう。次に、電気特
性を測定するために各分割エミッタと、それに隣接する
ゲート領域であるPB層上に、前記の窓明け８の部分を利
用して２本の鋼製針をそれらの表面に押し当て、カーブ
トレーサ等の測定機を用いて逆耐電圧等の電気的特性を
測定する。こうして次々に分割エミッタと隣接ゲート間
の電気的特性を測定して行き、不良の分割エミッタを探
す。
なお、この状態では金属電極はどこにも蒸着されてい
ない。
ない。
次に、不良の分割エミッタを発見したならば、第２図
に示すように窓明け８をした部分に市販のSiO2系被膜形
成用液を塗布し、塗布被膜９を形成する。
に示すように窓明け８をした部分に市販のSiO2系被膜形
成用液を塗布し、塗布被膜９を形成する。
次に、内部拡散が進行しない温度範囲、すなわち600
〜800℃で約30分間焼成を行なう。この焼成はN2雰囲気
中で行ない、塗布被膜９を形成していない窓明け８の部
分にSiO2膜が形成されないようにする。
〜800℃で約30分間焼成を行なう。この焼成はN2雰囲気
中で行ない、塗布被膜９を形成していない窓明け８の部
分にSiO2膜が形成されないようにする。
次に、第３図に示すようにPE層上にろう材10を介して
温度補償板５を積層して加熱・固着する。次に、PE層お
よびNE層側である基板の他方の主面全面に電極となるア
ルミニウムを蒸着する。蒸着後、フォトリソ技術でゲー
ト電極２、カソード電極３を残し、他の部分はエッチン
グ除去する。このカソード電極３上にカソード電極板６
を配置し、圧接構造型のGTOを完成する。
温度補償板５を積層して加熱・固着する。次に、PE層お
よびNE層側である基板の他方の主面全面に電極となるア
ルミニウムを蒸着する。蒸着後、フォトリソ技術でゲー
ト電極２、カソード電極３を残し、他の部分はエッチン
グ除去する。このカソード電極３上にカソード電極板６
を配置し、圧接構造型のGTOを完成する。
上記の構造のGTOでは不良の分割エミッタとに対して
もカソード電極30が形成され、このカソード電極30はカ
ソード電極板６とも接触することになるが、そのカソー
ド電極30直下には、絶縁被膜９が形成されているので、
それらカソード電極板６と不良の分割エミッタ領域とは
電気的に不導通となり問題がない。
もカソード電極30が形成され、このカソード電極30はカ
ソード電極板６とも接触することになるが、そのカソー
ド電極30直下には、絶縁被膜９が形成されているので、
それらカソード電極板６と不良の分割エミッタ領域とは
電気的に不導通となり問題がない。
なお、上記の実施例ではGTOを例にして説明したがGAT
T、電力用トランジスタ等の半導体装置に適用できるこ
とはいうまでもない。
T、電力用トランジスタ等の半導体装置に適用できるこ
とはいうまでもない。
［発明の効果］ 以上のように、この発明の半導体装置の製造方法で
は、不良の分割エミッタ上の電極金属を切削バイトを用
いて物理的に除去したり、あるいはエッチング等により
化学的に除去することなく、絶縁のための塗布被膜を形
成した後、通常の工程に従って全面に電極金属を形成す
るようにしたので、工程数を増加させることなく、この
種の半導体装置を安価に、無駄なく製作することができ
るなどの効果がある。
は、不良の分割エミッタ上の電極金属を切削バイトを用
いて物理的に除去したり、あるいはエッチング等により
化学的に除去することなく、絶縁のための塗布被膜を形
成した後、通常の工程に従って全面に電極金属を形成す
るようにしたので、工程数を増加させることなく、この
種の半導体装置を安価に、無駄なく製作することができ
るなどの効果がある。
第１図ないし第３図は本発明の半導体装置の製造方法を
示す工程図、第４図はGTOの一般的な構造を示す説明
図、第５図は従来の改良方法を示す説明図である。 １……半導体基板 ２……ゲート電極 3,30……カソード電極 ４……絶縁膜 ５……温度補償板 ６……カソード電極板 ７……ポリイミド系樹脂 ８……窓明け ９……塗布被膜
示す工程図、第４図はGTOの一般的な構造を示す説明
図、第５図は従来の改良方法を示す説明図である。 １……半導体基板 ２……ゲート電極 3,30……カソード電極 ４……絶縁膜 ５……温度補償板 ６……カソード電極板 ７……ポリイミド系樹脂 ８……窓明け ９……塗布被膜
Claims (1)
- 【請求項１】一導電型領域内に島状に、かつ、相互に段
差を設けて反対導電型の分割エミッタが形成された半導
体装置において、 エッチング等の手段で島状の段差を設けて反対導電型の
分割エミッタを形成する工程と、 次いで、上記分割エミッタを個々に電気的特性を検査
し、電気特性が不良の分割エミッタ表面には絶縁膜を直
接塗布する工程と、 次いで、電気的特性が良の他の分割エミッタとともに前
記絶縁膜を形成した不良の分割エミッタ上にも電極金属
を同一工程で形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023408A JP2673357B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63023408A JP2673357B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01198074A JPH01198074A (ja) | 1989-08-09 |
| JP2673357B2 true JP2673357B2 (ja) | 1997-11-05 |
Family
ID=12109673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63023408A Expired - Fee Related JP2673357B2 (ja) | 1988-02-03 | 1988-02-03 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2673357B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7286028B2 (ja) * | 2020-02-25 | 2023-06-02 | ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト | 集積化ゲート転流型サイリスタ（ｉｇｃｔ） |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461951A (en) * | 1987-09-02 | 1989-03-08 | Fuji Electric Co Ltd | Manufacture of semiconductor device |
-
1988
- 1988-02-03 JP JP63023408A patent/JP2673357B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01198074A (ja) | 1989-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0685886B1 (en) | MOS composite type semiconductor device | |
| US4127863A (en) | Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast | |
| US3300832A (en) | Method of making composite insulatorsemiconductor wafer | |
| JPS63244745A (ja) | 圧接型半導体装置 | |
| JP2005525702A (ja) | 半導体素子 | |
| JPS59121871A (ja) | 半導体装置 | |
| JP2673357B2 (ja) | 半導体装置の製造方法 | |
| JPH07114210B2 (ja) | 半導体装置の製造方法 | |
| US3562607A (en) | Overlay-type transistor with ballast resistor | |
| JPS5923115B2 (ja) | メサ型半導体装置 | |
| JPH0113425Y2 (ja) | ||
| JPH04323821A (ja) | 半導体装置及びその電極用導電体の形成方法 | |
| JPH0225037A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| JPS581542B2 (ja) | 半導体集積回路の製造方法 | |
| JPS6226582B2 (ja) | ||
| KR100808166B1 (ko) | 이종접합 바이폴라 트랜지스터의 베이스 피딩라인 | |
| JPS5844600Y2 (ja) | 半導体素子 | |
| JPH04290272A (ja) | 半導体装置およびその製造方法 | |
| JPS61113278A (ja) | 半導体装置の製造方法 | |
| JP2654852B2 (ja) | 圧接形パツケージ構造に適合した静電誘導形半導体素子 | |
| JPS62150773A (ja) | Ｇｔｏサイリスタの製造方法 | |
| JPH0322916Y2 (ja) | ||
| JPH01115187A (ja) | 半導体レーザ装置 | |
| JPS61136238A (ja) | 半導体装置 | |
| JPS60170934A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |