JP2004031947A

JP2004031947A - 可変パラメータを有するパワー半導体

Info

Publication number: JP2004031947A
Application number: JP2003163266A
Authority: JP
Inventors: Peter Streit; ペイター　シュトレイト; Oscar Apeldoorn; オスカー　アペルドーン; Peter Steimer; ペイター　シュテイマー
Original assignee: ABB Schweiz AG
Current assignee: ABB Schweiz AG
Priority date: 2002-06-10
Filing date: 2003-06-09
Publication date: 2004-01-29
Also published as: RU2003117089A; CN1467858A; EP1372197A1; US20030227069A1

Abstract

【課題】半導体パラメータに影響を与えることができる制御電極を有するパワー半導体デバイス、特にパワーダイオードを提供する。
【解決手段】パワー半導体デバイスは、２つのパワー電極（２、３）間にｐｎ接合を有している。制御電極（４）が２つのパワー電極の一方（３）の領域内に配列されている。制御電極から電流を送給することにより、パワー電極を通る電流を上昇させることができる。その結果、デバイスの阻止状態における逆電流を上昇させることができる。これにより、過電圧に対する保護のためのスナッバー回路を使用することなく、複数の本発明によるパワー半導体デバイスを直列に接続することができる。
【選択図】　　　　　図３

Description

【０００１】
【発明の属する技術分野】
本発明は、パワーエレクトロニクスの分野に関する。詳述すれば、本発明はパワー半導体デバイス、特に特許請求の範囲の請求項１の前文に記載のパワーダイオードに関する。
【０００２】
【従来の技術】
大電力コンバータ回路は、例えばパワーダイオード及びサイリスタのファミリーの制御可能なパワー半導体（ＧＴＯ：ゲートターンオフサイリスタ、ＥＰ　０　５８８０２６に開示されているＧＣＴ：ゲート転流サイリスタ）、またはバイポーラトランジスタ（ＩＧＢＴ：絶縁ゲートバイポーラトランジスタ）のようないろいろなパワーエレクトロニックデバイスを含んでいる。電流は、回路内の異なる経路上へ能動的に再転流させることができる。この場合、ターンオフ半導体内に、及びダイオード内に静的及び動的損失が発生する。
【０００３】
可能な限り魅力ある静的及び動的データを達成するために、全ての半導体と同様に、ダイオードにおいても半導体パラメータを互いに調整することができる。これらの調整は、例えば
・電子、金、白金、または他の再結合センターによるキャリヤー寿命設定、
・軸方向に、または横方向に構成されたキャリヤー寿命、
・縁領域におけるキャリヤー寿命の特別な制御、
・オン状態におけるプラズマ分布に影響を与えるための均一型のエミッタエンジニヤリング、または
・オン状態におけるプラズマ分布を電流密度に依存して変えるように精密に構
成されたエミッタ構造、
による。
【０００４】
ダイオードの場合に重要なのは、主としてターンオフ挙動である。最大の損失は、導通状態から阻止状態への移行中に発生する。
【０００５】
動的スイッチング損失を最小化するように、ダイオードパラメータを対応して設計すると、以下のような望ましくない副効果がもたらされる。
・ダイオードの順方向電圧、及び関連する静的オン状態損失が上昇する、
・導通状態から阻止状態へ移行する時に、デバイス内の電荷が空乏すると陽極電流が極めて急速に０まで降下し得る。コンバータ回路においては、その結果として陽極・陰極電圧が極めて急速に上昇して極めて高い過電圧（＞６ｋ
Ｖ）をもたらし、種々の半導体デバイスが破壊される恐れがある。
【０００６】
極めて高い動作電圧（３．５乃至５ｋＶ以上の直流リンク電圧）を有するコンバータ応用では、複数のダイオードを直列に接続する必要がある。個々のダイオードは理想ダイオードからずれており、これらのずれは少しずつ異なっている。これは、半導体パラメータがダイオード毎に僅かに異なることを意味している。このこと自体は、複数のダイオードを直列に接続した場合、導通状態から阻止状態への移行が（及び、その後のスイッチオフ状態も）特に臨界的であるという効果を有している。
・スイッチオフ、即ち阻止状態における漏洩電流は全てのダイオードにおいて同一であるが、ダイオードの半導体パラメータが僅かずつ異なることは、個々のダイオードの電圧負荷に大きい差が発生し得ることを意味している、
・導通状態から阻止状態への移行中の逆回復時間が、ダイオード毎に僅かに異
なる、
ダイオードの逆電流（逆回復電流）が急激に終息し得るので、ダイオードは危険な過電圧を伴う対応振動を生成し得る。この終息もまた、ダイオード毎に僅かに異なる。
【０００７】
これらの効果を補償するために、従来のコンバータ回路では、複数のダイオードからなる直列回路に並列に受動回路、即ち、いわゆるスナッバー回路が接続されている。スナッバー回路（ＲＣ回路）はその受動成分を用いて、ダイオードのターンオフ動作時、及びその後のスイッチオフ状態中に個々のダイオードの異なる半導体パラメータが個々のダイオードに許容されない電圧分布をもたらさないようにしている。
【０００８】
しかしながら、このようなスナッバー回路は、次のような望ましくない副効果をもたらす。
・半導体パラメータが大きく異なっていても、または殆ど同一であってもそれには無関係に全く同一の大きい損失が発生する、
・その結果、高い電圧負荷を受ける付加的な受動成分が必要になる、
・回路への出費がかなり増加する。
【０００９】
【発明が解決しようとする課題】
本発明の一つの目的は、個々の半導体パラメータには無関係に、そして付加的な受動保護回路を必要とすることなく動作させることができ、特に同一の型の複数のパワー半導体デバイスと直列に接続するのに適した上述した型のパワー半導体デバイスを提供することである。
【００１０】
【課題を解決するための手段】
この目的は、本発明によるパワー半導体デバイスによって達成される。
【００１１】
本発明の本質は、理想ダイオードからのずれを特徴付けている半導体パラメータに、制御電極内へ電流を送給することによって動的に影響を与えるための手段をパワー半導体デバイスが備えていることである。
【００１２】
これらの手段を用いると、本発明によるパワー半導体デバイス内の漏洩電流を０まで減少させることができるが、徐々に増加させることもできる。従って、デバイス内の損失も付加的に増加するが、これは、直列に接続されている一連のパワー半導体デバイスの全ての漏洩電流を最大漏洩電流に整合させるので、これらのパワー半導体デバイスの個々に異なる漏洩電流を最低損失に整合させるようになる。印加する制御電流は、漏洩電流の大きさ程度である。
【００１３】
逆電流ピークの差、逆回復時間、及び電荷空乏を制御電極によって補償することができるように、動的にも類似の制御が可能である。更に、制御電極によって、従来のダイオードのハード電流チョッピングを完全に回避することができる。
【００１４】
パワー半導体デバイスがスイッチオフされた阻止状態中に、最大陰極電流の大きさ程度の電流を制御電極を介して瞬間的に送給することができる。従って、コンバータの回路に依存して、本発明によるパワー半導体デバイスは、単に個々の素子としてだけではなく、それに並列に接続されている別のデバイス（例えば、並列ＧＴＯまたはＩＧＢＴのためのフリーホイーリングダイオードとして）のための補償機能をも遂行するような単純な手法で、直列接続することができるようになる。直列接続された能動パワー半導体のスイッチング挙動の差を因として発生する個々のパワー半導体における過電圧は、本発明によるパワー半導体による電流の短時間受入れによって制限することができる。
【００１５】
【発明の実施の形態】
以下に、図４を参照して本発明によるパワー半導体デバイスの構造を説明する。図４は、考え得る第１の実施の形態の断面図である。
【００１６】
ウェーハの形状に有利に設計されている半導体ボディ１は、パワー電極を介してその両側の主領域を大きい面積で接触接続させることができる。図には、第１の主領域の底の陽極電極２、及びそれとは反対の上側の第２の主領域上に位置する陰極電極３が示されている。
【００１７】
普通のパワーダイオードと類似した半導体ボディ１は、異なる導電型に高度にドープされた２つのゾーンに分割され、これらのゾーンはそれらが交わり合う面にｐｎ接合を形成している。２つのゾーンの一方は、交わり合う面の領域内に、空間電荷ゾーンが伝播することができる弱くドープされた中央層を有している。
【００１８】
第１のゾーンは陽極としてｐドープされた層６からなり、第２のゾーンは、内側のｎ⁻ドープされた層７１と、陰極としてｎ^＋ドープされた層７２とからなる。ドーピングは、普通のパワーダイオード（高動作電圧、高スイッチング周波数、及び高スイッチング電流）に従って有利に選択される。
【００１９】
陽極としてｐドープされた層６は、典型的には５Ｅ＋１７ｃｍ^−３のエッジ濃度のホウ素を有している。陰極としてｎ^＋ドープされた層７２は、１Ｅ＋２０ｃｍ^−３のエッジ濃度のリンを有している。内側の、内側ｎ⁻ドープされた層７１は、高電圧パワーダイオードの場合、通常は４Ｅ＋１２ｃｍ^−３乃至１．２Ｅ＋１３ｃｍ^−３のドーピング範囲に調整されている。
【００２０】
本発明によるパワー半導体デバイスの陰極電極３は、個々のアイランドに分割されている。ｐドープ層８上に設けられた制御電極４は、アイランド間にある。制御電極層８は、その下に位置するｎ^＋ドープされた陰極層７２内に完全に埋没している。従って、制御電極層８と内側の弱くドープされた層７１との間には、高度にドープされた領域が存在する。
【００２１】
制御電極４は、陰極電極３に対して低くなっている。圧力板２１及び３１によってパワー電極が接触接続すると、陰極側の全ての電極アイランドは互いに接続されて単一の陰極電極を形成する。一方、低くなっている制御電極４は、絶縁間隙及び付加的な絶縁層５によって圧力板３１から電気的に絶縁され続ける。
【００２２】
本発明によるパワー半導体デバイスの第１の実施の形態では、制御電極４は、細かく分配された、しかも陰極電極アイランド３を取り囲む連続電極として設計されている。制御電極４は、デバイスから横方向へ、例えば第２の主領域と対応する圧力板との間を通過して外部端子（図示せず）に接触接続される。
【００２３】
本発明によるパワー半導体デバイスの陰極としての第２の主領域の考え得る１つの構造を、第２の主領域を上から見た平面図として図１に示す。陰極電極アイランド３は六角形であり、細かく構成された制御電極４によって取り囲まれている。
【００２４】
図３は、図１による実施の形態の詳細を拡大して示す斜視図であって、面積の大きい六角形陰極電極アイランド３、及びアイランド間に位置する制御電極４を示している。
【００２５】
陰極電極３及びその下側に位置するｎ^＋ドープ層７２は、動作状態における全負荷電流を連続的に輸送することができるように面積を大きく設計してある。陰極電極３は、制御電極４によってカバーされる面積より大きい面積をカバーしている。有利な態様では、陰極電極３によってカバーされる面積は、制御電極４によってカバーされる面積よりも少なくとも５０％は大きい。
【００２６】
高度にドープされたダイオードのエミッタ層６及び７２は、本質的に公知のダイオードプロセスによって製造される。即ち、ｐ型エミッタは好ましい方法によるホウ素注入によって形成させ、ｎ型エミッタはリンガラスの堆積によって形成させる。次いで、陰極上の制御電極の領域において、限定された深さまで構造化（ｓｔｒｕｃｔｕｒｅｄ）シリコンエッチングを遂行する。同じ制御電極領域における最終シリコンプロセスステップにおいて、ホウ素を注入して所望の深さまで拡散させる。ｐドープされた制御電極層は、制御電極の逆阻止特性が必要か否かに依存して、マスクされた注入によって選択的に作ることも、または全領域上に作ることもできる。
【００２７】
制御電極層８がｎ^＋ドープされた陰極層７２内に完全に埋没していることが新しいダイオード構造の本質的な特色であることから、層７２を、２段ステップで二重プロファイルとして形成することが有利であることが解った。この場合、第１の生産プロセスにおいて、リンを陰極側に注入して比較的深く拡散させる。次いで、リンガラスを化学的に堆積させることによって実際の陰極エミッタを設ける。次いで、重度にドープされた実際の陰極エミッタを通してエッチングが完全に突入し、本質的に層７２の注入部分の背後を残すように、構造化シリコンエッチングを遂行するのが簡単である。これにより、既知の濃度の層７２の部分内に制御電極層８を形成すること、従って制御電極の感度を正確に制御することが可能になる。
【００２８】
金属電極の設置、エッジの処理、及び制御電極領域のパッシベーションは、普通の従来技術に従って遂行される。
【００２９】
下側に位置する連続ｎ^＋ドープ層７２によって、本発明によるパワー半導体デバイスのｐ導電型制御電極層８は、たとえ阻止状態にあっても常に無電界ゾーン内にある。もしこのｎ^＋ドープ層が全ての点において十分に良好な横方向導電率を有していれば、制御電極Ｇが短絡して陰極Ｋに接続された時に、本発明によるパワー半導体デバイスは通常の連続陰極を有する普通のパワーダイオードに似た挙動をする。
【００３０】
しかしながら、もし制御電極Ｇと陰極Ｋとの間に正の制御電極電流が供給されれば、阻止状態において、ｎ^＋ドープ層内に注入された若干の正孔が空間電荷層７１に到達し、陽極Ａを介して抽出される。これは、陽極電流に制御された上昇をもたらす。この電流は、細かく分配された構造の故に、能動領域の大きい部分にわたって供給される。換言すれば、素子を危険に曝すことなく素子を通って実質的に均一に流れる。制御ユニットからは制御電極電流だけが、ダイオードの順方向電圧に対して供給される。しかしながら、急速な電流転流のような動的な場合に電流を遅延なく供給するには、例えばＥＰ　０　５８８　０２６にＧＣＴに関して記載されているように、対応する低インダクタンス駆動が必要である。
【００３１】
陰極の横方向構造設計は、ターンオフサイリスタ（ＧＴＯ、ＧＣＴ）に類似しているが、それらの最適構成は大きく異なる。ＧＴＯにおいては、エミッタ注入（電子）は陰極セグメントの中心において始まり、終息するが、本発明によるパワー半導体デバイスの場合には、制御電極注入（正孔）が制御電極領域の中心において始まり、終息する。従って、ＧＴＯの主設計規則によれば何処においても同一幅の陰極セグメントが要求されるが、本発明によるパワー半導体デバイスの設計は、何処においても同一幅の制御電極トラックを用いることが最適である。更に、ＧＴＯのエッジは、電流逃しの目的のための陰極セグメントを用いずに実現されているが、本発明によるパワー半導体デバイスの場合には、如何なる電流もエッジに注入されないようにするために、エッジには制御電極領域を設けるべきではない。
【００３２】
制御電極構造の細さは、供給される制御電極電流の大きさ、及び必要な均一性に依存する。
【００３３】
例えば、もし漏洩電流を静的に補償することだけを意図するのであれば、若干の環境の下では中心に点状に供給することも適切である。図２は、本発明によるパワー半導体デバイスのこのような第２の実施の形態の陰極としての第２の主領域を上から見た平面図である。陰極電極は大面積に設計されており、その中心に位置する制御電極４を取り囲んでいる。
【００３４】
制御電極は、本発明によるパワー半導体デバイスを能動素子として制御したりスイッチングさせるように設けられているのではない。そうではなく、制御電極は、理想ダイオードからのずれを特徴付けているパラメータに影響を与えるために設けられているのである。
【００３５】
本発明によるパワー半導体デバイスは、動作中に種々の有利な特性を有している。
【００３６】
標準ダイオードとは対照的に、本発明によるパワー半導体デバイスは、付加的な制御電極を介して逆回復電流を制御することができる。制御電極と陰極との間の正制御電極電流が陽極電流の上昇をもたらす。半導体ボディがスイッチング損失を最小にするように設計されている場合、それに伴って過度に急速に降下する逆回復電流を制御電極電流によって制御することができ、従って０まで均一にすることができる。従って、コンバータ回路内の過電圧を回避することができる。
【００３７】
制御電極を持っていないダイオードの直列回路においては、スイッチング動作中、個々のデバイスの異なる逆回復電荷がそれらの電圧負荷に大きい差をもたらし、究極的にそれらを破壊させる恐れがある。本発明によるパワー半導体デバイスの直列回路においては、過電圧の場合に、所与の陰極電流に対する陽極・陰極電圧を低下させるように正制御電極を制御することができる。従って、最早、パワー半導体デバイスに並列にスナッバーを接続する必要はない。ダイオード挙動を制御するとデバイス内に付加的な損失を生ずるが、それらはスナッバー回路における損失よりもかなり小さい。スナッバー回路は、直列接続されたダイオードの最大スイッチング差について設計されており、ダイオード設計には無関係な最大電力損失を発生する。
【００３８】
上述したように、本発明によるパワー半導体デバイスの制御電極は、阻止状態における漏洩電流の上昇を可能にする。直列接続された複数のパワー半導体デバイスの安定状態阻止状態における個々のパワー半導体デバイスの漏洩電流の差は、制御電極電流によって補償することができる。陽極・陰極電圧の瞬時値と安定状態最大許容値との差に比例する制御電極電流は、本発明によるパワー半導体デバイスの直列回路内に均一な電圧分布を発生する。この場合、制御電極電流は、パワー半導体デバイスの漏洩電流と同程度の大きさである。
【００３９】
本発明によるパワー半導体デバイスの阻止動作中、制御電極は瞬時的に、最大陰極電流の大きさ程度の電流で動作もする。この動作モードは、本発明によるパワー半導体デバイスを、コンバータ直列回路内の能動パワー半導体（ＩＧＢＴ、ＧＴＯ、…）に背面（ｂａｃｋ−ｔｏ−ｂａｃｋ）接続されたダイオードとして使用する可能性を提供する。これらのパワー半導体のスイッチング挙動の僅かな差は、高い電圧負荷をもたらす。電流が急速に降下するような直列接続能動半導体における過電圧は、本発明によるパワー半導体デバイスを並列に接続することによって制限することができる。ターンオフ相において定電流でロードされる能動半導体の場合にもし電圧の上昇が急激過ぎるならば、背面接続された本発明によるパワー半導体デバイスによってこの電流を受入れることができ、従って能動半導体上の電圧負荷を制限することができる。
【００４０】
本発明によるパワー半導体デバイスの特性を、安定状態における測定、及び動的動作における測定に基づいて調べた。
【００４１】
図５は、接合温度２５°において４５００Ｖ／４０００Ｖの最大許容負荷を用いて得た本発明によるパワー半導体デバイスの測定結果を示している。この図は、漏洩電流Ｉ_Ｋが、正制御電極電流Ｉ_Ｇに比例して上昇していることを示している。利得係数の温度依存性は僅かである。
【００４２】
制御電極を持たない普通のダイオードの直列回路では、各ダイオードに並列に抵抗を接続することによって電圧分布の対称化を達成することができる。この抵抗は、直列接続された２つのダイオードの漏洩電流の最大差が、ダイオードの電圧負荷の上昇を制限するように決められる。動的動作におけるスナッバー回路の場合のように、たとえ直列接続されたダイオードの漏洩電流が異ならなくても、並列に接続された抵抗における静的対称化によってかなりの損失が発生する。
【００４３】
本発明によるパワー半導体デバイスを使用することにより、コンバータ回路に付加的な電力損失をもたらすのは漏洩電流の差だけという長所が得られる。
【００４４】
安定状態特性の測定では、本発明によるパワー半導体デバイスに−２４００Ｖの電圧Ｕ_ＡＫをロードした。従って、ｐｎ接合は阻止動作である。正制御電極電流が電荷キャリヤーを注入し、逆電流を増加させた。図６は、この動作モードの測定結果を示している。制御電極への正電圧Ｕ_ＧＫにより生成された制御電極電流によって、−２４００Ｖの逆電圧における逆電流Ｉ_Ｋは１５０Ａに達している。制御電極電流と陰極電流との間の利得係数は、ほぼ１である。
【００４５】
本発明によるパワー半導体デバイスの動的状態でも、同じような測定を遂行した。直列接続されたデバイスの逆回復状態における過電圧を制限するために、本発明によるパワー半導体デバイスの制御方法を使用することができる。
【００４６】
図７は、１５００Ａ／３０００Ｖの動作点における動的ＧＣＴターンオフプロセスにおいて、ＧＣＴと並列に接続された本発明によるパワー半導体デバイスの動作を示す図である。制御電極は、早めにターンオフプロセスの前に、及び該プロセス中に、正制御電極電流を用いて制御することができる。図７の上側には、本発明によるパワー半導体デバイスの陰極電流及び制御電極電流が示されている。図７の下側には、ＧＣＴの陽極・陰極電圧、及び並列接続されたＧＣＴの陽極電流と本発明によるパワー半導体デバイスの陰極電流との和が示されている。ＧＣＴ電流プロファイルの尾端領域は、直前に電荷キャリヤーによってフラッドされた普通のＰＳｎＮダイオードにおける逆回復プロセスに対応している。本発明によるパワー半導体デバイス内の電流は、そのゲート電流に比例する。正制御電極電流が供給される限り、尾端領域におけるこれらの電流の和を、比較的長い時間範囲にわたって一定に保ち得ると言える程度まで、目標とする手法で制御できることは容易に理解されよう。制御電極電流を降下させた場合に限って、尾端電流も相応して急速に０まで降下する。
【００４７】
本発明によるパワー半導体デバイスの逆回復挙動は、このようにして制御することができる。従って、直列回路における過電圧を回避することができる。
【００４８】
本発明によるパワー半導体デバイスは、陽極としての制御電極を用いても実現することができる。この陽極としての制御電極は、陽極としてｐ^＋ドープされたゾーン内に完全に埋没させた対応するｎ^＋ドープされた制御電極層上に設けられる。
【図面の簡単な説明】
【図１】ハニカム状の制御電極／陰極構造を有する本発明によるパワー半導体デバイスの第１の実施の形態の平面図である。
【図２】円形陰極構造及び中心制御電極を有する本発明によるパワー半導体デバイスの第２の実施の形態の平面図である。
【図３】図１の第１の実施の形態を矢印ＩＩＩの方向から見た断面の斜視図である。
【図４】図１の実施の形態のＩＶ−ＩＶ矢視側断面図である。
【図５】２５°Ｃの接合温度において阻止状態で安定状態動作中の本発明によるパワー半導体デバイスの測定値を示すグラフである。
【図６】能動半導体素子に逆平行接続された回路内において阻止状態で安定状態動作中の本発明によるパワー半導体デバイスの測定値を示すグラフである。
【図７】能動半導体素子に逆平行接続された回路内において導通状態から阻止状態へ移行する動的動作中の本発明によるパワー半導体デバイスの測定値を示すグラフである。
【図８】本発明によるパワー半導体デバイスの回路記号を示す図である。
【符号の説明】
１　半導体ボディ
２　パワー電極／陽極
３　パワー電極／陰極
４　制御電極
５　絶縁体
６　陽極としてｐドープされた半導体層
７２　陰極としてｎドープされた半導体層
７１　内側の弱くｎドープされた半導体層
８　ｐドープされた制御電極層
２１、３１　パワー端子／圧力板

Claims

パワー半導体デバイス、特にパワーダイオードにおいて、
第１の主領域、及び前記第１の主領域の反対側に配列された第２の主領域を有する半導体ボディ（１）を備え、前記半導体ボディは２つのゾーン（６；７１、７２）に分割され、前記２つのゾーンは異なる導電型であってそれらが交わる面においてｐｎ接合を形成しており、前記２つのゾーンの少なくとも一方は前記交わる面と接し合い、且つ前記ゾーンの残余の領域（７２）より軽くドーピングされている内側領域（７１）を有し、
前記第１の主領域上の第１のパワー電極（２）、及び前記第２の主領域上の第のパワー電極（３）を更に備え、前記パワー電極はそれぞれ、前記主領域の少なくとも一部分をカバーし、且つそれぞれのゾーン（６；７１、７２）に導電的に接続されており、
前記パワー半導体デバイスは、
制御電極（４）内へ電流を送給することによって、理想的ダイオードからのずれを特徴付けている半導体パラメータに動的に影響を与えるための手段、
を備えていることを特徴とするパワー半導体デバイス。
前記理想的ダイオードからのずれを特徴付けている半導体パラメータに動的に影響を与えるための手段は、制御層（８）上に設けられた少なくとも１つの制御電極（４）を含み、
前記半導体ボディ内の前記第２の主領域の一部分上に少なくとも１つの前記制御層（８）が組み込まれ、前記制御層は前記接し合うゾーン（７２）内に完全に埋没しており、前記制御層（８）と前記接し合うゾーン（７２）とは異なる導電型であってその界面にｐｎ接合を形成し、もし前記接し合うゾーンが低ドーピング密度を有する内側領域（７１）を備えていれば、前記制御層（８）は、前記制御層と接し合うゾーン（７２）のドーピング密度を低下させていない層によって前記内側領域（７１）から絶縁され、
前記第２のパワー電極（３）から電気的に絶縁されている前記制御電極（４）は、前記制御層（８）上に直接配列されている、
ことを特徴とする請求項１に記載のパワー半導体デバイス。
前記第２のパワー電極（３）によってカバーされる面積は、前記制御電極（４）によってカバーされる面積より大きいことを特徴とする請求項２に記載のパワー半導体デバイス。
前記第２のパワー電極（３）によってカバーされる面積は、前記制御電極（４）によってカバーされる面積より少なくとも５０％大きいことを特徴とする請求項２に記載のパワー半導体デバイス。
前記制御電極（４）は、前記第２のパワー電極に対して前記第２の主領域内の凹み内に沈むように配列されていることを特徴とする請求項２乃至４の何れか１つに記載のパワー半導体デバイス。
前記第２のパワー電極（３）は互いに電気的に絶縁された複数の部分的電極に分割され、導電性の圧力板（３１）によって圧力接触接続することが可能であり、接触接続によって前記圧力板に接続されて総合電極を形成することを特徴とする請求項５に記載のパワー半導体デバイス。
前記凹み内に配列されている前記制御電極（４）は、前記部分的電極を取り囲んでいることを特徴とする請求項６に記載のパワー半導体デバイス。
パワー半導体モジュールであって、
請求項１乃至７の１つに記載のパワー半導体デバイスと、
前記パワー電極（２、３）を接触接続させる手段と、
前記制御電極（４）を接触接続させる手段と、
を備えていることを特徴とするパワー半導体モジュール。
前記パワー電極（２、３）を接触接続させる手段は圧力板（２１、３１）を備え、前記圧力板は前記パワー電極に対して押し付けられ、その結果、前記パワー電極（２、３）に導電的に、及び熱伝導的に接続されることを特徴とする請求項８に記載のパワー半導体モジュール。
前記制御電極（４）を接触接続させる手段は制御端子を備え、前記制御端子は前記モジュールから横方向に導かれていることを特徴とする請求項８または９に記載のパワー半導体モジュール。