CN109686786A - 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 - Google Patents
具有隔离阴极结构的集成门极换流晶闸管及其制造方法 Download PDFInfo
- Publication number
- CN109686786A CN109686786A CN201811615517.6A CN201811615517A CN109686786A CN 109686786 A CN109686786 A CN 109686786A CN 201811615517 A CN201811615517 A CN 201811615517A CN 109686786 A CN109686786 A CN 109686786A
- Authority
- CN
- China
- Prior art keywords
- base area
- cathode
- emitter
- subregion
- commutated thyristor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000010276 construction Methods 0.000 title abstract description 10
- 238000002955 isolation Methods 0.000 title abstract description 9
- 238000002360 preparation method Methods 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 22
- 238000009792 diffusion process Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008859 change Effects 0.000 claims description 5
- 230000000873 masking effect Effects 0.000 claims description 5
- 230000003139 buffering effect Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 6
- 238000005538 encapsulation Methods 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000009471 action Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 206010019133 Hangover Diseases 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 235000014676 Phragmites communis Nutrition 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000001727 in vivo Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
- H01L29/0839—Cathode regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66363—Thyristors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
本发明提供了一种集成门极换流晶闸管,依次包括p基区、n基区、n+缓冲层、p+发射极,还包括设于p+发射极的阳极、设于p基区上的门极、设于p基区上的n+发射极梳条和设于n+发射极梳条上的阴极,该集成门极换流晶闸管在芯片层面具有区域隔离的阴极结构,进一步具有与之配套的封装和门极驱动电路,抑制安全工作区域边界附近不同阴极区域间的电流汇聚效应,拓展器件的安全工作区域。本发明还提供一种集成门极换流晶闸管的制备方法。
Description
技术领域
本发明属于电力半导体器件技术领域,具体涉及一种IGCT(Intergrated GateCommutated Thyristors,集成门极换流晶闸管)器件。
背景技术
IGCT器件是一种中压变频器开发的用于巨型电力电子成套装置中的新型电力半导体开关器件。IGCT器件是在原有GTO器件的基础上,通过引进透明阳极、阳极缓冲区等结构,配合具有低感换流回路的门极驱动,实现关断增益为1的类晶闸管器件。IGCT将GTO芯片与反并联二极管和门极驱动电路集成在一起,再与其门极驱动器在外围以低电感方式连接,结合了晶体管的稳定关断能力和晶闸管低通态损耗的优点,在导通阶段发挥晶闸管的性能,关断阶段呈现晶体管的特性。IGCT芯片典型结构如附图1所示,其关断过程可以简单分为三个阶段:在第一阶段,通过控制门极驱动电路中的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金属氧化物半导体场效应晶体管),利用电容在J3结处施加20V反向电压,使J3结耗尽,进而保证阴极电流完全转移至门极处;在第二阶段,由于阴极不流过电流,该侧发射极不再进行电子发射,在阳极电流的作用下,器件J2结形成耗尽层,器件的阳阴极电压不断升高;在第三阶段,阳阴极电压达到母线电压,此时电流在电感的作用下缓慢下降,在电流下降到一定程度后进入拖尾过程,此时J2结处的空间电荷区不再拓展,电流依靠芯片体内载流子的复合过程自然衰减。
在器件超出安全工作区域工作时,受到硬关断条件限制及动态雪崩效应的影响,器件的电流会在局部区域出现汇聚,进而导致该区域阴极测J3发射结的正偏,使得阴极发射极重新发射电子,该正反馈过程将进一步促进电流的汇聚,最终该局部区域的热效应会使器件出现击穿失效。因此,有必要发明一种具有改进结构的IGCT器件克服上述缺陷。
发明内容
本发明的目的在于克服上述现有技术中存在的缺陷,提供一种能够抑制安全工作区域边界附近不同阴极区域间的电流汇聚效应,拓展器件的安全工作区域的IGCT器件。
为了实现上述发明目的,本发明提供如下技术方案:
一种集成门极换流晶闸管,所述集成门极换流晶闸管依次包括p基区、n基区、n+缓冲层、p+发射极,还包括设于p+发射极的阳极、设于p基区上的门极、设于p基区上的n+发射极梳条和设于n+发射极梳条上的阴极,其特征在于,该集成门极换流晶闸管p基区由在其水平方向上分隔为两个或两个以上的p基区子区域组成,各p基区子区域均具有独立的阴极和门极,各区域间门极与阴极相互隔离。
进一步地,根据所述的集成门极换流晶闸管,所述相邻的p基区子区域之间在其垂直截面方向上不完全分隔。
进一步地,根据所述的集成门极换流晶闸管,所述相邻的p基区子区域之间在其垂直截面方向上完全分隔。
进一步地,根据所述的集成门极换流晶闸管,所述p基区在其水平方向上分隔,通过在p基区平面上挖槽实现。
进一步地,根据所述的集成门极换流晶闸管,所述p基区在其水平方向上分隔,通过在p基区的掩蔽扩散方式制备而实现。
进一步地,根据所述的集成门极换流晶闸管,通过调整封装结构以增加所述各p基区子区域中阴极串联电感,且该电感不在对应门阴极换流回路中,各p基区子区域阴极在通过该换流电感即阴极串联电感后汇聚。其中,所述调整封装结构的具体方式可以为,通过控制弹片、簧片等机械结构尺寸或通过结构设置改变不同阴极电流通流路径,影响部分电流通路的自感或互感。
进一步地,根据所述的集成门极换流晶闸管,加装至少一个外部电感,以增加所述各p基区子区域中阴极串联电感,且该电感不在对应门阴极换流回路中,各p基区子区域阴极在通过该换流电感即阴极串联电感后汇聚。其中所述的外部电感,从电气结构上来说,要求在换流回路外侧与汇聚点内测;从机械结构上来说,可以在换流回路连接点(如弹片或簧片等)下侧,阴极汇流板(面)上侧,利用压装等方式接入。
进一步地,根据所述的集成门极换流晶闸管,配置门极驱动模块,使针对于不同阴极驱动的电路参数或关断时序有所差别。
进一步地,根据所述的集成门极换流晶闸管,所述各p基区子区域的芯片结构为中心对称结构,或p基区子区域的芯片结构与封装结构均是中心对称的。具体地,即包括阴极与临近的门极的单元具有中心对称性,即绕芯片圆心一圈,且每个芯片可以有很多圈。也就是说,这个芯片是圈状中心对称结构。
本发明还提供一种集成门极换流晶闸管的制造方法,具体包括:
提供n基区衬底;
在所述n基区双面进行杂质扩散,形成p基区和n+缓冲层;
在p基区表面挖至少一个沟槽,将p基区在其水平方向上分隔为两个或两个以上p基区子区域;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
本发明还提供另一种集成门极换流晶闸管的制造方法,具体包括:
提供n基区衬底;
利用掩蔽扩散方法在n基区的一面形成两个或两个以上p基区子区域;
在所述n基区另一面进行杂质扩散,形成n+缓冲层;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
本发明在芯片层面加入区域隔离的阴极结构,进一步还可具有与之配套的封装和门极驱动电路,该器件结构与单纯多芯片并联结构相区别,该结构中各阴极区域具有相同的阳极接触,且共用整片硅晶圆,载流子在体内可以自由横向流动;各阴极区域的串联电抗具有合理的比例,保证器件在开通及导通过程中的电流分配相对均匀,抑制安全工作区域边界附近不同阴极区域间的电流汇聚效应,拓展器件的安全工作区域。
应理解的是,前面的一般描述和下面的详细描述两者都是示例性的,并且意图在于提供要求保护的技术的进一步说明。
附图说明
通过结合附图对本发明实施例进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。除非明确指出,否则附图不应视为按比例绘制。在附图中,相同的参考标号通常代表相同组件或步骤。在附图中:
图1是示出现有技术中IGCT器件的结构示意图;
图2是示出根据本发明一种具体实施方式的具有隔离阴极结构的IGCT单元横向截面示意图;
图3是示出根据本发明另一种具体实施方式的具有隔离阴极结构的IGCT单元横向截面示意图;
图4是示出根据本发明一种具体实施方式的加装管壳及门极驱动后IGCT关断过程等效电路拓扑示意图。
具体实施方式
为了使得本发明的目的、技术方案和优点更为明显,下面将参照附图详细描述根据本发明的示例实施例。显然,所描述的实施例仅仅是本发明的一部分实施例,而不是本发明的全部实施例,应理解,本发明不受这里描述的示例实施例的限制。基于本文所描述的实施例,本领域技术人员在没有付出创造性劳动的情况下所得到的所有其它实施例都应落入本发明的保护范围之内。在本说明书和附图中,将采用相同的附图标记表示大体上相同的元素和功能,且将省略对这些元素和功能的重复性说明。此外,为了清楚和简洁,可以省略对于本领域所熟知的功能和构造的说明。
图1是现有技术中IGCT的结构示意图。IGCT器件是在原有GTO器件的基础上,通过引进透明阳极、阳极缓冲区等结构,配合具有低感换流回路的门极驱动,实现关断增益为1的类晶闸管器件。IGCT芯片典型结构如附图1所示,由上至下依次包括p基区、n基区、n+缓冲层、p+发射极,在p基区上表面设有n+发射极梳条,n+发射极梳条上设阴极,在n+发射极梳条两侧p基区上设门极,在p+发射极层表面设阳极。以感性负载为例,其关断过程可以简单分为三个阶段:在第一阶段,通过控制门极驱动电路中的MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor金属氧化物半导体场效应晶体管),利用电容在J3结处施加20V反向电压,使J3结耗尽,进而保证阴极电流完全转移至门极处;在第二阶段,由于阴极不流过电流,该侧发射极不再进行电子发射,在阳极电流的作用下,器件J2结形成耗尽层,器件的阳阴极电压不断升高;在第三阶段,阳阴极电压达到母线电压,此时电流在电感的作用下缓慢下降,在电流下降到一定程度后进入拖尾过程,此时J2结处的空间电荷区不再拓展,电流依靠芯片体内载流子的复合过程自然衰减。
图2示出根据本发明一种具体实施方式的具有隔离阴极结构的IGCT单元横向截面示意图。如图2种所示,该具体实施例的IGCT由上至下包括p基区、n基区、n+缓冲层、p+发射极,p+发射极下表面上设阳极,p基区上设阴极和门极,其中所述p基区在其水平方向上具有至少一个沟槽,该沟槽将p基区实际上分隔为两个或两个以上的p基区子区域,所述沟槽在IGCT垂直截面方向上不贯通,即相邻的两个p基区子区域之间是彼此相连的;在各p基区子区域中,在p基区子区域表面上设有一个或多个n+发射极梳条,在n+发射极梳条上设有阴极,在n+发射极梳条两侧的p基区子区域表面上为门极。各p基区子区域的结构是可以是中心对称的,也可以不是中心对称的,本实施例中各p基区子区域的结构为中心对称的,进一步保证同一p基区子区域(即同一阴极区域)内单元的开通关断均匀性。
该具体实施方式的IGCT的制备方法包括:
提供n基区衬底;
在所述n基区双面进行杂质扩散,形成p基区和n+缓冲层;
在p基区表面挖至少一个沟槽,将p基区在其水平方向上分隔为两个或两个以上p基区子区域;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
以感性负载为例,图2所示具体实施方式的具有隔离阴极结构的IGCT的关断过程。在关断过程中,由于存在工艺参数的不均匀及门极杂散参数不均匀,在关断第二、三阶段,会出现局部门极电流的聚集,受到动态雪崩效应的因素的正反馈,整个面上门极接触的电流将趋于汇聚到一个或几个单元附近。采用本发明技术方案的该具体实施方式由于阴极区域加装了对应电抗,故各阴极区域的电流上升速率受到对应阴极电抗的限制,结合半导体内部等离子体的扩散作用,电流的重分配效应受到抑制,避免了可能的器件失效。
图3示出根据本发明另一种具体实施方式的具有隔离阴极结构的IGCT单元横向截面示意图。如图3种所示,该具体实施例的IGCT由上至下包括p基区、n基区、n+缓冲层、p+发射极,p+发射极下表面上设阳极,p基区上设阴极和门极,该集成门极换流晶闸管p基区由在其水平方向上在其水平方向上具有至少一个分隔区域将所述p基区被分隔为两个或两个以上的p基区子区域,所述分隔区域是n基区的一部分,在IGCT垂直截面方向上所述p基区子区域之间是完全分隔的;在各p基区子区域中,在p基区子区域表面上设有一个或多个n+发射极梳条,在n+发射极梳条上设有阴极,在n+发射极梳条两侧的p基区子区域表面上为门极。各p基区子区域的结构是中心对称的。
该具体实施方式的IGCT的制备方法包括:
提供n基区衬底;
利用掩蔽扩散方法在n基区的一面形成两个或两个以上p基区子区域;
在所述n基区另一面进行杂质扩散,形成n+缓冲层;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
图4是示出根据本发明一种具体实施方式的加装管壳及门极驱动后IGCT关断过程等效电路拓扑示意图,其中该实施例的IGCT的p基区包含两个在水平方向上批次分隔的p基区子区域。将分隔的p基区对应的垂直区域作为IGCT单元来考虑,GU为门极驱动单元。在封装的电气连接中,不同单元的阳极与阴极的支路为并联连接,其阳极为等位点,阴极经对应电抗后短路。单元对应门极驱动单元与回路杂散电抗串联回路连接至该单元门阴极间。门极驱动接收关断指令信号后控制其内部可控开关状态,使单元全部电流均由门极流出,进而控制对应单元阳阴极的联通或者断开。
具体而言,本领域技术人员可以根据本发明的原理对所述具体部件进行选择性设置,只要能够实现本发明的控制方法的原理即可。
需要说明的是,本说明书中所使用的术语仅出于描述特定实施方式的目的,而非意在对本发明进行限制。除非上下文另外明确指出,否则如本文中所使用的单数形式的“一”、“一个”和“该”也意在包括复数形式。术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本领域技术人员应该理解的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,但本领域的技术人员可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明权利要求书的范围。
Claims (10)
1.一种集成门极换流晶闸管,所述集成门极换流晶闸管依次包括p基区、n基区、n+缓冲层、p+发射极,还包括设于p+发射极的阳极、设于p基区上的门极、设于p基区上的n+发射极梳条和设于n+发射极梳条上的阴极,其特征在于,该集成门极换流晶闸管p基区由在其水平方向上分隔为两个或两个以上的p基区子区域组成,各p基区子区域均具有独立的阴极和门极,各区域间门极与阴极相互隔离。
2.根据权利要求1所述的集成门极换流晶闸管,其特征在于,所述相邻的p基区子区域之间在其垂直截面方向上不完全分隔或完全分隔。
3.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,所述p基区在其水平方向上分隔,通过在p基区平面上挖槽实现。
4.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,所述p基区在其水平方向上分隔,通过在p基区的掩蔽扩散方式制备而实现。
5.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,通过调整封装结构增加所述各p基区子区域中阴极串联电感,且该电感不在对应门阴极换流回路中,各p基区子区域阴极在通过该换流电感后汇聚。
6.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,加装至少一个外部电感,以增加所述各p基区子区域中阴极串联电感,且该电感不在对应门阴极换流回路中,各p基区子区域阴极在通过该换流电感后汇聚。
7.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,配置门极驱动模块,使针对于不同阴极驱动的电路参数或关断时序有所差别。
8.根据权利要求1或2所述的集成门极换流晶闸管,其特征在于,所述各p基区子区域的芯片结构为中心对称结构,或p基区子区域的芯片结构与封装结构均为中心对称结构。
9.一种集成门极换流晶闸管的制造方法,其特征在于:
提供n基区衬底;
在所述n基区双面进行杂质扩散,形成p基区和n+缓冲层;
在p基区表面挖至少一个沟槽,将p基区在其水平方向上分隔为两个或两个以上p基区子区域;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
10.一种集成门极换流晶闸管的制造方法,其特征在于:
提供n基区衬底;
利用掩蔽扩散方法在n基区的一面形成两个或两个以上p基区子区域;
在所述n基区另一面进行杂质扩散,形成n+缓冲层;
在各p基区子区域表面形成n+发射极梳条;
在n+缓冲层表面形成p+发射极;
在各p基区子区域的n+发射极梳条上形成阴极,同时,在各p基区子区域的n+发射极梳条两侧的p基区表面形成与阴极相分隔的门极;
在p+发射极表面形成阳极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811615517.6A CN109686786B (zh) | 2018-12-27 | 2018-12-27 | 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201811615517.6A CN109686786B (zh) | 2018-12-27 | 2018-12-27 | 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN109686786A true CN109686786A (zh) | 2019-04-26 |
CN109686786B CN109686786B (zh) | 2024-06-11 |
Family
ID=66190613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201811615517.6A Active CN109686786B (zh) | 2018-12-27 | 2018-12-27 | 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109686786B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88102261A (zh) * | 1987-04-07 | 1988-11-23 | Bbc勃郎勃威力有限公司 | 门关断闸流晶体管及其制造方法 |
CN101047205A (zh) * | 2007-03-27 | 2007-10-03 | 西安理工大学 | 一种注入效率可控的门极换流晶闸管iec-gct的设计方法 |
CN101132001A (zh) * | 2007-10-12 | 2008-02-27 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管及其制造方法 |
US20120299054A1 (en) * | 2009-12-22 | 2012-11-29 | Abb Technology Ag | Power semiconductor device |
CN104392994A (zh) * | 2014-10-31 | 2015-03-04 | 西安理工大学 | 一种波状基区和透明短路阳极的双芯gct及制备方法 |
CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
CN209461467U (zh) * | 2018-12-27 | 2019-10-01 | 清华大学 | 具有隔离阴极结构的集成门极换流晶闸管 |
-
2018
- 2018-12-27 CN CN201811615517.6A patent/CN109686786B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN88102261A (zh) * | 1987-04-07 | 1988-11-23 | Bbc勃郎勃威力有限公司 | 门关断闸流晶体管及其制造方法 |
CN101047205A (zh) * | 2007-03-27 | 2007-10-03 | 西安理工大学 | 一种注入效率可控的门极换流晶闸管iec-gct的设计方法 |
CN101132001A (zh) * | 2007-10-12 | 2008-02-27 | 株洲南车时代电气股份有限公司 | 集成门极换流晶闸管及其制造方法 |
US20120299054A1 (en) * | 2009-12-22 | 2012-11-29 | Abb Technology Ag | Power semiconductor device |
CN104392994A (zh) * | 2014-10-31 | 2015-03-04 | 西安理工大学 | 一种波状基区和透明短路阳极的双芯gct及制备方法 |
CN105590959A (zh) * | 2015-12-17 | 2016-05-18 | 清华大学 | 具有双p基区门阴极结构的门极换流晶闸管及其制备方法 |
CN209461467U (zh) * | 2018-12-27 | 2019-10-01 | 清华大学 | 具有隔离阴极结构的集成门极换流晶闸管 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110896098A (zh) * | 2019-11-15 | 2020-03-20 | 华中科技大学 | 一种基于碳化硅基的反向开关晶体管及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN109686786B (zh) | 2024-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Han et al. | A review of SiC IGBT: models, fabrications, characteristics, and applications | |
Rahimo et al. | Novel enhanced-planar IGBT technology rated up to 6.5 kV for lower losses and higher SOA capability | |
CN104011861B (zh) | 集成电路的单块单元并且尤其是单块转换单元 | |
CN105932055B (zh) | 一种平面栅igbt及其制作方法 | |
CN109427869A (zh) | 一种半导体器件 | |
CN105870178B (zh) | 一种双向igbt器件及其制造方法 | |
CN108389900A (zh) | 一种槽栅短路阳极soi ligbt | |
CN109004028B (zh) | 一种具有源极相连P埋层和漏场板的GaN场效应晶体管 | |
CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
CN112687744B (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
CN108242465A (zh) | 一种门极换流晶闸管及其制备方法 | |
CN108682688A (zh) | 一种具有三维沟道的复合栅igbt芯片 | |
CN108493242A (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
CN209461467U (zh) | 具有隔离阴极结构的集成门极换流晶闸管 | |
CN109686786A (zh) | 具有隔离阴极结构的集成门极换流晶闸管及其制造方法 | |
CN105870181B (zh) | 一种平面栅igbt及其制作方法 | |
CN112687743B (zh) | 沟槽型碳化硅逆阻mosfet器件及其制备方法 | |
CN114093934A (zh) | 一种igbt器件及其制造方法 | |
CN110137250A (zh) | 一种具有超低导通压降的高速igbt器件 | |
CN114497190B (zh) | 一种空间寿命非均匀分布的半导体器件及制作方法 | |
CN106941115B (zh) | 一种自驱动阳极辅助栅横向绝缘栅双极型晶体管 | |
CN113964196B (zh) | 一种耗尽型功率半导体结构、串联结构和加工工艺 | |
CN109686787A (zh) | 一种利用二极管钳位的具有载流子存储层的igbt器件 | |
CN109346517A (zh) | 一种碳化硅mos栅控晶闸管 | |
KR20230088149A (ko) | 분리 버퍼 구조를 갖는 초접합 igbt |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |