CN88102261A - 门关断闸流晶体管及其制造方法 - Google Patents

门关断闸流晶体管及其制造方法 Download PDF

Info

Publication number
CN88102261A
CN88102261A CN88102261.6A CN88102261A CN88102261A CN 88102261 A CN88102261 A CN 88102261A CN 88102261 A CN88102261 A CN 88102261A CN 88102261 A CN88102261 A CN 88102261A
Authority
CN
China
Prior art keywords
cathode layer
type base
layer
thyristor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN88102261.6A
Other languages
English (en)
Other versions
CN1008782B (zh
Inventor
彼得·罗格韦勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BBC Brown Boveri AG Switzerland
Original Assignee
BBC Brown Boveri AG Switzerland
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BBC Brown Boveri AG Switzerland filed Critical BBC Brown Boveri AG Switzerland
Publication of CN88102261A publication Critical patent/CN88102261A/zh
Publication of CN1008782B publication Critical patent/CN1008782B/zh
Expired legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

具有半导体基片(1)的门关断闸流晶体管(GTO)，至少包括-P型导电阳极层(4)，-n型基区层(6)，-和门电接触的P型基区层(7)和-包括用作n+发射极的重掺杂区(10)和轻掺杂区(9)的n型导电阴极层(8)。区(10)与基片(1)表面相毗连，其掺杂浓度至少较P型基区层的高一个数量级。区(9)位于层(7)和层(8)形成的pn结J1与层(8)的区(10)之间。按照本发明的实施例，在台面结构GTO中，区(10)使区(9)在指形阴极(2)的中央条形区(5)从pn结J1延伸到基片(1)表面。

Description

本发明涉及门关断闸流晶体管，该闸流晶体管具有一个半导体基片以及至少一个P型掺杂的阳极层，一个n型基区层，一个和门接触的p型基区层和一个n型导电的阴极层。此外还涉及该闸流晶体管的制造方法。
利用门关断闸流晶体管（简称GTO），目前能阻断高达4500伏的电压和关断高达2500安培的电流。这种半导体结构一般是由许多具有并连的四层PnPn结构集成的单个闸流晶体管组成的。这些集成化的单个闸流晶体管使用公共的阴极层、公共的n型基区层、和门接触的公共P型基区层，但阴极层是各自分开的。这些重掺杂的阴极层，用作n+发射极。
例如，欧洲专利申请EP-A2-0066850对这种门关断闸流晶体管已有描述。集成化的单个闸流晶体管布置在园形半导体基片的几个同心园片上。
为了可靠地开关大电流，主要在阴极层和P型基区层的区域，必须精确地按照一定的标准尺寸加工。可开关电流特别依赖于P型基区层横向电导率σP的可观程度。
在单扩散P型基区的情况，只要增加迁移带电载流子的数量即可改善电导率。这只要在阴极层与P型基区层之间的Pn结区域加大层的厚度或提高掺杂的浓度即可实现。然而，这两种改进都会产生不良影响。P型基区层厚度的增大，使得由n型基区层、P型基区层和阴极层形成的辅助nPn晶体管的增益下降，结果导致门关断闸流晶体管的触发灵敏度和接通速度下降。包括阴极层在内的pn结区域掺杂浓度的提高，使得所说的pn结击穿电压下降，以致于门关断闸流晶体管关闭时发生雪崩击穿的危险性增大了。
1982年，M.Kurata等在纽约发表文章，题为“门关断闸流晶体管”，它是用于功率调节、压力通风系统压力机的半导体器件。由文章可知，可开关阳极电流的提高正比于阴极层与P型基区层之间的Pn结J1的击穿电压VBJ1和P型基区的薄层电导σP的乘积。因此，由高的击穿电压VBJ1同样可以获得大的可开关阳极电流。
平面Pn结的击穿电压实质上取决于那里的掺杂梯度：掺杂梯度越大，击穿电压就越低。但是在扩散的情况，最大掺杂浓度、穿透深度和掺杂梯度相互依赖。因此，不可能按照这样的方法制造出具有高掺杂浓度（即有好的发射极作用）、浅穿透深度（因为可以利用P型基区的大部分而获得好的横向电导率σP）和在Pn结处具有低掺杂浓度（即有高的击穿电压）的阴极层。
因此，本发明的一个目的是对权利要求1前序部分所述的门关断闸流晶体管进行改进，从而在保持器件具有良好的开关特性的同时，增大开关阳极电流。此外，还要根据本发明提供一种门关断闸流晶体管的制造方法。
完成本发明目的的方案体现在主权利要求的特征部分以及从属权利要求8，便利的实施例体现在从属权利要求。
按照本发明，阴极层分割为用作n+发射极的重掺杂区和轻掺杂区，使阴极层与P型基区层之间的Pn结具有高击穿电压，而不管阴极层的浅穿透深度。
按照本发明的实施例，门关断闸流晶体管中集成化的单个闸流管的分离的阴极层轻掺杂、即可与P型基区层相差不多。而且只有阴极层的周围区域是用作n+发射极的重掺杂区。
根据以下的详细说明并参看附图，可以容易地对本发明及其许多附加优点有一个全面的了解。
图1是根据本发明的门关断闸流晶体管的平面图。
图2是根据本发明的门关断闸流晶体管局部A的透视图。
图3是根据本发明的门关断闸流晶体管沿图2线B-B掺杂浓度的示意图。
图4是根据本发明制造的门关断闸流晶体管的计算掺杂浓度。
图5是根据本发明的门关断闸流晶体管的择优实施例的剖面图。
图6是根据本发明具有台面结构门关断闸流晶体管实施例的平面图。
在第一个典型的实施例中，对根据本发明的台面结构门关断闸流晶体管的结构和功能予以说明。
现在参考附图，几幅图中相同的标号表示相同或相应部分。图1展示了这样一个器件，许多象指形的条状阴极2被安置在适当掺杂的半导体基片1的一个主表面的同心园上，这些指形阴极2被沟槽3相互分隔开。
图2是图1局部的透视图。指形阴极2设有阴极接触13。沟槽3被门接触区12的连续金属层所复盖。在半导体基片的第二主表面上，有一金属层被用作阳极接触区11。
指形阴极2，例如可以通过腐蚀半导体基片1的表面来得到，其宽度为几百微米，长度为几毫米。沟槽3的深度大约为10-40微米。
在其内部，半导体基片1具有四层PnPn结构。n型导电阴极层8直接位于在阴极接触区13之下。P型基区7与阴极层8毗连、并且和8一起形成第一个Pn结J1。半导体基片1的P型基区层在沟槽3被显露出来，因此可以借助前述的门接触区12对它触发。n型基区层6位于在P型基区层7下面、由此构成第二个Pn结J2。P型导电阳极层4位于在n型基区6与阳极接触区11之间。
为了使附图清楚起见，在图2中导电类型相同的层用方向相同的阴影线表示。稠密的阴影线用来表示高掺杂浓度，稀少的阴影线表示低掺杂的浓度。
按照本发明，阴极层8被分割成重掺杂区10和掺杂比前者较为轻微的区9。重掺杂区10与阴极一侧的半导体基片1表面毗连、并在Pn结J1的前面向上延伸一个短距离。轻掺杂区9从Pn结J1延伸到重掺杂区10。
图3是沿图2线BB的掺杂浓度的示意图。从中可辨认出，包含轻掺杂区和重掺杂区10的阴极层8，P型基区7，n型基区层6和阳极层4。
n型基区6的掺杂浓度与半导体基片的基本掺杂浓度相当，基片的掺杂浓度最好在1013至1014Cm-3之间。P型导电阳极层4重掺杂并用作P+发射极。为了获得与阳极接触区11的最佳欧姆接触，半导体基片表面的阳极层4的掺杂浓度最好在1018至1020Cm-3之间。如果需要，阳极层4可以n+短路。处于Pn结J1的P型基区7的掺杂浓度最好为1018Cm-3左右。
如前所述，阴极层8被分成为两个区域。重掺杂区10的目的是用作n+发射极，因此其掺杂浓度数量及至少应高于P型基区层7。但是根据本发明，为了提高Pn结J1的击穿电压VBJ1，设置了第二轻掺杂区9，其掺杂浓度应与P型基区7相差不多，例如大约1018Cm-3。所述的轻掺杂区9的作用是在Pn结J1处形成较小的掺杂梯度，并吸收穿透到阴极层8的空间电荷。由于在刚提到的Pn结处，每微米的电压大约是20伏，所以轻掺杂区9的厚度最好是2至4微米。如果薄了，将失去作用，如果厚了，将会给用作n+发射极的重掺杂区10的效率带来不良影响。
重掺杂区10的掺杂浓度最好大于1019Cm-3。这样，同时就可以得到保证与阴极接触区13有良好的欧姆接触。
重掺杂区10的厚度和掺杂浓度的确定、关系到阴极层8的特性，例如电阻和发射极效率。轻掺杂区9构成阴极层8的一个特征，它仅用来影响Pn结J1的击穿电压。
按照本发明的这种门关断闸流晶体管具有以下优点，即在保持满意的开关特性的同时，能够开关相当大的阳极电流。
在第二个典型的实施例中，将描述本发明的一个优选改进情况。
出发点仍是台面结构门关断闸流晶体管。第二个典型的实施例与第一个实施例在外部构形上没有差别，外形部分可参见图1的说明。
图5是第二个典型实施例局部的透视图，阳极层4、n型基区6和P型基区7的厚度和掺杂浓度与前述的实施例相同。
一个新的特征是阴极层8的构形。这里轻掺杂区9的厚度不再是一个固定不变的几微米数值，而是在需要的区域，尤其是在中央条形区5处延伸到阴极接触区13。照这样，用作n+发射极的重掺杂区10被横向地限定。
图6是两个指形阴极2的平面图，阴影线表示设置在半导体基片表面之下层的掺杂。相同方向的阴影线用来表示相同的导电类型，阴影线密度用来表示掺杂浓度。
由图可见，用作发射极的重掺杂区10仅处于指形阴极2的边缘。在中央条形区5、轻掺杂区9从Pn结J1伸至表面。
这样构形有利于门关断闸流晶体管的关断。
最后，如果掺杂区10遍布整个指形阴极2，由于Pn结J1导电部分颈状收缩，使得关断时在指形阴极2的中央条形区5会产生电流汇聚。由于出现的大电流密度会使器件局部发热而损坏。
根据本发明择优实施例的门关断闸流晶体管可以抑制所说的电流汇聚。这是因为大部分阳极电流通过指形阴极2的边缘区域，由此在关断的最终阶段，也就是在夹断前不久、完全不再需要抑制任何相当大的电流。
本发明还包括根据本发明的器件的制造方法。
本方法的特征在于，通过两步扩散制造阴极层8。按此方法，可以使阴极层8的掺杂分布的形成获得附加自由度。由此不仅可以独立选择半导体基片表面的掺杂浓度和层的穿透深度，而且还可以彼此独立选择Pn结J1的掺杂梯度。
由一个具有所需基本掺杂的半导体基片开始，为了形成P型基区层，在半导体基片的一个用作阴极接触区的主表面上进行掺杂预淀积。在随后的扩散步骤中，扩入P型杂质，但是还没有达到P型基区层的最终穿透深度。
为了形成n型导电阴极层，进行两次预淀积和扩散。
选择阴极层8的轻掺杂区的预淀积表面涂层与用于P型基区层的表面涂层相同。在随后的扩散步骤中，阴极层8与P型基区层7之间的Pn结被推进到预期的浓度。在阴极层8的重掺杂区10进行的扩散不应使已形成的Pn结发生变动。高表面浓度的杂质，在温度低于前述扩散步骤的条件下推进，但是时间相对短些。
做为典型的一个实施例，下面将要对按照本发明的台面结构门关断闸流晶体管的制造方法进行说明。
实施例以一个基准掺杂大约为8×1013Cm-3的半导体基片为起点，在准备用作阴极接触区的半导体基片主表面设置浓度为5.0×1015Cm-2的硼涂层。然后，在1250℃下扩散硼42小时，由此形成一个临时P型基区层。按照本发明，对阴极层进行两步扩散。第一步，把浓度大约为5.0×1515Cm-2的磷涂层在1250℃条件下扩散14小时。在此扩散期间，临时的P型基区层也被同时推入到预期的最终穿透深度。第二步，把浓度为大约4.0×1016Cm-2的磷涂层在1200℃条件下扩散4小时。按照此工艺，第一次扩散形成阴极层的轻掺杂区，第二次扩散形成重掺杂区。由于第二次扩散的温度较低，所以在这一步骤中，P型基区层不会发生进一步的变化。
图4给出了按照本发明的方法计算掺杂浓度的变化。连续曲线D相应于最终的掺杂浓度，虚线DP和Dn分别表示P型和n型杂质的掺杂浓度。
按照典型的实施例制成的器件，在深度大约为10微米的阴极层与P型基区层之间形成Pn结J1，在深度大约为56微米的P型基区层与n型基区层之间形成Pn结J2。由图4可见，在Pn结J1之前大约2至3微米处，虚线Dn变成为平直，这对提高Pn结的击穿电压VBJ1有利。当P型基区的薄层电阻为59.58欧姆/平方，计算的击穿电压VBJ1是31.38伏。依照现有技术计算的一个元件和依据本发明计算的器件相比较时，这两个器件当Pn结深度基本相同，半导体基片表面掺杂浓度相同，P型基区层的电导相同时，关于现有技术器件计算的击穿电压只有本发明的一半左右。
按上述方法掺杂的半导体基片、用已知的方法引入阳极，细节不再赘述。然后，利用其它已知方法制成台面结构门关断闸流晶体管。
按照本发明的实施例，习惯于把制造重掺杂区的表面涂层用做发射极，以那样方法构成阴极的表面涂层，以致于在所述表面涂层扩散后，使阴极层的轻掺杂区在一定的区域，特别是在台面结构门关断闸流晶体管的指形阴极2的中央条形区，从Pn结J1延伸到半导体基片表面。
最后可以表明，本发明提供了一种门关断闸流晶体管，能开关相当大的阳极电流并且保持良好的其它性能，而且制造方法简便。
显然，在上述技术指数的启发下，本发明可以有许多的改形和变化。因此可以知道，在权利要求的范围内，本发明还可以按照这里特别描述之外的方法实施。
标号一览表
1    半导体基片
2    指形阴极
3    沟槽
4    阳极层
5    中央条形区
6    n型基极层
7    P型基极层
8    阴极层
9    轻掺杂区
10    重掺杂区
11    阳极接触区
12    门接触区
13    阴极接触区

Claims (10)

1、具有半导体基片(1)的门关断闸流晶体管，至少包括：
a)一个P型导电阳极层(4)，
b)一个n型基区层(6)，
c)一个和门电接触的P型基区层(7)，
d)一个n型导电阴极层(8)；
其中，
e)阴极层(8)包括与半导体基片(1)表面毗连的重掺杂区(10)，用作n+发射极，其掺杂浓度数量级至少高于P型基区层(7)，
f)阴极层(8)还包括与一个由阴极层(8)和P型基区层(7)形成pn结毗连的轻掺杂区(9)，其掺杂浓度与P型基区层(7)在相对阴极层(8)的pn结处的掺杂浓度相差不大。
2、根据权利要求1的门关断闸流晶体管，其中阴极层（8）的轻掺杂区（9）的厚度为2至4微米。
3、根据权利要求2的门关断闸流晶体管，其中P型基区层（7）的厚度大约为45微米，阴极层（8）的厚度大约为10微米。
4、根据权利要求3的门关断闸流晶体管，其中，
a）阴极层（8）的重掺杂区（10）的最小掺杂浓度超过1019Cm-3，
b）阴极层的轻掺杂区（9）的掺杂浓度大约为1018Cm-3，
c）P型基区（7）在相对阴极层（8）的Pn结处的掺杂浓度大约为1018Cm-3，
d）n型基区层的掺杂浓度大约为1013Cm-3。
5、根据权利要求4的门关断闸流晶体管，其中闸流晶体管为台面结构、阴极层（8）被沟槽（3）分割成许多单个的指形阴极（2）。
6、根据权利要求5的门关断闸流晶体管，其中，阴极层（8）的轻掺杂区（9）在指形阴极（2）的中央条形区从Pn结延伸至半导体基片（1）的表面，以致于用作n+发射极的重掺杂区（10）仅存在于指形阴极（2）的边缘。
7、根据权利要求1所述的门关断闸流晶体管的制造方法，其中，阴极层（8）的掺杂分布按两步扩散产生，第一步扩散确定在阴极层（8）与P型基区（7）之间的Pn结J1的深度和击穿特性，第二步扩散确定阴极层（8）的薄层特性。
8、根据权利要求7的方法，其中，阴极层（8）的重掺杂区（10）的扩散不改变在半导体基片（1）中已形成的Pn结位置和特性。
9、根据权利要求8的方法，其中，浓度为5×1015Cm-2的硼涂层在1250℃条件下，扩散42小时，由此产生P型基区（7）、由浓度为5×1015Cm-2的磷涂层在1250℃条件下，扩散14小时，由此产生阴极层（8）的轻掺杂区（9），接着再由浓度为4×1016Cm-2的磷涂层在1200℃条件下，扩散4小时，由此产生阴极层（8）的重掺杂区（10）。
10、根据权利要求7的方法，其中，在第一步扩散之后，以那样方式进行选择预淀积，以致于通过第二步扩散产生适宜构造的重掺杂区（10）。
CN88102261A 1987-04-07 1988-04-07 门关断闸流晶体管及其制造方法 Expired CN1008782B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CH1327/87-3 1987-04-07
CH1327/87 1987-04-07
CH132787 1987-04-07

Publications (2)

Publication Number Publication Date
CN88102261A true CN88102261A (zh) 1988-11-23
CN1008782B CN1008782B (zh) 1990-07-11

Family

ID=4207867

Family Applications (1)

Application Number Title Priority Date Filing Date
CN88102261A Expired CN1008782B (zh) 1987-04-07 1988-04-07 门关断闸流晶体管及其制造方法

Country Status (6)

Country Link
US (2) US4910573A (zh)
EP (1) EP0285923B1 (zh)
JP (1) JP2622521B2 (zh)
CN (1) CN1008782B (zh)
DE (1) DE3884652D1 (zh)
ZA (1) ZA882324B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686786A (zh) * 2018-12-27 2019-04-26 清华大学 具有隔离阴极结构的集成门极换流晶闸管及其制造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58905844D1 (de) * 1989-02-02 1993-11-11 Asea Brown Boveri Druckkontaktiertes Halbleiterbauelement.
US5204273A (en) * 1990-08-20 1993-04-20 Siemens Aktiengesellschaft Method for the manufacturing of a thyristor with defined lateral resistor
DE4313170A1 (de) * 1993-04-22 1994-10-27 Abb Management Ag Leistungshalbleiterbauelement
DE19829614B4 (de) * 1998-07-02 2004-09-23 Semikron Elektronik Gmbh Verfahren zur Herstellung eines Leistungshalbleiterbauelementes
US6657239B1 (en) * 1999-06-29 2003-12-02 Mitsubishi Denki Kabushiki Kaisha Power-switching semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6046551B2 (ja) * 1978-08-07 1985-10-16 株式会社日立製作所 半導体スイツチング素子およびその製法
US4514747A (en) * 1978-08-07 1985-04-30 Hitachi, Ltd. Field controlled thyristor with double-diffused source region
DE2941021C2 (de) * 1979-10-10 1985-07-04 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Halbleiterbauelement mit mindestens einer Emitter-Basis-Struktur
DE3277352D1 (en) * 1981-04-30 1987-10-22 Toshiba Kk Improved emitter structure for semiconductor devices
JPS6115366A (ja) * 1984-06-30 1986-01-23 Mitsuo Kusano ゲ−トタ−ンオフサイリスタ及びその製造方法
CH668505A5 (de) * 1985-03-20 1988-12-30 Bbc Brown Boveri & Cie Halbleiterbauelement.
US4757025A (en) * 1985-03-25 1988-07-12 Motorola Inc. Method of making gate turn off switch with anode short and buried base

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109686786A (zh) * 2018-12-27 2019-04-26 清华大学 具有隔离阴极结构的集成门极换流晶闸管及其制造方法
CN109686786B (zh) * 2018-12-27 2024-06-11 清华大学 具有隔离阴极结构的集成门极换流晶闸管及其制造方法

Also Published As

Publication number Publication date
ZA882324B (en) 1989-03-29
DE3884652D1 (de) 1993-11-11
JPS63262870A (ja) 1988-10-31
US5057440A (en) 1991-10-15
JP2622521B2 (ja) 1997-06-18
US4910573A (en) 1990-03-20
EP0285923B1 (de) 1993-10-06
EP0285923A1 (de) 1988-10-12
CN1008782B (zh) 1990-07-11

Similar Documents

Publication Publication Date Title
CN1040814C (zh) 一种用于半导体器件的表面耐压区
US4982260A (en) Power rectifier with trenches
US7812427B2 (en) Soft switching semiconductor component with high robustness and low switching losses
US5893736A (en) Methods of forming insulated gate semiconductor devices having spaced epitaxial JFET regions therein
CN1152419C (zh) 功率半导体器件及其制造方法
CN1663049A (zh) 横向半导体器件
US6011279A (en) Silicon carbide field controlled bipolar switch
JP2002517097A (ja) パワーダイオード構造体
US9806152B2 (en) Vertical insulated gate turn-off thyristor with intermediate p+ layer in p-base
CN1619830A (zh) 半导体器件
CN1161830C (zh) 半导体元件及其制造方法
CN88102261A (zh) 门关断闸流晶体管及其制造方法
KR100902848B1 (ko) 고전압용 절연 게이트 양극성 트랜지스터 및 그 제조방법
CN109728085B (zh) 一种逆导型绝缘栅双极性晶体管
CN1041481A (zh) 可控功率半导体元件
CN110518060B (zh) 横向变掺杂结终端结构
CN1040266C (zh) 可关断晶闸管
CN1130809A (zh) 具有电子施主的半导体二极管
EP0029932B1 (en) Asymmetrical field controlled thyristor
US5237183A (en) High reverse voltage IGT
US4937644A (en) Asymmetrical field controlled thyristor
CN1470077A (zh) 平面双端开关
EP0171474B1 (en) A method for producing a thyristor device
CN1301046A (zh) 肖特基二极管、整流器及其制造方法
CN112736134A (zh) 碳化硅pnpn晶闸管注入型igbt器件

Legal Events

Date Code Title Description
C06 Publication
C10 Entry into substantive examination
PB01 Publication
SE01 Entry into force of request for substantive examination
C13 Decision
C01 Deemed withdrawal of patent application (patent law 1993)