CN1470077A - 平面双端开关 - Google Patents

平面双端开关 Download PDF

Info

Publication number
CN1470077A
CN1470077A CNA018172679A CN01817267A CN1470077A CN 1470077 A CN1470077 A CN 1470077A CN A018172679 A CNA018172679 A CN A018172679A CN 01817267 A CN01817267 A CN 01817267A CN 1470077 A CN1470077 A CN 1470077A
Authority
CN
China
Prior art keywords
terminal switch
type
substrate
conduction type
epitaxial loayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA018172679A
Other languages
English (en)
Other versions
CN1220275C (zh
Inventor
采拉德・迪克雷尤克斯
采拉德·迪克雷尤克斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SA
Original Assignee
SGS Thomson Microelectronics SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS Thomson Microelectronics SA filed Critical SGS Thomson Microelectronics SA
Publication of CN1470077A publication Critical patent/CN1470077A/zh
Application granted granted Critical
Publication of CN1220275C publication Critical patent/CN1220275C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8611Planar PN junction diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/8618Diodes with bulk potential barrier, e.g. Camel diodes, Planar Doped Barrier diodes, Graded bandgap diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

本发明涉及一个非对称双端开关,它包括一个具有第一导电类型且具有高掺杂水平的衬底(21),一个位于衬底(21)上表面以上的具有第二导电类型的外延层(22),一个位于外延层上表面以上的具有第一导电类型的高掺杂区域(24),一个位于具有第一导电类型的区域(24)以下且不被其相对覆盖的、具有第二导电类型且比外延层更重掺杂的区域(23),一个位于第一区域以外的具有第二导电类型且比外延层更重掺杂的沟道停止环(25),和一个位于所述环以外且和衬底相接的具有第一导电类型的器壁(26)。

Description

平面双端开关
技术领域
本发明涉及一个新型双端开关(diac),特别是能够使所述元件装配变得简单的元件。
背景技术
图1表示的是传统双端开关的结构,该结构组成于具有第一导电类型(这里是P型)的衬底1。在衬底的每一边(分别是区域2、3),组成具有相反导电类型(这里是N型)的重掺杂区。为了得到足够高的击穿电压,人们使用了所谓的台面技术(mesa technology),该技术包括位于同一晶片上制作的两个双端开关之间的边缘刻蚀凹槽。切过P-N+结区域时的槽角是决定器件外围的击穿电压的一个重要参数。另一个重要参数是在凹槽处所使用的钝化产品4的选择。
双端开关的上表面和下表面覆有金属层M1和M2。传统的双端开关是一个小尺寸的器件,它的厚度小于0.3mm,它的表面具有0.5mm×0.5mm的大小。
针对双端开关提供有特殊的封装,例如,在含有芯片的玻璃管的任意一侧装备的活塞系统。
为了避免与台面技术以及形成凹槽相关的困难,人们期望制作平面型的双端开关,例如图2中的同样也是形成于P型衬底1的器件。衬底的上表面和下表面(分别是11、12)覆有掩膜层(例如二氧化硅),在中间提供有一个窗口,通过这个窗口形成一个N+的扩散区域(分别是13、14)。这些平面结构能够获得结区域外围的满意的平面结构,但也带来了装配的困难。事实上,要把芯片焊接在一个支撑晶片的金属上变得很困难,这是因为,当焊接横向延伸到所在区域的范围以外时,某一个N+区域就会和P型衬底发生短路。所以必须这样提供金属层:例如在N+区域13和14用银球15和16来形成,这样就增加了装配的复杂性而且也提高了费用。
这样,要装配一个像图2中那样的平面双端开关,必须使用非常特殊的封装和装配模式。
图3表示的是一个双端开关的典型特性。这样的一个器件不能被看成是两个头尾相接的齐纳二极管。事实上,当两个结区域中的一个处于雪崩状态时,另一个向衬底注入的正向结区域的存在导致了一个导通类型(breakover)效应。这样,当加在双端开关上的电压达到值VBO时,双端开关就被击穿。只要电流处在一个给定的范围内,电压会随即降到一个中间电压值Vf。如果电流超出了这个范围,加在双端开关上的电压将会回升。在图3所示的例子中,电压值VBO是32伏,电压值Vf是13伏,导通时间的电流值在0.3μA的量级(也就是说,双端开关具有非常小的漏电流),并且,和电压Vf相应的电流值处在10到100毫安的量级范围以内。
正如图3所示,图1和图2中所示的双端开关具有对称的特性。电压值VBO本质上依赖于N+区和P型衬底间结区域的掺杂水平。正向电压值Vf本质上依赖于掺杂水平以及衬底1的厚度,这可以被认为是一个和N+区相应的具有发射极和集电极的晶体管的悬空基极。该基极必须让由正向结区域注入的载流子能够通过。在宽度很大的情况下,载流子寿命就必须很长,也就是说必须采用轻掺杂。如果基极的尺寸变小,基极中的载流子寿命必须减少,例如利用金属扩散。这些折衷决定了上述电压值Vf。
一般来说,半导体制造商都被要求提供具有确定VBO和Vf值的双端开关。例如,一个具有电压VBO 32V±12%的双端开关,从VBO到Vf的电压降具有最小值10V,其不对称性小于理想值的几个百分点,这样的器件是人们所期望的。
发明内容
本发明的目标之一就是提供这样一种易于制造的双端开关,也就是一种平面的但不是台面型的器件,它可以轻易的装配在一连接栅格上,该连接栅格包括一基座,所述器件的一表面焊接在该基座上。
为了达到此目标,本发明提供了一个非对称双端开关,它包括一个具有第一导电类型的重掺杂的衬底,一个位于衬底上表面的具有第二导电类型的轻掺杂外延层,一个位于该外延层上表面的具有第一导电类型的重掺杂区域,一个位于第一导电类型区域下但不延伸出所述层范围的具有第二导电类型的且比外延层更重掺杂的区域,一个位于第一区域以外的具有第二导电类型的比外延层更重掺杂的沟道停止环,以及一个位于所述环以外的和衬底相接的具有第一导电类型的器壁。
根据本发明的实施例,第一导电类型是N型。
本发明还提供了一个组成对称双端开关的装置,它包括两个反并联的上述非对称双端开关。
根据本发明的一个实施例,装配包括,一个后表面焊接在第一导电晶片上的第一双端开关,一个后表面焊接在第二导电层的第二双端开关,每个双端开关的上表面被焊接在支持着另一个双端开关的导电晶片上。
附图说明
前面所述的本发明的目标、特征和优点将在下面具体实施例的非限制描述中通过参考附图详细讨论,在附图中:
图1表示根据现有技术的台面型双端开关;
图2表示根据现有技术的平面型双端开关;
图3表示一个双端开关的电流/电压特性;
图4是一个根据本发明的双端开关的结构的简化截面图;
图5表示根据本发明的双端开关的电流/电压特性;
图6表示的是根据本发明的双端开关的装配示意图;
图7表示根据本发明反并联装配的双端开关;
图8表示根据本发明的双端开关的一个组成示例的扩散分布。
具体实施方式
如图4所示,本发明提供在包括一个具有第一导电类型的重掺杂衬底21的结构上形成一个双端开关,该第一导电类型以下将被认为是N型。一个P型外延层22形成在该衬底上。一个比区域22更重掺杂的区域23通过第一掩膜形成在外延层22中。一个N型区24通过第二掩膜形成于区域23之上,并从各方向延伸至区域23以外,且比区域23更重掺杂。这样,P型掺杂区域23的一部分保持在N型掺杂区域24的下面。一个具有沟道停止功能的P型环25在在区域24的外围且和区域24分离。器件外围被重掺杂的N型器壁26占据,它穿过外延层25并和衬底21相接。器壁26在环25以外并和它分离。该器壁是紧随外延层22之后形成的。
一个金属层M1形成于N+区域24的上表面,还有一个金属层M2形成于N+衬底21的下表面。这样,双端开关就在金属层M1和M2之间得到。沟道停止区25具有防止漏电流在外延层22的上表面以下的区域从金属层M1经由器壁26和衬底21流向金属层M2的功能。器壁26具有防止衬底21和外延层22之间的结区域露出器件以外的功能。
双端开关中的第一结区域对应于N+区域24与P型区23之间的结区域,而双端开关中的第二结区域对应于外延层22和衬底21之间的结区域。该双端开关的这种结构使得金属层M2能够被焊接在可能属于一个连接栅格的金属基座上。事实上,即使焊接在横向延伸,并能够到达双端开关的器壁上,它们仍然不能形成短路,这是因为横向器壁是均匀的N+型,就像和金属层M2接触的层一样。
如图5所示,必须注意根据本发明的双端开关具有非对称特性。位于上表面一边的结区域的击穿电压要低于位于下表面一边的结区域的击穿电压。这是由于这样的事实:和N+区域24一起设定正雪崩电压(以金属层M2位参考)的P型区23要比和N+区域21一起设定负击穿电压(仍以金属层M2位参考)的P型外延区22掺杂更重。
这样的非对称双端开关在一些类型的应用中是有利的。
然而,如果希望击穿电压对称,这也是非常可能的:如图6所示,根据本发明通过将两个双端开关反并联装配在一起就可实现。这可以利用一个事先存在的用于小尺寸晶体管的连接栅格,如图7所示,这里的小尺寸晶体管在切割后包括一个基座31,两个电极条32和33。两个双端开关35和36的后表面分别被焊接在基座31和诸如电极条33上。双端开关36的上表面利用导线37焊接在基座31上,而双端开关35的上表面利用导线38焊接在电极条32上。通过位于电极条32和33之间的短路,根据图6的两个头尾相接的反并联的双端开关就在组成第一电极的电极条31和短接电路39之间得到了。这样,一个根据图6的完美的对称等效双端开关就出现于电极条31和短接电路39之间,它具有相同的正、负击穿电压。图7中的实施例仅仅是一个例子。一般提供的是一个后表面焊接在第一导电晶片上的第一双端开关,以及一个后表面焊接在第二导电晶片的第二双端开关,每个双端开关的上表面被焊接在支持着另一个双端开关的导电晶片上。
图8表示根据本发明的具有图5中所示特性的双端开关的一个示例扩散分布。
图8中,横坐标代表以微米为单位的垂直距离,数值“0”表示N+型衬底的上表面,P型外延层就是在其上生长的。该外延层的分布图和41所指出的是一致的。在外延过程中,衬底21的一个N+型区根据42所指出的曲线进行扩散。曲线43对应于从上表面形成的P型扩散,而曲线44对应于从上表面形成的N+型扩散。
相应于各个区域的参考标号已经在横坐标下标明。所以,N+型层24大约延伸至外延层上表面以下5μm处,而P型区23和P型层22从外延层表面向下延伸了足有12μm。P型层22在和衬底组成结区域处的掺杂水平大概在2.1015原子/立方厘米,而P型层23在和N+型区24的分界面处的掺杂水平在8.1017原子/立方厘米的量级。
当然,图8中的掺杂分布仅仅是一个例子,根据所要得到的双端开关特性,可以优化多种掺杂材料。

Claims (4)

1.一种非对称的双端开关包括:
一个具有第一导电类型且具有高掺杂水平的衬底(21),
一个位于衬底(21)上表面上的具有第二导电类型的轻掺杂的外延层(22),
一个位于所述外延层上表面上的具有第一导电类型的重掺杂区域(24),
一个位于第一导电类型区域(24)以下且不延伸出该区域的,具有第二导电类型且比所述外延层更重掺杂的区域(23),
一个位于第一区域以外的具有第二导电类型且比所述外延层更重掺杂的沟道停止环(25),和
一个位于所述环以外且和衬底相接的具有第一导电类型的器壁(26)。
2.权利要求1所述双端开关特征在于,第一导电类型为N型。
3.一种形成对称双端开关的部件包括两个反并联的如权利要求1所述的非对称双端开关。
4.权利要求3所述的部件,其特征在于,它包括一个后表面焊接在第一导电晶片上的第一双端开关,以及一个后表面焊接在第二导电层上的第二双端开关,每个双端开关的上表面被焊接在支持着另一个双端开关的导电晶片上。
CNB018172679A 2000-10-13 2001-10-12 平面双端开关 Expired - Fee Related CN1220275C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0013180A FR2815472B1 (fr) 2000-10-13 2000-10-13 Diac planar
FR00/13180 2000-10-13

Publications (2)

Publication Number Publication Date
CN1470077A true CN1470077A (zh) 2004-01-21
CN1220275C CN1220275C (zh) 2005-09-21

Family

ID=8855350

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018172679A Expired - Fee Related CN1220275C (zh) 2000-10-13 2001-10-12 平面双端开关

Country Status (5)

Country Link
US (1) US7321138B2 (zh)
EP (1) EP1328980A1 (zh)
CN (1) CN1220275C (zh)
FR (1) FR2815472B1 (zh)
WO (1) WO2002031889A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599332A (zh) * 2018-12-27 2019-04-09 朝阳无线电元件有限责任公司 一种低伏电压调整二极管制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7037814B1 (en) * 2003-10-10 2006-05-02 National Semiconductor Corporation Single mask control of doping levels
WO2006100657A1 (en) * 2005-03-22 2006-09-28 University College Cork - National University Of Ireland, Cork A diode structure
JP2008172165A (ja) * 2007-01-15 2008-07-24 Toshiba Corp 半導体装置
US8399995B2 (en) * 2009-01-16 2013-03-19 Infineon Technologies Ag Semiconductor device including single circuit element for soldering
US8753156B2 (en) * 2009-02-12 2014-06-17 Hobie Cat Company Remote drive
FR2960097A1 (fr) * 2010-05-11 2011-11-18 St Microelectronics Tours Sas Composant de protection bidirectionnel
CN102244079B (zh) * 2011-07-28 2013-08-21 江苏捷捷微电子股份有限公司 台面工艺功率晶体管芯片结构和实施方法
US8530902B2 (en) 2011-10-26 2013-09-10 General Electric Company System for transient voltage suppressors

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3615929A (en) * 1965-07-08 1971-10-26 Texas Instruments Inc Method of forming epitaxial region of predetermined thickness and article of manufacture
DE2625710A1 (de) * 1976-06-09 1977-12-15 Standard Elektrik Lorenz Ag Diodenmatrix
US4267527A (en) * 1979-05-11 1981-05-12 Rca Corporation Relaxation oscillator
JPS5691478A (en) * 1979-12-26 1981-07-24 Hitachi Ltd Manufacture of punch-through type diode
JPH07120788B2 (ja) * 1986-07-16 1995-12-20 関西日本電気株式会社 プレ−ナ型半導体装置
US4847671A (en) * 1987-05-19 1989-07-11 General Electric Company Monolithically integrated insulated gate semiconductor device
US4967256A (en) * 1988-07-08 1990-10-30 Texas Instruments Incorporated Overvoltage protector
GB9417393D0 (en) * 1994-08-30 1994-10-19 Texas Instruments Ltd A four-region (pnpn) semiconductor device
US5880511A (en) 1995-06-30 1999-03-09 Semtech Corporation Low-voltage punch-through transient suppressor employing a dual-base structure
JP3564898B2 (ja) * 1996-10-25 2004-09-15 株式会社デンソー 半導体装置
CA2311132C (en) * 1997-10-30 2004-12-07 Sumitomo Electric Industries, Ltd. Gan single crystalline substrate and method of producing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109599332A (zh) * 2018-12-27 2019-04-09 朝阳无线电元件有限责任公司 一种低伏电压调整二极管制造方法

Also Published As

Publication number Publication date
CN1220275C (zh) 2005-09-21
FR2815472A1 (fr) 2002-04-19
FR2815472B1 (fr) 2003-03-21
US20040012034A1 (en) 2004-01-22
US7321138B2 (en) 2008-01-22
WO2002031889A1 (fr) 2002-04-18
EP1328980A1 (fr) 2003-07-23

Similar Documents

Publication Publication Date Title
DE102012100349B4 (de) Halbleiterbauelement und IGBT mit integrierter Freilaufdiode
CN1314082C (zh) 双掩模沟槽肖特基整流器及其制造方法
CN1361552A (zh) 半导体集成电路装置及其制造方法
US8994065B2 (en) High-voltage vertical power component
CN1220275C (zh) 平面双端开关
US5119148A (en) Fast damper diode and method
KR20010006559A (ko) 실리콘 카바이드 전계제어 바이폴라 스위치
US4901120A (en) Structure for fast-recovery bipolar devices
US5432360A (en) Semiconductor device including an anode layer having low density regions by selective diffusion
EP0103138A2 (en) Semiconductor rectifier diode
EP1022785A1 (en) Electronic semiconductor power device with integrated diode
CN114628530A (zh) 一种快恢复二极管、芯片及其制作方法
CN1677693A (zh) 半导体器件以及其制造方法
EP0675545B1 (en) Insulated gate thyristor
US20040173813A1 (en) Thyristor switch with turn-off current shunt, and operating method
US6965131B2 (en) Thyristor switch with turn-off current shunt, and operating method
KR0169791B1 (ko) 수평구조 바이폴라 트랜지스터 및 그 제조방법
CN113053991A (zh) 逆导型igbt的元胞结构及逆导型igbt
US6559515B1 (en) Insulating wall between power components
EP0431817B1 (en) Fast damper diode
US20040021150A1 (en) Symmetrical planar diac
JPH09502573A (ja) 温度補償された電圧制限部を形成するためのラテラルな半導体構造
CN116504825B (zh) 功率半导体器件及其制作方法
JPS5931869B2 (ja) 静電誘導形サイリスタ
RU2037237C1 (ru) Транзистор с защитой от перенапряжений

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20050921

Termination date: 20111012