CN116387359A - 逆阻型门极换流晶闸管及其制作方法 - Google Patents

逆阻型门极换流晶闸管及其制作方法 Download PDF

Info

Publication number
CN116387359A
CN116387359A CN202310645830.9A CN202310645830A CN116387359A CN 116387359 A CN116387359 A CN 116387359A CN 202310645830 A CN202310645830 A CN 202310645830A CN 116387359 A CN116387359 A CN 116387359A
Authority
CN
China
Prior art keywords
emitter
base region
region
doping
reverse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310645830.9A
Other languages
English (en)
Inventor
吴锦鹏
刘佳鹏
任春频
黄琦欢
曾嵘
赵彪
余占清
陈政宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN202310645830.9A priority Critical patent/CN116387359A/zh
Publication of CN116387359A publication Critical patent/CN116387359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7432—Asymmetrical thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66363—Thyristors
    • H01L29/66386—Bidirectional thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)

Abstract

本申请提供了一种逆阻型门极换流晶闸管及其制作方法，包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区；所述多个掺杂区包括依次设置的第一发射极、第一基区、第二基区、第三基区、第二发射极和第三发射极，所述第一发射极与所述阴极区接触，所述第三发射极与所述阳极区接触；所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um。本申请可减少漏电流，降低器件厚度和压降。

Description

逆阻型门极换流晶闸管及其制作方法
技术领域
本申请涉及半导体技术领域，尤其涉及一种逆阻型门极换流晶闸管及其制作方法。
背景技术
逆阻型门极换流晶闸管（IGCT）具有正向通流和双向阻断能力，可以省去串联二极管，减少器件数目，节约成本，降低损耗，在电流源换流器、双向固态断路器等应用中具有显著优势。逆阻型门极换流晶闸管可以分为内侧有源区和边缘终端区。传统的非对称器件通过设置缓冲层或者场截止层改变电场分布，在保证相同耐压条件下，减小器件整体片厚，从而减小导通压降等参数，属于穿通型结构。为了实现反向耐压能力，逆阻器件无法再采用缓冲层结构，去除缓冲层结构后，随之而来的问题便是器件的漏电流增大，尤其是高温漏电流，需要进一步增加片厚来抑制漏电流，导致器件片厚增加，压降增大。
发明内容
本申请的一个目的在于提供一种逆阻型门极换流晶闸管，减少漏电流，降低器件厚度和压降。本申请的另一个目的在于提供一种逆阻型门极换流晶闸管制作方法。
为了达到以上目的，本申请一方面公开了一种逆阻型门极换流晶闸管，包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区；
所述多个掺杂区包括依次设置的第一发射极、第一基区、第二基区、第三基区、第二发射极和第三发射极，所述第一发射极与所述阴极区接触，所述第三发射极与所述阳极区接触；
所述第一基区、所述第二基区、所述第二发射极和所述第三发射极的掺杂类型为第一类型，所述第三基区和所述第一发射极的掺杂类型为第二类型，所述第二基区的掺杂浓度大于所述第三基区的掺杂浓度，所述第二发射极的掺杂浓度小于所述第三发射极的掺杂浓度，所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um。
可选的，所述第三发射极结深为5~10um。
可选的，所述第三发射极的峰值掺杂浓度为1e17-1e20cm-3。
可选的，所述第二发射极结深为10~15um。
可选的，所述第二发射极的峰值掺杂浓度为1e14-1e18cm-3。
可选的，所述第一基区、所述第二基区、所述第二发射极和所述第三发射极的掺杂类型为P型杂质掺杂，所述第三基区和所述第一发射极的掺杂类型为N型杂质掺杂。
可选的，所述第二发射极和所述第三发射极的掺杂杂质为硼、铝和镓中的一种或多种。
可选的，所述阴极区进一步包括设置于所述第一基区表面的第一门极和第二门极。
可选的，进一步包括终端区。
本申请还公开了一种逆阻型门极换流晶闸管制作方法，包括：
对衬底进行预沉积或离子注入并进行第一次推进得到第三基区，所述第三基区的掺杂类型为第二类型；
通过预沉积或离子注入并进行第二次推进得到第二基区和第二发射极，所述第二基区和所述第二发射极的掺杂类型为第一类型；
通过预沉积或离子注入并进行第三次推进得到第一基区和第三发射极，所述第一基区和所述第三发射极的掺杂类型为第一类型，且所述第二基区的掺杂浓度大于所述第三基区的掺杂浓度，所述第二发射极的掺杂浓度小于所述第三发射极的掺杂浓度，所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um；
在所述第一基区的表面形成第一发射极；
分别形成阴极区和阳极区。
本申请逆阻型门极换流晶闸管包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区。其中，所述多个掺杂区包括依次设置的第一发射极、第一基区、第二基区、第三基区、第二发射极和第三发射极，所述第一发射极与所述阴极区接触，所述第三发射极与所述阳极区接触。所述第一基区、所述第二基区、所述第二发射极和所述第三发射极的掺杂类型为第一类型，所述第三基区和所述第一发射极的掺杂类型为第二类型，所述第二基区的掺杂浓度大于所述第三基区的掺杂浓度，所述第二发射极的掺杂浓度小于所述第三发射极的掺杂浓度，所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um。本申请的第二基区结深远远大于第二发射极和第三发射极结深，在保证逆阻型器件的双向高阻断电压的情况下，减少漏电流，无需采用缓冲层即可保证逆阻型器件的双向高阻断电压，从而减小器件厚度，降低压降。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出现有技术中逆阻型GCT芯片的结构示意图；
图2示出图1中GCT芯片的电场分布图；
图3示出现有技术中带有缓冲层的逆阻型GCT芯片的结构示意图；
图4示出图3中带有缓冲层的逆阻型GCT芯片的电场分布图；
图5示出本申请逆阻型门极换流晶闸管具体实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。
“平行”或“垂直”等位置关系不仅包含完全“平行”或“垂直”的位置关系，还包含相对于完全“平行”或“垂直”的角度偏差在预设偏差范围内的位置关系。
并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。
此外，术语“安装”、“设置”、“设有”、“连接”、“相连”、“套接”应做广义理解。例如，可以是固定连接，可拆卸连接，或整体式构造；可以是机械连接，或电连接；可以是直接相连，或者是通过中间媒介间接相连，又或者是两个装置、元件或组成部分之间内部的连通。对于本领域普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
现有技术中，如图1所示，逆阻型GCT芯片从阴极到阳极通常可包括n+发射极、p+基区、p基区、n-基区和p+发射极。这种非穿通型IGCT结构的内部电场分布如图2所示，为三角形电场。为了改善电场分布，需要设置缓冲层或者场截止层改变电场分布，在保证相同耐压条件下，减小器件整体厚度，从而减小导通压降，属于穿通型结构。如图3所示，这种逆阻型GCT芯片从阴极到阳极通常可包括n+发射极、p+基区、p基区、n-基区、缓冲层和p+发射极。带有缓冲层的穿通IGCT结构的内部电场分布如图4所示，缓冲层可以使电场分布从三角形变为梯形，大大减小了片厚要求。为了实现反向耐压能力，逆阻器件无法再采用缓冲层结构，这是因为若PN结两侧均为高掺杂，电场分布集中在结两侧，峰值电场强度超过临界电场强度后，PN结在很低电压下就会发生雪崩击穿。去除缓冲层结构后，随之而来的问题便是器件的漏电流增大，尤其是高温漏电流，需要进一步增加片厚来抑制漏电流，片厚导致器件压降增大。本申请采用薄阳极的结构，在保证逆阻型器件的双向高阻断电压的情况下，减少漏电流，无需采用缓冲层即可保证逆阻型器件的双向高阻断电压，从而减小器件厚度，降低压降。
根据本申请的一个方面，本实施例公开了一种逆阻型门极换流晶闸管。如图5所示，本实施例中，该逆阻型门极换流晶闸管包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区。
其中，所述多个掺杂区包括依次设置的第一发射极11、第一基区12、第二基区13、第三基区14、第二发射极15和第三发射极16，所述第一发射极11与所述阴极区接触，所述第三发射极16与所述阳极区接触。
所述第一基区12、所述第二基区13、所述第二发射极15和所述第三发射极16的掺杂类型为第一类型，所述第三基区14和所述第一发射极11的掺杂类型为第二类型，所述第二基区13的掺杂浓度大于所述第三基区14的掺杂浓度，所述第二发射极15的掺杂浓度小于所述第三发射极16的掺杂浓度，所述第三发射极16结深为1~30um，所述第二发射极15结深为0~30um，所述第二基区13结深为80~140um。
本申请逆阻型门极换流晶闸管包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区。其中，所述多个掺杂区包括依次设置的第一发射极11、第一基区12、第二基区13、第三基区14、第二发射极15和第三发射极16，所述第一发射极11与所述阴极区接触，所述第三发射极16与所述阳极区接触。所述第一基区12、所述第二基区13、所述第二发射极15和所述第三发射极16的掺杂类型为第一类型，所述第三基区14和所述第一发射极11的掺杂类型为第二类型，所述第二基区13的掺杂浓度大于所述第三基区14的掺杂浓度，所述第二发射极15的掺杂浓度小于所述第三发射极16的掺杂浓度，所述第三发射极16结深为1~30um，所述第二发射极15结深为0~30um，所述第二基区13结深为80~140um。本申请的第二基区13结深远远大于第二发射极15和第三发射极16结深，在保证逆阻型器件的双向高阻断电压的情况下，减少漏电流，无需采用缓冲层即可保证逆阻型器件的双向高阻断电压，从而减小器件厚度，降低压降 。
在优选的实施方式中，所述第三发射极16结深为5~10um。可选的，所述第三发射极16的峰值掺杂浓度为1e17-1e20cm-3。
在优选的实施方式中，所述第二发射极15结深为10~15um。可选的，所述第二发射极15的峰值掺杂浓度为1e14-1e18cm-3。
具体的，可理解的是，本申请的所述第三发射极16结深为1~30um，优选的选用5~10um。所述第二发射极15结深为0~30um，优选的选用10~15um。所述第二基区13结深为80~140um。从而，本申请的第二基区13结深远远大于第三发射极16结深（到阳极表面）和第二发射极15结深（到阳极表面），这种不对称结构可有效降低漏电流，保证逆阻器件的双向高阻断电压下，减小器件片厚，降低压降。
在可选的实施方式中，所述第一基区12、所述第二基区13、所述第二发射极15和所述第三发射极16的掺杂类型为P型杂质掺杂，所述第三基区14和所述第一发射极11的掺杂类型为N型杂质掺杂。
具体的，可以理解的是，第一基区12和第二基区13的掺杂类型相同，掺杂杂质可以不同。且第一基区12的峰值浓度和平均浓度均高于第二基区13。类似的，所述第二发射极15和所述第三发射极16的掺杂类型相同，掺杂杂质可以不同。且第二发射极15的峰值浓度和平均浓度均低于第三发射极16。从而，在该实施方式中，逆阻型门极换流晶闸管包括竖直方向自上而下依次设置的n+发射区（第一发射极11）、p+基区（第一基区12）、p基区（第二基区13）、n基区（第三基区14）、p发射极（第二发射极15）和p+发射极（第三发射极16），如图5所示。
在可选的实施方式中，所述第二发射极15和所述第三发射极16的掺杂杂质为硼、铝和镓中的一种或多种。
当然，在其他实施方式中，第二发射极15和第三发射极16也可以根据实际需求选择其他可用的材料，本申请对此并不作限定。
在可选的实施方式中，所述阴极区进一步包括设置于所述第一基区12表面的第一门极1和第二门极2。阴极电极3设置于第一发射极11的表面，阳极电极4设置在第三发射极16的表面，第一门极1和第二门极2设置在阴极电极3的两侧。
在可选的实施方式中，进一步包括终端区。其中，可以理解的是，本申请的有源区结构可与边缘深结或横向变掺杂VLD等终端区结构连接，本申请对边缘终端区结构不做限定，可将终端区结深与有源区进行解耦。
基于相同原理，本实施例还公开了一种逆阻型门极换流晶闸管制作方法。本实施例中，所述方法包括：
S100：对衬底进行预沉积或离子注入并进行第一次推进得到第三基区14，所述第三基区14的掺杂类型为第二类型。
S200：通过预沉积或离子注入并进行第二次推进得到第二基区13和第二发射极15，所述第二基区13和所述第二发射极15的掺杂类型为第一类型。
S300：通过预沉积或离子注入并进行第三次推进得到第一基区12和第三发射极16，所述第一基区12和所述第三发射极16的掺杂类型为第一类型，且所述第二基区13的掺杂浓度大于所述第三基区14的掺杂浓度，所述第二发射极15的掺杂浓度小于所述第三发射极16的掺杂浓度，所述第三发射极16结深为1~30um，所述第二发射极15结深为0~30um，所述第二基区13结深为80~140um。
S400：在所述第一基区12的表面形成第一发射极11。
S500：分别形成阴极区和阳极区。
其中，需要说明的是，预沉积、离子注入及推进为本领域的常规技术手段，本领域技术人员可根据实际需求通过一次或多次工艺得到本申请的逆阻型门极换流晶闸管，在此不再赘述。
由于该方法解决问题的原理与以上晶闸管类似，因此本方法的实施可以参见晶闸管的实施，在此不再赘述。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于系统实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
以上所述仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种逆阻型门极换流晶闸管，其特征在于，包括有源区，所述有源区包括阴极区、阳极区以及自所述阴极区至所述阳极区依次设置的多个掺杂区；
所述多个掺杂区包括依次设置的第一发射极、第一基区、第二基区、第三基区、第二发射极和第三发射极，所述第一发射极与所述阴极区接触，所述第三发射极与所述阳极区接触；
所述第一基区、所述第二基区、所述第二发射极和所述第三发射极的掺杂类型为第一类型，所述第三基区和所述第一发射极的掺杂类型为第二类型，所述第二基区的掺杂浓度大于所述第三基区的掺杂浓度，所述第二发射极的掺杂浓度小于所述第三发射极的掺杂浓度，所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um。
2.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第三发射极结深为5~10um。
3.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第三发射极的峰值掺杂浓度为1e17-1e20cm-3。
4.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第二发射极结深为10~15um。
5.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第二发射极的峰值掺杂浓度为1e14-1e18cm-3。
6.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第一基区、所述第二基区、所述第二发射极和所述第三发射极的掺杂类型为P型杂质掺杂，所述第三基区和所述第一发射极的掺杂类型为N型杂质掺杂。
7.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述第二发射极和所述第三发射极的掺杂杂质为硼、铝和镓中的一种或多种。
8.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，所述阴极区进一步包括设置于所述第一基区表面的第一门极和第二门极。
9.根据权利要求1所述的逆阻型门极换流晶闸管，其特征在于，进一步包括终端区。
10.一种逆阻型门极换流晶闸管制作方法，其特征在于，包括：
对衬底进行预沉积或离子注入并进行第一次推进得到第三基区，所述第三基区的掺杂类型为第二类型；
通过预沉积或离子注入并进行第二次推进得到第二基区和第二发射极，所述第二基区和所述第二发射极的掺杂类型为第一类型；
通过预沉积或离子注入并进行第三次推进得到第一基区和第三发射极，所述第一基区和所述第三发射极的掺杂类型为第一类型，且所述第二基区的掺杂浓度大于所述第三基区的掺杂浓度，所述第二发射极的掺杂浓度小于所述第三发射极的掺杂浓度，所述第三发射极结深为1~30um，所述第二发射极结深为0~30um，所述第二基区结深为80~140um；
在所述第一基区的表面形成第一发射极；
分别形成阴极区和阳极区。
CN202310645830.9A 2023-06-02 2023-06-02 逆阻型门极换流晶闸管及其制作方法 Pending CN116387359A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310645830.9A CN116387359A (zh) 2023-06-02 2023-06-02 逆阻型门极换流晶闸管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310645830.9A CN116387359A (zh) 2023-06-02 2023-06-02 逆阻型门极换流晶闸管及其制作方法

Publications (1)

Publication Number Publication Date
CN116387359A true CN116387359A (zh) 2023-07-04

Family

ID=86967855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310645830.9A Pending CN116387359A (zh) 2023-06-02 2023-06-02 逆阻型门极换流晶闸管及其制作方法

Country Status (1)

Country Link
CN (1) CN116387359A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883898A (ja) * 1994-09-12 1996-03-26 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US20140014973A1 (en) * 2011-10-26 2014-01-16 Anvil Semiconductors Limited 3C-SiC TRANSISTOR
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN110649094A (zh) * 2019-09-19 2020-01-03 清华大学 Gct芯片结构及其制备方法
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构
CN112599587A (zh) * 2020-12-08 2021-04-02 清华大学 一种具有缓冲层结构的半导体器件
WO2022184353A1 (en) * 2021-03-02 2022-09-09 Hitachi Energy Switzerland Ag Gate-commuted thyristor cell with a base region having a varying thickness

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0883898A (ja) * 1994-09-12 1996-03-26 Fuji Electric Co Ltd 絶縁ゲート型サイリスタ
US20140014973A1 (en) * 2011-10-26 2014-01-16 Anvil Semiconductors Limited 3C-SiC TRANSISTOR
CN105590959A (zh) * 2015-12-17 2016-05-18 清华大学 具有双p基区门阴极结构的门极换流晶闸管及其制备方法
CN110649094A (zh) * 2019-09-19 2020-01-03 清华大学 Gct芯片结构及其制备方法
CN111755501A (zh) * 2020-06-18 2020-10-09 清华大学 一种具有边缘深结结构的晶圆芯片结构
CN112599587A (zh) * 2020-12-08 2021-04-02 清华大学 一种具有缓冲层结构的半导体器件
WO2022184353A1 (en) * 2021-03-02 2022-09-09 Hitachi Energy Switzerland Ag Gate-commuted thyristor cell with a base region having a varying thickness

Similar Documents

Publication Publication Date Title
JP5787853B2 (ja) 電力用半導体装置
US10566462B2 (en) Bipolar semiconductor device and manufacturing method
JP4980126B2 (ja) フリーホイールダイオードとを有する回路装置
JP6416062B2 (ja) 半導体装置
US10510832B2 (en) Semiconductor device
US10535761B2 (en) Semiconductor device including a mesa portion including an emitter region having a varied width
US9236500B2 (en) Schottky barrier diode and method for manufacturing schottky barrier diode
US20150318385A1 (en) Semiconductor device
CN115881797A (zh) 一种碳化硅器件及其制备方法
CN111755501A (zh) 一种具有边缘深结结构的晶圆芯片结构
JP5420711B2 (ja) フリーホイールダイオードを有する回路装置
JP6799515B2 (ja) 半導体装置
EP3989292A1 (en) Insulated gate bipolar transistor
JP5663075B2 (ja) フリーホイールダイオードを有する回路装置、回路モジュールおよび電力変換装置
CN113054015B (zh) 碳化硅mosfet芯片
KR101136782B1 (ko) 초접합 구조를 갖는 전력 반도체 소자
CN109037356B (zh) 一种高耐压的碳化硅肖特基二极管及其制造方法
CN116387359A (zh) 逆阻型门极换流晶闸管及其制作方法
US8648447B2 (en) Semiconductor rectifier device
JPWO2019220940A1 (ja) 半導体装置
US20150171198A1 (en) Power semiconductor device
CN212161819U (zh) 一种具有边缘深结结构的晶圆芯片结构
KR102335550B1 (ko) 멀티에피를 활용하여 러기드니스가 강화된 실리콘카바이드 정션 배리어 쇼트키 다이오드
US20150311334A1 (en) Semiconductor device
CN111863971A (zh) 堆叠状的高截止的InGaAs半导体功率二极管

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20230704

RJ01 Rejection of invention patent application after publication