CN116490978B - 双向晶闸管装置 - Google Patents

双向晶闸管装置 Download PDF

Info

Publication number
CN116490978B
CN116490978B CN202180079111.4A CN202180079111A CN116490978B CN 116490978 B CN116490978 B CN 116490978B CN 202180079111 A CN202180079111 A CN 202180079111A CN 116490978 B CN116490978 B CN 116490978B
Authority
CN
China
Prior art keywords
emitter
region
gate electrode
main surface
segments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180079111.4A
Other languages
English (en)
Other versions
CN116490978A (zh
Inventor
J·伏贝基
U·维穆拉帕蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Energy Co ltd
Original Assignee
Hitachi Energy Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Energy Co ltd filed Critical Hitachi Energy Co ltd
Publication of CN116490978A publication Critical patent/CN116490978A/zh
Application granted granted Critical
Publication of CN116490978B publication Critical patent/CN116490978B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/747—Bidirectional devices, e.g. triacs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7428—Thyristor-type devices, e.g. having four-zone regenerative action having an amplifying gate structure, e.g. cascade (Darlington) configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0839—Cathode regions of thyristors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thyristors (AREA)

Abstract

提供了一种双向晶闸管装置(1)，包括半导体本体(2)，该半导体本体在第一主表面(21)与第二主表面(22)之间延伸，其中第一主电极(31)和第一栅电极(41)布置在第一主表面上，并且第二主电极(32)和第二栅电极(42)布置在第二主表面上。第一主电极包括彼此间隔开的多个第一段(310)，其中在到第一主表面上的视图中，第一段中的至少一些完全被第一栅电极包围。第二主电极包括彼此间隔开的多个第二段(320)，其中在到第二主表面上的视图中，第二段中的至少一些完全被第二栅电极包围。双向晶闸管装置(1)还包括第一、第二和第三基极区域(51、52、53)以及在这些基极区域的任一侧部上的发射极区域(61、62)。发射极区域(61、62)包括与这些发射极区域的导电类型相反的导电类型的发射极短路区域(71、72)。因此，取决于使用装置的方向，主电极的第一段和第二段可起到阴极或阳极电极的作用。栅极可具有蜂窝(六边形)图案。

Description

双向晶闸管装置
技术领域
指定了一种双向晶闸管装置。
背景技术
各种应用需要具成本效益的反并联连接的晶闸管，比如经典的柔性交流输电系统(FACTS)。它们也有益于基于用于高压直流(HVDC)输电的电压源换流器(VSC)的下一代阀构思，通常称为混合多模块化换流器(MMC)。
双向控制晶闸管(BCT)可通过两个单片集成的反并联晶闸管功能获得，这些功能由一个晶片上的两个分离的、单独触发的区域形成。然而，工艺流程相当复杂，并且依赖于装置区域的电气参数减半。例如，浪涌电流是全晶片装置的浪涌电流的一半，并且晶闸管的热阻是同尺寸晶片下单晶闸管的热阻的两倍。
文件WO 2019/158594 A1描述了所谓的BiPCT构思，其中装置具有用于两个反并联p-n-p-n区段的公共p-n-p区域。该构思允许获得短的换向关断时间。然而，装置就同时短的导通时间和高的di/dt能力而言并未被优化。
发明内容
因此，本发明的目的是提供一种具有短的导通和关断时间的装置。
该目的尤其通过根据权利要求1所述的双向晶闸管装置来获得。发展和权宜之计是进一步的权利要求的主题。
根据至少一个实施例，双向晶闸管装置包括半导体本体，该半导体本体在第一主表面和与第一主表面相对的第二主表面之间延伸。第一主电极和第一栅电极布置在第一主表面上。第二主电极和第二栅电极布置在第二主表面上。第一主电极包括彼此间隔开的多个第一段，其中，在到第一主表面上的视图中，这些第一段中的至少一些第一段完全被第一栅电极包围。第二主电极包括彼此间隔开的多个第二段，其中，在到第二主表面上的视图中，这些第二段中的至少一些第二段完全被第二栅电极包围。例如，一个第一段经由至少一个第一发射极区域充当第一晶闸管功能元件的阴极，并且经由至少一个第一发射极短路区域充当第二晶闸管功能元件的阳极。
在双向晶闸管装置的操作期间，晶闸管装置可经由第一栅电极和第二栅电极沿两个相反的电流方向导通。之后，它可以通过负载换向被关断。包围关联主电极的段的栅电极允许获得非常快速导通的装置。例如，栅电极可分布在整个第一主表面和第二主表面上。这样，栅电极与阴极之间的边界被最大化，以促进具有高di/dt导通能力的快速导通。
根据双向晶闸管装置的至少一个实施例，半导体本体包括第一导电类型的第一基极层、第一导电类型的第二基极层、以及布置在第一基极层与第二基极层之间的不同于第一导电类型的第二导电类型的第三基极层。例如，第一导电类型是p型，并且第二导电类型是n型，或反之亦然。
例如，第一主电极的第一段中的每一者毗连第二导电类型的至少一个第一发射极区域和第一导电类型的至少一个第一发射极短路区域。
因此，第二主电极的第二段中的每一者毗连第二导电类型的至少一个第二发射极区域和第一导电类型的至少一个第二发射极短路区域。
第三基极层可沿横向方向(即，沿平行于第一主表面延伸的方向)被完全非结构化。可省去两个反并联晶闸管之间的分离区域，其益处是每个晶闸管均利用完整晶片区域。
根据双向晶闸管装置的至少一个实施例，第一栅电极与第一基极层形成欧姆接触。这意味着，例如，在第一栅电极与第一基极层之间不存在p-n结。因此，第二栅电极可与第二基极层形成欧姆接触。
根据双向晶闸管装置的至少一个实施例，第一电极的一个段经由第一发射极区域充当第一晶闸管功能元件的阴极，并且经由第一发射极短路区域充当第二晶闸管功能元件的阳极。
第一晶闸管功能元件和第二晶闸管功能元件两者都可使用形成在第一基极层与第三基极层之间以及第二基极层与第三基极层之间的p-n结的整个区域。
例如，关于阻断方向，第一晶闸管功能元件和第二晶闸管功能元件以反并联布置。换言之，一个晶闸管功能元件的阴极短路区域同时充当反并联晶闸管功能元件的阳极区域。
例如，晶闸管装置的所描述配置产生了同一个装置内的两个反并联连接的晶闸管结构(第一晶闸管功能元件和第二晶闸管功能元件)，其中阳极区域、阴极区域和栅极区域交错分布以避免这两个反并联晶闸管之间需要分离区域。
此外，栅极-阴极边界的长度可增加，从而导致增强di/dt能力以实现快速导通。同时，dV/dt能力可保持不变。
此外，可获得非常低的恢复电荷Qrr和关断时间tq以及非常高的浪涌电流能力(接近于同尺寸的单个晶闸管的浪涌电流能力)。
根据双向晶闸管装置的至少一个实施例，第一栅电极包括具有多个第一单元格(cell)的第一栅格结构。在到第一主表面上的视图中，这些第一单元格可具有多边形形状。例如，这些第一单元格可具有六边形、八边形或四边形的形状。例如，晶闸管装置在直径为约100mm的晶片处包括在20个与2000个之间且包括端值的第一单元格。取决于对晶闸管装置的具体要求，单元格的数量可在宽广范围内变化。
根据双向晶闸管装置的至少一个实施例，第一栅格结构至少在区域中(at leastin regions)形成蜂窝图案。例如，蜂窝图案由正六边形形成。
根据双向晶闸管装置的至少一个实施例，第一单元格中的至少一者的一个侧部的长度在500μm与5000μm之间且包括端值，例如在900μm与3000μm之间且包括端值。
根据双向晶闸管装置的至少一个实施例，第一单元格中的至少一者的一个侧部的宽度在100μm与2000μm之间且包括端值，例如在100μm与500μm之间且包括端值。
术语“长度”和“宽度”指代沿横向方向的延伸。厚度指代沿竖直方向(即，垂直于第一主表面)的范围。
根据双向晶闸管装置的至少一个实施例，至少一个第一发射极短路区域的最大横向范围在50μm与1000μm之间且包括端值，例如在100μm与500μm之间且包括端值。
根据双向晶闸管装置的至少一个实施例，恰好一个发射极短路区域布置在第一单元格中的一者内。
根据双向晶闸管装置的至少一个实施例，多个第一发射极短路区域布置在第一单元格中的一者内。例如，在第一单元格中的一者内的第一发射极短路区域的数量总计在2个与100个之间且包括端值。
根据双向晶闸管装置的至少一个实施例，布置在同一个第一单元格内的至少两个第一发射极短路区域在最大横向范围方面彼此不同，例如相差至少5μm或至少10μm或至少20μm。在圆形的第一发射极短路区域的情况下，最大横向范围对应于圆的直径。然而，其他几何基本形状也可适用于第一发射极短路区域。
例如，更靠近第一段的边缘布置的发射极短路区域小于更靠近相应的第一段的中心布置的第一发射极短路区域的最大横向范围。
例如，更靠近第一段的边缘的第一发射极短路区域的最大横向范围在50μm与250μm之间且包括端值，而更靠近第一段的中心布置的第一发射极短路区域的最大横向范围在150μm与500μm之间且包括端值。
根据晶闸管装置的至少一个实施例，同一个第一单元格内的两个发射极短路区域之间的边缘到边缘距离在200μm与1000μm之间且包括端值，例如在300μm与500μm之间且包括端值。
根据晶闸管装置的至少一个实施例，第一栅格结构与最靠近第一栅格结构布置的第一发射极短路区域之间的边缘到边缘距离在50μm与400μm之间且包括端值，例如在100μm与200μm之间且包括端值。该距离可能对正向阻断下阻断快速电压瞬变的能力(所谓的dV/dt能力)和换向关断时间有影响。具有紧密间隔的第一发射极短路区域的装置可能更容易关断。
以上参数可将不适用于现有装置构思的设计规则考虑在内。例如，这是因为一个晶闸管功能元件的阴极侧上的发射极短路区域同时充当反并联晶闸管功能元件的阳极区域。
结合第一主表面上的配置所描述的以上特征也可适用于第二主表面。因此，在第二主表面上，可提供具有对应于第一栅格结构和第一单元格的第二单元格的第二栅格结构。
同样地，可提供对应于第一发射极区域的第二发射极区域和对应于第一发射极短路区域的第二发射极短路区域。
根据晶闸管装置的至少一个实施例，放大栅极结构被集成到第一栅电极和第二栅电极中的至少一者中。放大栅极结构有助于在大面积晶片下获得短的导通时间和均匀的导通。装置本身对栅极电流的固有放大可避免庞大的驱动电路的必要性。通过将放大栅极结构用于第一栅电极和第二电极两者，可沿两个电流方向获得短的导通时间。
根据晶闸管装置的至少一个实施例，第一栅电极和第二栅电极具有相同的基本形状。换言之，第二栅电极表示第一栅电极的副本或至少类似的副本。
以这种方式促进了晶闸管装置关于两个电流方向的对称行为。
附图说明
在示例性实施例和附图中，类似的或类似地作用的组成部分设置有相同的附图标记。通常，仅描述关于各个实施例的不同之处。除非另有指定，否则对一个实施例中的部分或方面的描述也适用于另一个实施例中的对应部分或方面。
在附图中：
图1A以俯视图示出了具有中心栅电极焊盘的双向晶闸管装置的示例性实施例；
图1B示出了根据双向晶闸管装置的示例性实施例的俯视图的细节；
图1C示出了根据双向晶闸管装置的进一步的示例性实施例的俯视图的细节；
图1D图示了基于光刻掩模的双向晶闸管装置的示例性实施例的栅极结构；
图1E示出了图1F的细节；
图1F示出了双向晶闸管装置的示例性实施例的细节的截面图；
图1G示出了图1F的进一步细节，其包括栅电极焊盘和放大栅极结构的俯视图；以及
图1H图示了双向晶闸管装置的放大栅极结构的中心部分；以及
图2A、图2B、图2C和图2D各自以俯视图示出了双向晶闸管装置的示例性实施例的细节。
附图中所图示的元件及其彼此当中的尺寸关系不一定是比例正确的。相反，为了更好的表示性和/或为了更好的理解，各个元件或层厚度可用夸大的尺寸表示。
具体实施方式
图1A中示出了到根据示例性实施例的双向晶闸管装置1上的示意性俯视图。第一主电极31和第一栅电极41布置在双向晶闸管装置1的半导体本体2的第一主表面21上。
第一主电极31包括彼此间隔开的多个第一段310。在到第一主表面21上的视图中，第一段310中的至少一些(例如，至少50％、或至少90％、或所有第一段)完全被第一栅电极41包围。
第一栅电极41包括第一栅格结构411和第一栅电极焊盘410。第一栅电极焊盘410被配置为用于将外部电压和电流施加到第一栅电极41的外部触点。
在图1A至图1E中所示的示例性实施例中，第一栅格结构411包括六边形形状的多个第一单元格4110，由此形成蜂窝结构。然而，其他多边形的第一单元格也可适用于第一栅格结构411，例如四边形或八边形。
如图1F的截面图中所图示的，第二主电极32和第二栅电极42布置在半导体本体的第二主表面22上，该第二主表面布置在第一主表面21的相对侧上。像第一主电极31一样，第二主电极32被分割成多个第二段320。在到第二主表面22上的视图中，第二段320中的至少一些(例如，至少50％、或至少90％、或所有第二段320)完全被第二栅电极42包围。
半导体本体2包括第一导电类型的第一基极层51和第二基极层52。不同于第一导电类型的第二导电类型的第三基极层53沿竖直方向布置在第一基极层51与第二基极层52之间。第一主电极31的第一段310中的每一者毗连第二导电类型的至少一个第一发射极区域61和第一导电类型的至少一个第一发射极短路区域71。例如，第一导电类型是p型，并且第二导电类型是n型，或反之亦然。
第二主电极32的第二段320中的每一者毗连第二导电类型的至少一个第二发射极区域62和第一导电类型的至少一个第二发射极短路区域72。
第一栅电极41经由半导体本体2的毗连第一主表面21的第一栅极接触区域91而与第一基极层51形成欧姆接触。第二栅电极42经由半导体本体2的毗连第二主表面22的第二栅极接触区域92而与第二基极层52形成欧姆接触。第一栅极接触区域91和第二栅极接触区域92为与第一基极层51相同的导电类型。
如图1F中使用双箭头示意性地示出，双向晶闸管装置1包括表示两个反并联连接的晶闸管结构的第一晶闸管功能元件11和第二晶闸管功能元件12。
第一主电极31经由第一发射极区域61充当第一晶闸管功能元件11的阴极。对于第二晶闸管功能元件12，第一主电极31经由第一发射极短路区域71充当阳极。
第一晶闸管功能元件11由充当阳极的第二发射极短路区域72、第二基极层52、第三基极层53、第一基极层51和第一发射极区域61形成。因此，第二晶闸管功能元件12由第一发射极短路区域71、第一基极层51、第三基极层53、第二基极层52和第二发射极区域62形成。因此，发射极短路区域71、72也实现关联的反并联晶闸管功能元件的阳极功能。
在第一基极层51与第三基极层53之间以及在第三基极层53与第二基极层52之间，形成了在半导体本体2的整个区域上延伸的p-n结。因此，第一晶闸管功能元件11和第二晶闸管功能元件12两者都可使用这些p-n结的整个区域。以这种方式，可获得接近于同尺寸的单个晶闸管的高浪涌电流能力的高浪涌电流能力。可获得通过电压换向的良好的关断能力以及非常低的恢复电荷Qrr和短的关断时间tq。
在双向晶闸管装置1的操作期间，第一主电极31的第一段310可电接触到相同电位，例如通过将导电板或导电晶片压靠第一主电极31。如图1F中所示，第一栅格结构411内的第一栅电极41的厚度小于第一主电极31的厚度。因此，第一栅格结构411不形成到板或晶片的电触点。这也适用于第二主电极32。
例如，半导体本体2包括硅。然而，也可使用其他半导体材料，例如宽带隙材料(比如，SiC)。
在图1D中，通过用于直径为100mm的晶片的光刻掩模来图示第一栅电极41的结构。这种尺寸的装置示例性地具有由第一栅格结构411形成的数百个第一单元格。然而，第一单元格的数量可取决于双向晶闸管装置1的预期应用而在宽界限内变化。
到第一主表面21上的视图可对应于到第二主表面22上的视图。因此，各图中未明确示出到第二主表面22上的视图。
结合第一主表面21上的配置(例如，结合第一主电极31、第一栅电极41、第一栅格结构411、第一单元格4110、第一发射极区域61和第一发射极短路区域71)所描述的特征和参数同样地也可适用于第二主表面22上的对应元件，例如分别适用于第二主电极32、第二栅电极42、第二栅格结构421、第二单元格4210、第二发射极区域62和第二发射极短路区域72。
例如，双向晶闸管装置1可关于延伸穿过第三基极层53的平面而对称或至少基本上对称。
图1B、图1C和图1E图示了第一发射极短路区域71在第一主电极31的第一段310内的布置的不同示例。
在图1B中所示的示例中，每个第一段310与多个第一发射极短路区域71重叠，其中，一个第一发射极短路区域71布置在第一段310的中心，而进一步的第一发射极短路区域71沿着第一段310的圆周布置。
在图1C的示例中，在中心的第一发射极短路区域71由几个较小的第一发射极短路区域71代替。
下文中结合图1E描述双向晶闸管装置1的各种参数。然而，这些参数也可适用于进一步示例。
例如，第一单元格4110的一个侧部4111的长度L1在500μm与5000μm之间且包括端值、或者在900μm与3000μm之间且包括端值。长度L1越大，第一主电极31的第一段310的相连区域越大。
第一单元格4110中的至少一者的一个侧部的宽度W1在100μm与2000μm之间且包括端值，例如在100μm与500μm之间且包括端值。侧部的宽度连同它们的厚度限定了第一栅格结构411的截面。例如，第一栅格结构411的厚度在3μm与30μm之间且包括端值、或者在5μm与12μm之间且包括端值。例如，使用这些参数，第一栅格结构411的截面足够大以避免沿着从第一栅电极焊盘410到第一栅格结构411的最外区域的栅极路径的显著压降。
例如，第一发射极短路区域71的最大横向范围E1在50μm与1000μm之间且包括端值、或者在100μm与500μm之间且包括端值。如图1B中所示，例如，布置在一个第一单元格内的第一发射极短路区域71也可针对最大横向范围具有不同的值。
例如，靠近第一单元格边缘布置的第一发射极短路区域71的直径可在50μm与250μm之间且包括端值，其中，更靠近单元格中心布置的第一发射极短路区域71的直径可在150μm与500μm之间且包括端值。
例如，同一个第一单元格内的两个发射极短路区域71之间的边缘到边缘距离D1在200μm与1000μm之间且包括端值、或者在300μm与500μm之间且包括端值。可适当地选择发射极短路区域之间的距离，以提供足够高的dV/dt能力和关断时间tq的低值。
例如，第一栅格结构411与最靠近该第一栅格结构布置的第一发射极短路区域之间的边缘到边缘距离D2在50μm与400μm之间且包括端值、或者在100μm与200μm之间且包括端值。在该范围内的距离可提供良好的换向关断能力。
可通过用离子从第一主表面21和第二主表面22两者进行辐照来获得关断能力的进一步改进。例如，这可通过对靠近n型第三基极层53的第一基极层51和第二基极层52进行质子辐照来获得。这种通过质子辐照进行局部寿命控制的方式在文件WO 2019/158594A1中进行了描述，其公开内容特此通过引用并入。
由于在第一主表面和第二主表面上的栅电极与主电极之间的界面面积大量地增加所致，所描述的装置结构提供了高di/dt能力。与常规装置相比，可获得在施加栅极电流脉冲之后短的导通时间。
在常规装置中，短路区域距主电极边缘的距离保持为低，因为它与dV/dt能力成反比例。这降低了di/dt能力。相比之下，对于所描述的晶闸管装置，可同时获得dV/dt和di/dt的高值，例如由于栅极-阴极区域大量地增加所致。
例如，所描述的双向晶闸管装置1适合于功率应用，例如需要1000V或更大的阻断电压、需要反并联连接的快速相位控制晶闸管的应用，例如在HVDC或FACTS应用中。
可以以非常高效的方式制造所描述的双向晶闸管装置，使得对于那些应用可获得成本降低。
如图1G和图1H中所示，放大栅极结构8可被集成到第一栅电极41和/或第二栅电极42中。为了更容易表示，图1H的截面图仅示出了装置的在第一主表面附近的上部分。
放大栅极结构8包括第一栅电极41的区段80。在图1G中所示的示例性实施例中，区段80形成为围绕第一栅电极焊盘410延伸的环。区段80与第一导电类型的第一部分区域81和第二导电类型的第二部分区域82重叠。这导致经由第一栅电极焊盘410施加到第一栅电极41的电流脉冲的放大。原则上，它是两个双极晶体管的达林顿(Darlington)配置。
图2A、图2B、图2C和图2D图示了第一发射极短路区域71在第一单元格4110内的布置的进一步示例。在这些示例中，一个第一发射极短路区域71布置在六边形单元格4110的中心。在图2A、图2B和图2C的示例中，六个进一步的第一发射极短路区域71靠近六边形的拐角布置。
在图2A的示例中，布置在中心的第一发射极短路区域大于进一步的第一发射极短路区域71。对于930μm的长度L1，外部的第一发射极短路区域71之间的距离是475μm。外部的第一发射极短路区域与中心的第一发射极短路区域之间的边缘到边缘距离是350μm。
在图2B的示例中，第一发射极短路区域71具有相同的最大横向范围E1。对于L1＝980μm和E1＝300μm的值，例如，第一发射极短路区域71的紧邻邻居之间的距离相等，即，300μm。
在图2C的示例性实施例中，在中心的第一发射极短路区域71小于进一步的第一发射极短路区域71。例如，在L1＝1080μm并且第一发射极短路区域的最大横向范围E1为200μm且其余的第一发射极短路区域的最大横向范围E1为300μm的情况下，可获得第一发射极短路区域71的紧邻邻居之间为400μm的相等距离。短路部(shorts)的以上尺寸和放置可提供最佳技术曲线VT-Qrr。
在图2D的示例性实施例中，恰好一个第一发射极短路区域71布置在第一单元格4110内。例如，第一发射极短路区域71具有与第一单元格4110相同的几何形状，例如六边形形状。因此，第一单元格4110的边缘和第一发射极短路区域71的边缘平行延伸。发射极短路区域71被第一段310包围。
使用以上参数，可获得与特定应用相关的电气参数的最佳组合，例如关于Qrr、导通状态电压VT、关断时间tq、导通di/dt能力和/或(di/dt)最大值能力。
半导体本体2可以是如结合图1D所描述的完整晶片。然而，半导体本体2也可以是晶片的一部分，使得双向晶闸管装置1是通过将处理后的晶片单体化为各个装置而获得的芯片。在这种情况下，双向晶闸管装置可包括平面pn结终端，例如使用保护环或横向变掺杂(VLD)。同时，可提供深p型阱(sink)以实现反向阻断能力。
本文中所描述的发明不受参考示例性实施例给出的描述的限制。相反，本发明涵盖任何新颖的特征和特征的任何组合，特别是包括权利要求中的特征的任何组合，即使该特征或该组合本身并未在权利要求或示例性实施例中明确指示。
附图标记列表
1 双向晶闸管装置
11 第一晶闸管功能元件
12 第二晶闸管功能元件
2 半导体本体
21 第一主表面
22 第二主表面
31 第一主电极
310 第一段
32 第二主电极
320 第二段
41 第一栅电极
410 第一栅电极焊盘
411 第一栅格结构
4110 第一单元格
4111 侧部
42 第二栅电极
421 第二栅格结构
4210 第二单元格
51 第一基极层
52 第二基极层
53 第三基极层
61 第一发射极区域
62 第二发射极区域
71 第一发射极短路区域
72 第二发射极短路区域
8 放大栅极结构
80 区段
81第一部分区域(第一导电类型)
82第二部分区域(第二导电类型)
91 第一栅极接触区域
92 第二栅极接触区域
L1 侧部的长度
W1侧部(被第一/第二栅电极覆盖)的宽度
E1第一发射极短路区域的最大横向范围
D1 边缘到边缘距离
D2 边缘到边缘距离

Claims (11)

1.一种双向晶闸管装置(1)，包括：
-半导体本体(2)，所述半导体本体在第一主表面(21)与第二主表面(22)之间延伸，
-第一主电极(31)，所述第一主电极布置在所述第一主表面(21)上，
-第二主电极(32)，所述第二主电极布置在所述第二主表面(22)上，
-第一栅电极(41)，所述第一栅电极布置在所述第一主表面(21)上，
-第二栅电极(42)，所述第二栅电极布置在所述第二主表面(22)上，
其中，所述半导体本体(2)包括：
-第一导电类型的第一基极层(51)，
-所述第一导电类型的第二基极层(52)，
-布置在所述第一基极层(51)与所述第二基极层(52)之间的不同于所述第一导电类型的第二导电类型的第三基极层(53)，
-所述双向晶闸管装置(1)相对于延伸穿过所述第三基极层(53)的平面而对称，其特征在于，
-所述第一主电极(31)包括彼此间隔开的多个第一段(310)，其中，在到所述第一主表面(21)上的视图中，所述第一段(310)中的至少一些第一段完全被所述第一栅电极(41)包围，
-所述第一段(310)中的每一者毗连所述第二导电类型的至少一个第一发射极区域(61)和所述第一导电类型的至少一个第一发射极短路区域(71)；
-所述多个第一段(310)中的一者被配置为能够经由所述至少一个第一发射极区域(61)充当第一晶闸管功能元件(11)的阴极，或能够经由至少一个第一发射极短路区域(71)充当第二晶闸管功能元件(12)的阳极，
-所述第二主电极(32)包括彼此间隔开的多个第二段(320)，其中，在到所述第二主表面(22)上的视图中，所述第二段(320)中的至少一些第二段完全被所述第二栅电极(42)包围，
所述第二主电极(32)的所述第二段(320)中的每一者毗连所述第二导电类型的至少一个第二发射极区域(62)和所述第一导电类型的至少一个第二发射极短路区域(72)，并且
-所述多个第二段(320)中的一者被配置为能够经由至少一个第二发射极区域(62)充当第二晶闸管功能元件(12)的阴极，或能够经由至少一个第二发射极短路区域(72)充当第一晶闸管功能元件(11)的阳极。
2.根据权利要求1所述的双向晶闸管装置(1)，
其中，所述第一栅电极(41)与所述第一基极层(51)形成欧姆接触。
3.根据前述权利要求中任一项所述的双向晶闸管装置(1)，
其中，所述第一栅电极(41)包括具有多个第一单元格(4110)的第一栅格结构(411)，在到所述第一主表面(21)上的视图中，所述多个第一单元格具有多边形形状。
4.根据权利要求3所述的双向晶闸管装置(1)，
其中，所述第一栅格结构(411)至少在区域中形成正六边形的蜂窝图案。
5.根据权利要求3或4所述的双向晶闸管装置(1)，
其中，所述第一单元格(4110)中的至少一者的一个侧部(4111)的长度(L1)在500μm与5000μm之间并且包括端值。
6.根据权利要求3至5中任一项所述的双向晶闸管装置(1)，
其中，所述第一单元格(4110)中的至少一者的一个侧部(4111)的宽度(W1)在100μm与2000μm之间并且包括端值。
7.根据权利要求3至6中任一项所述的双向晶闸管装置(1)，
其中，至少一个第一发射极短路区域(71)的最大横向范围(E1)在50μm与1000μm之间并且包括端值。
8.根据权利要求3至7中任一项所述的双向晶闸管装置(1)，
其中，多个第一发射极短路区域(71)布置在所述第一单元格(4110)中的一者内。
9.根据权利要求8所述的双向晶闸管装置(1)，
其中，布置在同一个第一单元格内的至少两个第一发射极短路区域(71)在最大横向范围方面彼此不同。
10.根据权利要求8或9所述的双向晶闸管装置(1)，
其中，同一个第一单元格内的两个发射极短路区域(71)之间的边缘到边缘距离(D1)在200μm与1000μm之间并且包括端值。
11.根据权利要求3至10中任一项所述的双向晶闸管装置(1)，
其中，所述第一栅格结构与最靠近所述第一栅格结构(411)布置的第一发射极短路区域(71)之间的边缘到边缘距离(D2)在50μm与400μm之间并且包括端值。
CN202180079111.4A 2020-11-25 2021-11-22 双向晶闸管装置 Active CN116490978B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP20209815.8A EP4006988B1 (en) 2020-11-25 2020-11-25 Bidirectional thyristor device
EP20209815.8 2020-11-25
PCT/EP2021/082491 WO2022112169A1 (en) 2020-11-25 2021-11-22 Bidirectional thyristor device

Publications (2)

Publication Number Publication Date
CN116490978A CN116490978A (zh) 2023-07-25
CN116490978B true CN116490978B (zh) 2024-04-26

Family

ID=73597945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180079111.4A Active CN116490978B (zh) 2020-11-25 2021-11-22 双向晶闸管装置

Country Status (5)

Country Link
US (1) US20240038880A1 (zh)
EP (1) EP4006988B1 (zh)
JP (1) JP7538961B2 (zh)
CN (1) CN116490978B (zh)
WO (1) WO2022112169A1 (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812893A (en) * 1985-07-30 1989-03-14 Sgs-Thomson Microelectronics S.A. Triac desensitized with respect to re-striking risks on switching across a reactive load
US5021855A (en) * 1986-07-14 1991-06-04 Hitachi, Ltd. Gate turn-off thyristor
JPH05283674A (ja) * 1992-04-03 1993-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体雷等サージ防護素子及びその製造方法
US5969922A (en) * 1994-04-14 1999-10-19 Sgs-Thomson Microelectronics S.A. Failure indicator for a protection component
JP2003282865A (ja) * 2002-03-27 2003-10-03 Shindengen Electric Mfg Co Ltd サイリスタ
CN202332860U (zh) * 2011-11-03 2012-07-11 杭州汉安半导体有限公司 一种大功率晶闸管
CN107258018A (zh) * 2014-12-17 2017-10-17 Abb瑞士股份有限公司 双向功率半导体器件
CN108063164A (zh) * 2017-12-13 2018-05-22 湖北台基半导体股份有限公司 高压双向晶闸管及其制造方法
CN108899360A (zh) * 2018-07-03 2018-11-27 西安派瑞功率半导体变流技术股份有限公司 一种新型结构的双向晶闸管
CN109360825A (zh) * 2014-07-23 2019-02-19 意法半导体(图尔)公司 双向开关
WO2019149581A1 (de) * 2018-02-01 2019-08-08 Infineon Technologies Bipolar Gmbh & Co. Kg Kurzschluss-halbleiterbauelement und verfahren zu dessen betrieb
CN111742411A (zh) * 2018-02-13 2020-10-02 Abb电网瑞士股份公司 双向晶闸管器件
WO2020201361A1 (en) * 2019-04-02 2020-10-08 Abb Power Grids Switzerland Ag Segmented power diode structure with improved reverse recovery

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7129144B2 (en) * 2004-04-30 2006-10-31 Lite-On Semiconductor Corp. Overvoltage protection device and manufacturing process for the same
DE102016103581B4 (de) * 2016-02-29 2019-11-14 Infineon Technologies Austria Ag Halbleitervorrichtung mit nadelförmigen Feldplatten und einer Gatestruktur mit Rand- und Knotenbereichen

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4812893A (en) * 1985-07-30 1989-03-14 Sgs-Thomson Microelectronics S.A. Triac desensitized with respect to re-striking risks on switching across a reactive load
US5021855A (en) * 1986-07-14 1991-06-04 Hitachi, Ltd. Gate turn-off thyristor
JPH05283674A (ja) * 1992-04-03 1993-10-29 Nippon Telegr & Teleph Corp <Ntt> 半導体雷等サージ防護素子及びその製造方法
US5969922A (en) * 1994-04-14 1999-10-19 Sgs-Thomson Microelectronics S.A. Failure indicator for a protection component
JP2003282865A (ja) * 2002-03-27 2003-10-03 Shindengen Electric Mfg Co Ltd サイリスタ
CN202332860U (zh) * 2011-11-03 2012-07-11 杭州汉安半导体有限公司 一种大功率晶闸管
CN109360825A (zh) * 2014-07-23 2019-02-19 意法半导体(图尔)公司 双向开关
CN107258018A (zh) * 2014-12-17 2017-10-17 Abb瑞士股份有限公司 双向功率半导体器件
CN108063164A (zh) * 2017-12-13 2018-05-22 湖北台基半导体股份有限公司 高压双向晶闸管及其制造方法
WO2019149581A1 (de) * 2018-02-01 2019-08-08 Infineon Technologies Bipolar Gmbh & Co. Kg Kurzschluss-halbleiterbauelement und verfahren zu dessen betrieb
CN111742411A (zh) * 2018-02-13 2020-10-02 Abb电网瑞士股份公司 双向晶闸管器件
CN108899360A (zh) * 2018-07-03 2018-11-27 西安派瑞功率半导体变流技术股份有限公司 一种新型结构的双向晶闸管
WO2020201361A1 (en) * 2019-04-02 2020-10-08 Abb Power Grids Switzerland Ag Segmented power diode structure with improved reverse recovery

Also Published As

Publication number Publication date
JP2023545215A (ja) 2023-10-26
US20240038880A1 (en) 2024-02-01
EP4006988A1 (en) 2022-06-01
EP4006988B1 (en) 2024-01-03
WO2022112169A1 (en) 2022-06-02
JP7538961B2 (ja) 2024-08-22
CN116490978A (zh) 2023-07-25

Similar Documents

Publication Publication Date Title
US7791308B2 (en) Semiconductor element and electrical apparatus
US9236460B2 (en) Semiconductor device having a diffusion region
US10026732B2 (en) Bidirectional power semiconductor
KR101679164B1 (ko) 역 도통 전력 반도체 디바이스
CN111742411B (zh) 双向晶闸管器件
US10461157B2 (en) Flat gate commutated thyristor
JP3524395B2 (ja) 半導体スイッチング素子
CN112271218A (zh) 功率半导体器件及其制备方法
CN116490978B (zh) 双向晶闸管装置
JPH06283727A (ja) 電力用半導体素子
JP4269863B2 (ja) 双方向高耐圧プレーナ型半導体装置
JP3686285B2 (ja) ショットキーダイオードおよびそれを用いた電力変換装置
US4825270A (en) Gate turn-off thyristor
JP7538960B2 (ja) 非対称特性を有する双方向サイリスタデバイス
JP4078895B2 (ja) 半導体装置
JP2022137613A (ja) ＳｉＣ－ＭＯＳＦＥＴ
JP2023519984A (ja) サイリスタおよびバイポーラ接合トランジスタを備える電力半導体デバイス
CN115039233A (zh) 反向导通功率半导体器件及其制造方法
JPH06342913A (ja) 半導体装置
JPH0732252B2 (ja) 半導体素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20240115

Address after: Zurich, SUI

Applicant after: Hitachi Energy Co.,Ltd.

Address before: Swiss Baden

Applicant before: Hitachi energy Switzerland AG

GR01 Patent grant
GR01 Patent grant