JPH1098202A

JPH1098202A - 半導体サージ防護素子

Info

Publication number: JPH1098202A
Application number: JP26918796A
Authority: JP
Inventors: Yoshio Shimoda; 義雄下田; Hidetaka Sato; 秀隆佐藤; Yasuo Hasegawa; 泰男長谷川; Akiyoshi Nara; 明美奈良; Mikio Kawarasaki; 幹夫河原崎; Kazuyuki Aoki; 和幸青木
Original assignee: Origin Electric Co Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Origin Electric Co Ltd; Nippon Telegraph and Telephone Corp
Priority date: 1996-09-19
Filing date: 1996-09-19
Publication date: 1998-04-14

Abstract

(57)【要約】（修正有）【課題】高耐圧で大きなサージ容量を有し、かつ跳ね上
がり電圧がほとんど生じない構造の半導体サージ防護素
子、及び組み立ての容易な双方向の半導体サージ防護素
子を提供すること。【解決手段】第１の導電型の半導体基板１の主面側１Ａ
に形成された第２の導電型の第１の半導体領域２と、第
１の導電型の第２の半導体領域３と、第２の導電型の第
３の半導体領域５と、第２の主面側１Ｂで第２の導電型
の第４の半導体領域６と、半導体基板１よりも不純物濃
度の高い第５の半導体領域７と、第２と第３の半導体領
域３、４を共通接続する第１の電極１０と、第４と第５
の半導体領域６、７を共通接続する第２の電極１１とを
備えることを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は，高耐圧の半導体サー
ジ防護素子の構造、及びそれを用いた双方向の高耐圧の
半導体サージ防護素子に関する。

【０００２】

【従来の技術】通信回線、制御線及び配電線などにお
いては、自然雷の直撃や誘導によって大きなサージ電圧
が発生することがある。通信回線では、自然雷による大
きなサージ電圧から端末機器、交換機、及び中継器など
を防護するために，炭素避雷器、ガス入り避雷器、酸化
亜鉛バリスタ、及びシリコンサージ防護素子など種々の
サージ防護素子が防護対象などに応じて用いられてい
る。

【０００３】特に、通信回線に接続された各種装置や
機器を保護するためのサージ防護素子には、応答性が極
めて速いこと、及び通信線に常時接続されているので静
電容量が小さいことなどが要求される。このような要求
にシリコンサージ防護素子が総合的に適しており、防護
する電圧の低い場合にはツェナーダイオード、あるいは
半導体バリスタが用いられている。そして防護する電
圧、つまりブレーク電圧が比較的高い場合には、Ｎ導電
型の半導体基板を用いたＮＰＮＰ４層構造をもつダイオ
ード又はＮＰＮＰＮ５層構造をもつ双方向の２端子サイ
リスタ型の半導体サージ防護素子が用いられている。

【０００４】

【発明が解決しようとする課題】しかし，このような
従来の半導体サージ防護素子にあっては、オフ状態では
ＰＮＰ型トランジスタと等価であるので、耐圧Ｖ_BOを高
くしようとすれば、Ｎ導電型のベース幅を厚くする必要
がある。特に、１ｋＶを越える高耐圧のブレークダウン
特性を得る場合には、半導体基板のベース幅を十分に厚
くしなければならないので、サージ耐量が大きな制約を
受けるという欠点がある。

【０００５】このため、ＮＰＮＰ４層構造をもつダイ
オード型で、高耐圧で大きなサージ容量を持つ双方向の
半導体防護装置を得ようとすれば、複数の半導体サージ
防護素子を直列接続すると共に並列接続し、これらを２
組用意して互いに逆方向になるように直列接続しなけれ
ばならない。このことは、半導体防護装置が大型になる
ばかりでなく、多数の接続及び組み立て作業が必要にな
るためにコストが高くなるという欠点がある。

【０００６】また、ＮＰＮＰＮ５層構造をもつ双方向
の２端子サイリスタ型の半導体サージ防護素子を用いた
場合にも、高耐圧で大きなサージ容量を持つ双方向の半
導体防護装置を得ようとすれば、複数の半導体サージ防
護素子を直列接続すると共に並列接続しなければならな
い。このことは、やはり半導体防護装置が大型になるば
かりでなく、種々の接続及び組み立て作業が必要になる
ためにコストが高くなるという欠点がある。

【０００７】さらに、従来の半導体サージ防護素子で
は、半導体ウエハのコスト及び入手のし易さの面からＮ
導電型の半導体基板を用いていたために、ブレークダウ
ン電圧Ｖ_Bが１ｋＶ以上のものの場合には、図９に示す
ように、ブレークダウンするときにそのブレークダウン
電圧Ｖ_Bよりも数１０％以上高い跳ね上がり電圧が発生
するというサージ防護上の大きな欠点がある。この現象
は、ブレークダウン時に作用する少数キャリアが正孔と
電子とでは、正孔は電子に比べて移動度が１／３程度と
小さいという特性を持ち、このことが、ブレークダウン
電圧よりも高い跳ね上がり電圧が発生するものと考えら
れるが、十分に解明されていない。しかしこのことは、
Ｎ導電型の半導体基板を用いた半導体サージ防護素子の
試作品から確認されており、そのブレークダウン電圧Ｖ
_Bが２ｋＶ、３ｋＶ・・・と高くなるにつれて跳ね上が
り電圧も高くなり、サージ電圧から防護される機器など
に悪影響を与えるケースが生じる。

【０００８】

【発明の目的】本発明は，このような従来の問題点に
着目してなされたものであり，高耐圧で大きなサージ耐
量を呈し、かつ跳ね上がり電圧がほとんど生じない構造
の半導体サージ防護素子、及び組み立ての容易な双方向
の半導体サージ防護素子を提供することにより，上記問
題点を解決することを目的とする。

【０００９】

【課題を解決するための手段】請求項１に記載の発明
は，上記課題を解決するために，第１の導電型の半導体
基板と、この半導体基板の第１の主面側に形成された第
１の導電型とは逆の第２の導電型の第１の半導体領域
と、この第１の半導体領域内に形成された第１の導電型
の第２の半導体領域と、前記半導体基板の第１の主面側
で前記第１の半導体領域とは離れて形成された第２の導
電型の第３の半導体領域と、前記半導体基板の第１の主
面とは反対の第２の主面側で前記第１の半導体領域と対
向する位置に形成された第２の導電型の第４の半導体領
域と、前記半導体基板の第２の主面側で該半導体基板よ
りも不純物濃度の高い第１の導電型の第５の半導体領域
と、前記半導体基板の第１の主面側に形成されて前記第
２と第３の半導体領域を共通接続する第１の電極と、前
記半導体基板の第２の主面側に形成されて前記第４と第
５の半導体領域を共通接続する第２の電極とを備えるこ
とを特徴とする半導体サージ防護素子を提供するもので
ある。

【００１０】請求項２に記載の発明は，上記課題を解
決するために，請求項１において、前記半導体基板のほ
ぼ中央に、前記第２の半導体領域に囲まれて前記第１の
半導体領域から前記第１の電極まで延びる比較的狭い短
絡領域を形成することを特徴とする半導体サージ防護素
子を提供するものである。

【００１１】請求項３に記載の発明は，上記課題を解
決するために，第１の導電型の半導体基板と、この半導
体基板の第１の主面の周辺部側に形成された第１の導電
型とは逆の第２の導電型の第１の半導体領域と、この第
１の半導体領域内に形成された第１の導電型の第２の半
導体領域と、前記半導体基板の第１の主面の中央部側で
前記第１の半導体領域とは離れて形成された第２の導電
型の第３の半導体領域と、前記半導体基板の第１の主面
とは反対の第２の主面側で前記第１の半導体領域と対向
する位置に形成された第２の導電型の第４の半導体領域
と、前記半導体基板の第２の主面側の中央部に形成され
た前記半導体基板よりも不純物濃度の高い第１の導電型
の第５の半導体領域と、前記半導体基板の第１の主面側
に形成されて前記第２と第３の半導体領域を共通接続す
る第１の電極と、前記半導体基板の第２の主面側に形成
されて前記第４と第５の半導体領域を共通接続する第２
の電極とを備えることを特徴とする半導体サージ防護素
子を提供するものである。

【００１２】請求項４に記載の発明は，上記課題を解
決するために，請求項３において、前記第２の半導体領
域に囲まれて前記第１の半導体領域から前記第１の電極
まで延びる比較的狭い短絡領域が形成され、この短絡領
域は前記第１の電極とオーミックコンタクトを形成する
ことを特徴とする半導体サージ防護素子を提供するもの
である。

【００１３】請求項５に記載の発明は，上記課題を解
決するために，請求項４において、前記半導体基板が矩
形状の場合、前記短絡領域が前記半導体基板の対角線
上、あるいはその近傍に位置することを特徴とする半導
体サージ防護素子を提供するものである。

【００１４】請求項６に記載の発明は，上記課題を解
決するために，第１の導電型の半導体基板と、この半導
体基板の第１の主面側に形成された第１の導電型とは逆
の第２の導電型の第１の半導体領域と、この第１の半導
体領域内に形成された第１の導電型の第２の半導体領域
と、前記半導体基板の第１の主面とは反対の第２の主面
側で前記第２の半導体領域とほぼ対向する位置に形成さ
れた第２の導電型の第３の半導体領域と、前記半導体基
板の第２の主面側で該半導体基板よりも高い不純物濃度
を持つ第１の導電型の第４の半導体領域と、前記半導体
基板の第１の主面側に形成されて前記第１と第２の半導
体領域を共通接続する第１の電極と、前記半導体基板の
第２の主面側に形成されて前記第３と第４の半導体領域
を共通接続する第２の電極とを備えることを特徴とする
半導体サージ防護素子を提供するものである

【００１５】請求項７に記載の発明は，上記課題を解
決するために，請求項１ないし請求項６のいずれかにお
いて、第１の導電型がＰ導電型であり、第２の導電型が
Ｎ導電型であることを特徴とする半導体サージ防護素子
を提供するものである。

【００１６】請求項８に記載の発明は，上記課題を解
決するために，請求項１ないし請求項７のいずれかにお
いて、前記半導体基板の第１の主面側の周辺部に、前記
第１の半導体領域よりも深く、環状又は帯状の深い溝を
形成し、その溝内に表面保護膜としてガラスパシベーシ
ョン膜を形成したことを特徴とする半導体サージ防護素
子を提供するものである。

【００１７】請求項９に記載の発明は，上記課題を解
決するために，請求項１ないし請求項８のいずれかに記
載された構造の複数の半導体サージ防護素子を逆向きに
直列接続したことを特徴とする双方向高耐圧の半導体サ
ージ防護素子を提供するものである。

【００１８】請求項１０に記載の発明は，上記課題を
解決するために，アノードとカソード間に設定値以上の
電圧が印加されるときにブレークダウンを行う４層半導
体構造のサイリスタ部と、このサイリスタ部と逆向きに
並列配置されて前記ブレークダウン電圧よりも大きな逆
耐電圧を有するダイオード部とからなる一方向性半導体
サージ防護素子を逆向きに直列接続したことを特徴とす
る双方向高耐圧の半導体サージ防護素子を提供するもの
である。

【００１９】請求項１１に記載の発明は，上記課題を
解決するために，逆並列配置されたダイオード構造を有
する半導体サージ防護素子を逆向きに直列接続してなる
２端子型の半導体サージ防護素子において、それぞれの
端子が延びる二つの金属板それぞれには一方向の半導体
サージ防護素子が搭載され、他の一つ以上の金属板それ
ぞれには一方向の半導体サージ防護素子が一対以上同方
向に搭載され、異なる前記金属板に搭載された前記半導
体サージ防護素子の隣合うもの同士を導体で直列に接続
したことを特徴とする双方向高耐圧の半導体サージ防護
素子を提供するものである。

【００２０】

【発明の実施の形態】図１は本発明の第１の実施の形
態を説明するための図であり，図１（Ｂ）は図１（Ａ）
のラインＡ−Ａ’での断面図を示す。この実施例の特徴
は、２端子の逆導通サイリスタ式半導体サージ防護構造
とし、中央部にサイリスタ部ＳＡを配置し、その外側に
ダイオード部Ｄを配置したところにある。また、Ｐ導電
型の半導体基板を採用したことにより、半導体サージ防
護素子のサージ吸収動作の開始の際、つまりブレークダ
ウン初期に、Ｎ導電型の半導体基板では発生するブレー
クダウン電圧Ｖ_Bよりもかなり高い電圧まで跳ね上がる
跳ね上がり電圧Ｖ_Pを発生しない、又は大幅に制限でき
るところにある。

【００２１】図１において，１は低不純物濃度のＰ導
電型のシリコン半導体基板であり、サイリスタ部ＳＡで
はＰベースとして作用する。２は半導体基板１の第１の
主面１Ａ側に形成されたＮ導電型の第１の半導体領域で
あり、サイリスタ部ＳＡではＮベースとして作用する。
また、３は第１の半導体領域２内に形成されたＰ導電型
の第２の半導体領域であり、サイリスタ部ＳＡではエミ
ッタとして作用する。４は第２の半導体領域３のほぼ中
央を第１の主面１Ａまで延びる第１の半導体領域２の一
部分である比較的狭い短絡領域であり、サイリスタ部Ｓ
Ａではいわゆるショートエミッタとして作用する。

【００２２】次に、５は第１の主面１Ａ側で、第１の
半導体領域２から離れて形成されたＮ導電型の第３の半
導体領域であり、ダイオード部Ｄのカソード領域とな
る。６は半導体基板１の第２の主面１Ｂ側で、第１の半
導体領域２とほぼ対向する位置に形成されたＮ導電型の
第４の半導体領域であり、サイリスタ部ＳＡのカソード
領域として働く。７は半導体基板１の第２の主面１Ｂ側
で、第３の半導体領域５とほぼ対向する位置に形成され
た、半導体基板１よりも不純物濃度の高いＰ導電型の第
５の半導体領域であり、ダイオード部Ｄのアノード領域
となる。８は酸化膜のような絶縁膜であり、９は高耐圧
化するために半導体基板１の周辺近傍で第１の主面１Ａ
側に形成された絶縁溝であり、市販の鉛系ガラスを高温
で焼成して、ガラス層をグルーブ壁面に形成したもので
ある。

【００２３】また、１０は半導体基板１の第１の主面
１Ａ側に形成され、第２の半導体領域３と短絡領域４と
第３の半導体領域５とオーミックコンタクトを形成して
これら三つの半導体領域を短絡する第１の電極であり、
１１は半導体基板１の第２の主面１Ｂ側に形成されて、
第４の半導体領域６と第５の半導体領域７とオーミック
コンタクトを形成してこれら二つの半導体領域を短絡す
る第２の電極である。

【００２４】ここで、半導体基板１の一部分、第１の
半導体領域２、第２の半導体領域３、短絡領域４及び第
４の半導体領域６からなる半導体構造はサイリスタ部Ｓ
Ａを形成し、また半導体基板１の一部分、第３の半導体
領域５及び第５の半導体領域７からなる半導体構造はダ
イオード部Ｄを構成する。これらサイリスタ部ＳＡとダ
イオード部Ｄは第１の電極１０と第２の電極１１とによ
り逆並列に接続される。

【００２５】次にこの半導体サージ防護素子の動作説
明を行う。第１の電極１０を正、第２の電極１１を負と
する電圧が印加されると、サイリスタ部ＳＡにおいて、
半導体領域２と半導体基板１との境界に形成されるＰＮ
接合Ｊ₁に逆バイアスが印加され、電極１０から短絡領
域４を通して半導体領域２、及びＰＮ接合Ｊ₁へ漏洩電
流が流れ、この漏洩電流と半導体領域２の抵抗とにより
電圧が発生する。電極１０と電極１１間に印加された電
圧が更に大きくなるのに伴い、漏洩電流も大きくなり、
半導体領域２に発生する電圧も大きくなる。

【００２６】この半導体領域２の電圧が、半導体領域
２と半導体領域３とにより形成されるＰＮ接合Ｊ₂のビ
ルトイン電圧を越えると、エミッタとして働くＰ導電型
の半導体領域３からＮベースとして働くＮ導電型の半導
体領域２へ少数キャリアである正孔が注入され、また半
導体領域６から半導体基板１へ電子が注入されることに
より、この半導体サージ防護素子がターンオンして、サ
ージ電流を通流させ得る状態となる。この際、半導体領
域３と半導体領域２との間の電位差は、前記漏洩電流の
拡がりの関係から素子の周辺部ほど高くなるため、Ｐ導
電型の半導体領域３からＮ導電型の半導体領域２への少
数キャリアの注入は短絡領域４から離れた箇所、つまり
半導体領域３の周辺部で始まる。

【００２７】このとき、ダイオード部のＮ導電型の半
導体領域５と半導体基板１との間に形成されるＰＮ接合
Ｊ₃は逆バイアス状態にある。ここで、ＰＮ接合Ｊ₃は
ＰＮ接合Ｊ₁に比べて大きなブレークダウン電圧を持っ
ている。また、第１の電極１０を負、第２の電極１１を
正とする電圧が印加されるときには、ダイオード部のＰ
Ｎ接合Ｊ₃は順バイアスされて導通状態になるので、サ
イリスタ部の逆耐電圧については設計上、特に考慮する
必要がない。

【００２８】この実施例では、短絡領域４をサイリス
タ部ＳＡのほぼ中心に位置させることにより、サイリス
タ部の外周部からキャリアの注入が起こるようにすると
共に、サイリスタ部がオン動作したときに発生する熱を
外周部のダイオード部に吸収させるため、サージ耐量を
大きくすることができる。さらにまた、サイリスタ部が
実質的に逆耐電圧を持つ必要がないため、従来構造のも
のに比べてＮベースとして働くＮ導電型の半導体領域２
を薄くできることが、サージ耐量をより一層大きくす
る。また、この実施例ではサイリスタ部とダイオード部
とを分離しているので、保持電流を互いに独立して決定
することができので、それぞれの動作速度を任意に制御
できる。

【００２９】ここで重要なのは、Ｐ導電型の半導体基
板を用いたことにより、半導体サージ防護素子の動作速
度を向上させ得ることは勿論のこと、ブレークダウン時
の跳ね上がり電圧を大幅に小さくすることができる点で
ある。この半導体構造の半導体サージ防護素子では、跳
ね上がり電圧をブレークダウン電圧Ｖ_Bの１１０％以下
の低い電圧値に制限できることを確認している。このこ
とは、サージ電圧から防護される機器などにとって非常
に好ましいことである。なお、後述の実施の形態で述べ
るように、短絡領域４は省略することも可能である。

【００３０】次に、図２は本発明の第２の実施の形態
を示し、図２の鎖線Ａ−Ａ’における断面は図１（Ｂ）
とほぼ同じになるので、図１（Ｂ）をも用いて簡単に説
明する。この半導体サージ防護素子では、サイリスタ部
ＳＡを最大限に大きくするため、主面がほぼ正方形とな
る半導体基板１を用い、その周辺部に正４角環状の絶縁
溝９を設け、絶縁溝９の４辺のそれぞれの辺に接する程
度までサイリスタ部のＮ導電型の半導体領域２を形成し
ている。

【００３１】したがって、ダイオード部は半導体チッ
プの４隅を含む四つのダイオード部分からなる。この半
導体サージ防護素子は、半導体チップの面積が同一であ
っても、図１の実施例のものに比べて、大きなサージ電
流を流すことが可能である。動作については図１のもの
とほぼ同じであるので、説明を省略する。なお、図２に
おいて図１で用いた記号と同一の記号は相当する部材を
示すものとする。

【００３２】次に、図３は本発明の第３の実施の形態
を示し、図３（Ｂ）は図３（Ａ）の鎖線Ａ−Ａ’におけ
る断面を示す。図３において、図１と同一の参照記号は
相当する部材を示すものとする。この半導体サージ防護
素子の特徴は、ダイオード部Ｄが半導体チップの中央に
位置し、サイリスタ部ＳＡがその周辺部に位置してお
り、短絡領域が４が半導体チップの対角線上又はその近
傍で、中心からほぼ等距離の位置に設けられている点に
ある。この構造では、短絡領域４を半導体チップの対角
線上に形成したので、サイリスタ部の外周部、つまり半
導体領域３の四つの角部分からキャリアの注入が起こる
ので、サイリスタ部のオン時に流れる電流の密度が均一
化される。動作については図１のものとほぼ同じである
ので、説明を省略する。なお、図１で用いた記号と同一
の記号は相当する部材を示すものとする。

【００３３】次に、図４は本発明の第４の実施の形態
を示し、図３の実施例の変形例である。図４（Ｂ）は図
４（Ａ）の鎖線Ａ−Ａ’における断面を示す。図４にお
いて、図１と同一の参照記号は相当する部材を示すもの
とする。この半導体サージ防護素子の特徴は、周辺部に
位置するサイリスタ部ＳＡのＮ導電型の半導体領域２
と、中央部に位置するダイオード部ＤのＮ導電型の半導
体領域５とを一緒にして、Ｎ導電型の半導体領域２’と
したものである。この半導体サージ防護素子では、Ｐ導
電型の半導体基板１とＮ導電型の半導体領域２’との間
に形成される共通のＰＮ接合Ｊ₁のブレークダウンによ
って、サイリスタ部はオン状態に移行するので、ダイオ
ード部をも電流が流れ、したがって半導体チップ面積を
有効に使用でき、サージ耐量を大きくできる。

【００３４】次に、図５は本発明の第５の実施の形態
を示し、図１の実施例の変形例である。同図（Ｂ）は同
図（Ａ）の鎖線Ａ−Ａ’における断面を示す。図５にお
いて、図１と同一の参照記号は相当する部材を示すもの
とする。この半導体サージ防護素子の特徴は、中央部に
位置するサイリスタ部ＳＡのＮ導電型の半導体領域２
と、周辺部に位置するダイオード部ＤのＮ導電型の半導
体領域５とを一緒にして、Ｎ導電型の半導体領域２’と
したものである。この半導体サージ防護素子でも、Ｐ導
電型の半導体基板１とＮ導電型の半導体領域２’との間
に形成される共通のＰＮ接合Ｊ₁のブレークダウンによ
って、サイリスタ部はオン状態に移行するので、ダイオ
ード部をも電流が流れ、したがって、半導体チップ面積
を有効に使用でき、サージ耐量を大きくできる。

【００３５】この半導体サージ防護素子の動作につい
て詳しく説明する。第１の電極１０と第２の電極１１と
の間に、電極１０を正、電極１１を負とする電圧が印加
されると、サイリスタ部ＳＡにおいて、半導体領域２’
と半導体基板１との境界に形成されるＰＮ接合Ｊ₁に逆
バイアスが印加され、電極１０から半導体領域２’及び
ＰＮ接合Ｊ₁へ漏洩電流が流れ、この漏洩電流と半導体
領域２’の抵抗とにより電圧が発生する。漏洩電流の増
加に伴い、半導体領域２’の電圧が増大し、その電圧が
半導体領域２’と半導体領域３とにより形成されるＰＮ
接合Ｊ₂のビルトイン電圧を越えると、エミッタとして
働くＰ導電型の半導体領域３からＮベースとして働くＮ
導電型の半導体領域２’へ少数キャリアが注入され、ま
た半導体領域６から半導体基板１へ少数キャリアが注入
されることにより、この半導体サージ防護素子がオンし
て、サージ電流を通流させ得る状態となる。

【００３６】この際、半導体領域３と半導体領域２’
との間の電位差は、前記漏洩電流の拡がりの関係から素
子の中心部ほど高くなるため、Ｐ導電型の半導体領域３
からＮ導電型の半導体領域２’への少数キャリアの注入
はＰＮ接合Ｊ₂の中心近傍、つまり半導体領域３の中心
近傍で始まる。

【００３７】以上述べたそれぞれの実施例にかかる半
導体サージ防護素子は、電極１０を正、電極１１を負と
するサージ電圧を制限するのには有効であるが、逆方向
の電圧に対してはダイオード部がオンするので、このま
までは双方向のサージ電圧を制限する必要のある回路に
は使用できない。双方向のサージ電圧を制限する必要の
ある回路には、図６に示すようにこのような半導体サー
ジ防護素子を同数逆方向に向けて直列接続すれば良い。

【００３８】図６においては、２個づつ逆方向に直列
接続された４個の半導体サージ防護素子ＳＡ１，ＳＡ
２，ＳＡ３，ＳＡ４が端子Ｔ１とＴ２間に接続されてい
る。端子Ｔ１を正、端子Ｔ２を負とする電圧が印加され
ると、半導体サージ防護素子ＳＡ２のダイオード部Ｄ２
と半導体サージ防護素子ＳＡ４のダイオード部Ｄ４は順
バイアスされるので、端子Ｔ１と端子Ｔ２との間に印加
される前記極性の電圧は実質的に半導体サージ防護素子
ＳＡ１とＳＡ３により担持される。したがって、半導体
サージ防護素子ＳＡ１のブレークダウン電圧をＶ_B１，
半導体サージ防護素子ＳＡ３のブレークダウン電圧をＶ
_B２とすると、端子Ｔ１と端子Ｔ２との間に印加される
前記極性の電圧は、ほぼ（Ｖ_B１＋Ｖ_B２）に等しい電
圧以下に制限される。

【００３９】同様に、端子Ｔ１を負、端子Ｔ２を正と
する電圧が印加されると、半導体サージ防護素子ＳＡ１
のダイオード部Ｄ１と半導体サージ防護素子ＳＡ３のダ
イオード部Ｄ３は順バイアスされるので、端子Ｔ１と端
子Ｔ２との間に印加される前記極性の電圧は実質的に半
導体サージ防護素子ＳＡ２とＳＡ４により担持される。
したがって、半導体サージ防護素子ＳＡ２のブレークダ
ウン電圧をＶ_B２，半導体サージ防護素子ＳＡ４のブレ
ークダウン電圧をＶ_B４とすると、端子Ｔ１と端子Ｔ２
との間に印加される前記極性の電圧は、ほぼ（Ｖ_B２＋
Ｖ_B４）に等しい電圧以下に制限される。いずれの極性
の電圧の場合にも、サイリスタ部には実質的に逆方向電
圧が印加されない。また、電圧によって半導体サージ防
護素子を２個、あるいは６個又は８個など必要な個数を
逆方向にして直列接続すれば良い。

【００４０】図７は図６図に示した接続回路の組み立
て構造を示す。半導体サージ防護素子ＳＡ１は一方の端
子Ｔ１が延びた金属板Ｍ１に搭載され、ハンダ付けされ
ている。半導体サージ防護素子ＳＡ２は金属板Ｍ２，半
導体サージ防護素子ＳＡ３は金属板Ｍ３にそれぞれ搭載
され、ハンダ付けされており、金属板Ｍ２とＭ３は結合
部ｍによる１枚の金属板になっている。半導体サージ防
護素子ＳＡ４は他方の端子Ｔ２が延びた金属板Ｍ４に搭
載され、ハンダ付けされている。これら半導体サージ防
護素子ＳＡ１〜ＳＡ４は、それらのサイリスタ部のアノ
ード側がそれぞれの金属板にハンダ付けされ、カソード
側が上を向いている。半導体サージ防護素子ＳＡ１とＳ
Ａ２とは第１の導体Ｃ１で逆向きに直列接続され、半導
体サージ防護素子ＳＡ３とＳＡ４とは第２の導体Ｃ２で
逆向きに直列接続される。半導体サージ防護素子ＳＡ２
とＳＡ３は金属板によって逆向きに直列接続されてい
る。

【００４１】この組み立ては、例えば図８に示すよう
なリードフレームを用いることによって、図７の金属板
Ｍ１に相当する金属片ｍ１、金属板Ｍ２と金属板Ｍ３に
相当する金属片ｍ２、金属板Ｍ４に相当する金属片ｍ４
それぞれに、図７と同様に半導体サージ防護素子を搭載
し、ハンダ付けすると共に、所定の半導体サージ防護素
子同士をリード又は導体で金属片を接続した後、半導体
サージ防護素子の各アセンブリを樹脂モールドし、最後
に適当な箇所でリードフレーム片を切断することによ
り、双方向の高耐圧半導体サージ防護素子を容易に得る
ことができる。

【００４２】なお、６図及び７図に示した実施例は２
個の半導体サージ防護素子を互いに逆直列接続した組を
２組直列接続したが、このような構成の組を３組、４
組、Ｎ組接続する場合にも、金属片ｍ２に相当する金属
片を増やすことにより同様にできる。

【００４３】

【発明の効果】以上述べたように，本発明によれば，
高耐圧で大きなサージ容量を有し、かつ跳ね上がり電圧
がほとんど生じない構造の半導体サージ防護素子、及び
組み立ての容易な双方向の半導体サージ防護素子を提供
することができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための
図である。

【図２】本発明の第２の実施の形態を説明するための
図である。

【図３】本発明の第３の実施の形態を説明するための
図である。

【図４】本発明の第４の実施の形態を説明するための
図である。

【図５】本発明の第５の実施の形態を説明するための
図である。

【図６】本発明の第６の実施の形態を説明するための
図である。

【図７】本発明の第７の実施の形態を説明するための
図である。

【図８】本発明の実施の形態を説明するための図であ
る。

【図９】従来例の特性を説明するための波形図であ
る。

【符号の説明】

１・・・Ｐ導電型のシリコン半導体基板２・・・Ｎ導電型の第１の半導体領域３・・・Ｐ導電型の第２の半導体領域４・・・第１の半導体領域２の一部分である短絡領域５・・・Ｎ導電型の第３の半導体領域６・・・Ｎ導電型の第４の半導体領域７・・・Ｐ導電型の第５の半導体領域８・・・絶縁膜９・・・絶縁溝 10,11 ・・・第１、第２の電極ＳＡ１〜ＳＡ４・・・半導体サージ防護素子Ｓ１〜Ｓ４・・・サイリスタ部Ｄ１〜Ｄ４・・・ダイオード部Ｍ１〜Ｍ４・・・金属板Ｃ１、Ｃ２・・・接続導体Ｔ１，Ｔ２・・・端子

フロントページの続き (72)発明者長谷川泰男東京都豊島区高田１丁目18番１号オリジン電気株式会社内 (72)発明者奈良明美東京都豊島区高田１丁目18番１号オリジン電気株式会社内 (72)発明者河原崎幹夫東京都豊島区高田１丁目18番１号オリジン電気株式会社内 (72)発明者青木和幸東京都豊島区高田１丁目18番１号オリジン電気株式会社内

Claims

【特許請求の範囲】

【請求項１】第１の導電型の半導体基板と、該半導体
基板の第１の主面側に形成された第１の導電型とは逆の
第２の導電型の第１の半導体領域と、該第１の半導体領
域内に形成された第１の導電型の第２の半導体領域と、
前記半導体基板の第１の主面側で前記第１の半導体領域
とは離れて形成された第２の導電型の第３の半導体領域
と、前記半導体基板の第１の主面とは反対の第２の主面
側で前記第１の半導体領域と対向する位置に形成された
第２の導電型の第４の半導体領域と、前記半導体基板の
第２の主面側で該半導体基板よりも不純物濃度の高い第
１の導電型の第５の半導体領域と、前記半導体基板の第
１の主面側に形成されて前記第２と第３の半導体領域を
共通接続する第１の電極と、前記半導体基板の第２の主
面側に形成されて前記第４と第５の半導体領域を共通接
続する第２の電極とを備えることを特徴とする半導体サ
ージ防護素子。
【請求項２】請求項１において、前記第２の半導体領
域に囲まれて前記第１の半導体領域から前記第１の電極
まで延びる比較的狭い短絡領域を形成し、該短絡領域は
必要に応じて前記半導体基板のほぼ中央に位置すること
を特徴とする半導体サージ防護素子。
【請求項３】第１の導電型の半導体基板と、該半導体
基板の第１の主面の周辺部側に形成された第１の導電型
とは逆の第２の導電型の第１の半導体領域と、該第１の
半導体領域内に形成された第１の導電型の第２の半導体
領域と、前記半導体基板の第１の主面の中央部側で前記
第１の半導体領域とは離れて形成された第２の導電型の
第３の半導体領域と、前記半導体基板の第１の主面とは
反対の第２の主面側で前記第１の半導体領域と対向する
位置に形成された第２の導電型の第４の半導体領域と、
前記半導体基板の第２の主面側の中央部に形成された前
記半導体基板よりも不純物濃度の高い第１の導電型の第
５の半導体領域と、前記半導体基板の第１の主面側に形
成されて前記第２と第３の半導体領域を共通接続する第
１の電極と、前記半導体基板の第２の主面側に形成され
て前記第４と第５の半導体領域を共通接続する第２の電
極とを備えることを特徴とする半導体サージ防護素子。
【請求項４】請求項３において、前記第２の半導体領
域に囲まれて前記第１の半導体領域から前記第１の電極
まで延びる比較的狭い短絡領域が形成され、該短絡領域
は前記第１の電極とオーミックコンタクトを形成するこ
とを特徴とする半導体サージ防護素子。
【請求項５】請求項４において、前記半導体基板が矩
形状の場合、前記短絡領域が前記半導体基板の対角線
上、あるいはその近傍に位置することを特徴とする半導
体サージ防護素子。
【請求項６】第１の導電型の半導体基板と、該半導体
基板の第１の主面側に形成された第１の導電型とは逆の
第２の導電型の第１の半導体領域と、該第１の半導体領
域内に形成された第１の導電型の第２の半導体領域と、
前記半導体基板の第１の主面とは反対の第２の主面側で
前記第２の半導体領域とほぼ対向する位置に形成された
第２の導電型の第３の半導体領域と、前記半導体基板の
第２の主面側で該半導体基板よりも高い不純物濃度を持
つ第１の導電型の第４の半導体領域と、前記半導体基板
の第１の主面側に形成されて前記第１と第２の半導体領
域を共通接続する第１の電極と、前記半導体基板の第２
の主面側に形成されて前記第３と第４の半導体領域を共
通接続する第２の電極とを備えることを特徴とする半導
体サージ防護素子。
【請求項７】請求項１ないし請求項６のいずれかにお
いて、第１の導電型がＰ導電型であり、第２の導電型が
Ｎ導電型であることを特徴とする半導体サージ防護素
子。
【請求項８】請求項１ないし請求項７のいずれかにお
いて、前記半導体基板の第１の主面側の周辺部に、環状
又は帯状の深い溝を前記第１の半導体領域よりも深く形
成し、該溝内に表面保護膜としてガラスパシベーション
膜を形成したことを特徴とする半導体サージ防護素子。
【請求項９】請求項１ないし請求項８のいずれかに記
載された構造の複数の半導体サージ防護素子を逆向きに
直列接続したことを特徴とする双方向高耐圧の半導体サ
ージ防護素子。
【請求項１０】アノードとカソード間に設定値以上の
電圧が印加されるときにブレークダウンを行う４層半導
体構造のサイリスタ部と、該サイリスタ部と逆向きに並
列配置されて前記ブレークダウン電圧よりも大きな逆耐
電圧を有するダイオード部とからなる一方向性半導体サ
ージ防護素子を逆向きに直列接続したことを特徴とする
双方向高耐圧の半導体サージ防護素子。
【請求項１１】逆並列配置されたダイオード構造を有
する半導体サージ防護素子を逆向きに直列接続してなる
２端子型の半導体サージ防護素子において、それぞれの
端子が延びる二つの金属板それぞれには一方向の半導体
サージ防護素子が搭載され、他の金属板には一方向の半
導体サージ防護素子が一対以上同方向に搭載され、異な
る前記金属板に搭載された前記半導体サージ防護素子の
隣合うもの同士を導体で直列に接続したことを特徴とす
る双方向高耐圧の半導体サージ防護素子。