JPS63269574A - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JPS63269574A JPS63269574A JP62104984A JP10498487A JPS63269574A JP S63269574 A JPS63269574 A JP S63269574A JP 62104984 A JP62104984 A JP 62104984A JP 10498487 A JP10498487 A JP 10498487A JP S63269574 A JPS63269574 A JP S63269574A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- triac
- electrodes
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000000034 method Methods 0.000 abstract description 2
- 238000006073 displacement reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/747—Bidirectional devices, e.g. triacs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体素子に関し、特にスイッチング素子
の改良に関するものである。
の改良に関するものである。
第３図及び第４図はそれぞれ従来の半導体素子トライア
ックの一例を示す断面図であり、図において、１はゲー
ト電極（コントロール電極）、２はＴ１電極ぐ第１の主
電極）、３はＴ、電極（第２の主電極）である。また１
３は２２層（第２のｐ型半導体層）１５上にＮ１層（第
３のｎ型半導体層）１４を介して形成された２３層（第
１のｐ型半導体層）、１１．１２はそれぞれ該２１層１
３の表面領域に選択的に形成されたＮ Ｉ Ｊｉｇ ＜
第１のｎ型半導体層）、Ｎｉ層（第２のｎ型半導体層）
で、上記Ｔ、電極２はＰ、層１３及びＮ、層１１上にま
たがって、上記ゲート電極１はＰ、層１３及びＮｚ層１
２上にまたがって配置されている。
ックの一例を示す断面図であり、図において、１はゲー
ト電極（コントロール電極）、２はＴ１電極ぐ第１の主
電極）、３はＴ、電極（第２の主電極）である。また１
３は２２層（第２のｐ型半導体層）１５上にＮ１層（第
３のｎ型半導体層）１４を介して形成された２３層（第
１のｐ型半導体層）、１１．１２はそれぞれ該２１層１
３の表面領域に選択的に形成されたＮ Ｉ Ｊｉｇ ＜
第１のｎ型半導体層）、Ｎｉ層（第２のｎ型半導体層）
で、上記Ｔ、電極２はＰ、層１３及びＮ、層１１上にま
たがって、上記ゲート電極１はＰ、層１３及びＮｚ層１
２上にまたがって配置されている。
１６．１７は上記２２層１５の裏面領域に選択的に形成
されたＮ４層（第４のｎ型半導体層）、ＮＳ層（第５の
ｎ型半導体層）で、上記Ｔ２電極３は該２２層１５の裏
面側に配置されている。
されたＮ４層（第４のｎ型半導体層）、ＮＳ層（第５の
ｎ型半導体層）で、上記Ｔ２電極３は該２２層１５の裏
面側に配置されている。
Ｊ、は上記Ｎ１層１４とＰｔＲ１１５との接合面、Ｊ２
はＮ１層１１と２８層１３との接合面で、この接合面Ｊ
２の一部は上記Ｔ、電極２とゲート電極ｌの側端部間の
半導体層に位置している。
はＮ１層１１と２８層１３との接合面で、この接合面Ｊ
２の一部は上記Ｔ、電極２とゲート電極ｌの側端部間の
半導体層に位置している。
次にその動作について説明する。ゲート電極１ヘゲート
電流が流れると、これは第３図Ｉ ＧＴ。
電流が流れると、これは第３図Ｉ ＧＴ。
で示すようにゲート電極１．２２層１３．Ｔ、電極２と
流れ、このとき２１層１３の横方向の抵抗分によって電
圧降下が生じ、接合面Ｊ２が順バイアスされＮ３ Ｎ１
ａへの電子の注入が起こる。その結果接合面Ｊ、が順バ
イアスされｐｚＪｉｌｔｓより正孔の注入が起こり素子
はオン状態となる。
流れ、このとき２１層１３の横方向の抵抗分によって電
圧降下が生じ、接合面Ｊ２が順バイアスされＮ３ Ｎ１
ａへの電子の注入が起こる。その結果接合面Ｊ、が順バ
イアスされｐｚＪｉｌｔｓより正孔の注入が起こり素子
はオン状態となる。
このようなトライアックを第５図のように半導体装置へ
組み込んだ場合、出力端にｄｖ／ｄｔの大きい電圧が印
加されるとフォトカプラ４の受光素子から変位電流が流
れ、その変位電流がトライアック５のゲート電極１へ流
れ込む、すると流れ込んだ電流は、上述のようにＰ＋１
１３の横方向の電圧降下を高くし、トライアックを点弧
させるのに十分な値となり得る。
組み込んだ場合、出力端にｄｖ／ｄｔの大きい電圧が印
加されるとフォトカプラ４の受光素子から変位電流が流
れ、その変位電流がトライアック５のゲート電極１へ流
れ込む、すると流れ込んだ電流は、上述のようにＰ＋１
１３の横方向の電圧降下を高くし、トライアックを点弧
させるのに十分な値となり得る。
そこで、従来は第６図のようにトライアックのゲー）１
とＴＩｔ極２との間に外部抵抗６を装着してフォトカプ
ラ４からの変位電流を分流させ、半導体装置のｄｖ／ｄ
ｔ耐量をあげて、誤動作を防ぐようにしていた。
とＴＩｔ極２との間に外部抵抗６を装着してフォトカプ
ラ４からの変位電流を分流させ、半導体装置のｄｖ／ｄ
ｔ耐量をあげて、誤動作を防ぐようにしていた。
ところがこのような従来の半導体装置では、半導体装置
内に外部抵抗６を取り付けるための所定の面積が必要と
なり、それだけ半導体装置を大きくしなければならず、
また、抵抗の価格分コスト高になるなどの問題点があっ
た。
内に外部抵抗６を取り付けるための所定の面積が必要と
なり、それだけ半導体装置を大きくしなければならず、
また、抵抗の価格分コスト高になるなどの問題点があっ
た。
この発明は上記のような問題点を解消するためになされ
たもので、そのｄｖ／ｄ を耐量を向上でき、かつ装置
面積を小さくできる安価な半導体装置を得ることを目的
とする。
たもので、そのｄｖ／ｄ を耐量を向上でき、かつ装置
面積を小さくできる安価な半導体装置を得ることを目的
とする。
この発明に係る半導体素子は、２つの主電極の一方及び
コントロール電極を、これらの隣接する側端部が同一の
半導体層上に位置するよう半導体層上に配置し、該両電
極間に該両側端部間の半導体層からなる抵抗を組み込ん
だものである。
コントロール電極を、これらの隣接する側端部が同一の
半導体層上に位置するよう半導体層上に配置し、該両電
極間に該両側端部間の半導体層からなる抵抗を組み込ん
だものである。
この発明においては、２つの主電極の一方及びコントロ
ール電極を、これらの隣接する側端部が同一の半導体層
上に位置するよう半導体層上に配置し、該両電極間に該
両側端部間の半導体層からなる抵抗を組み込んだから、
装置を低価格化できるとともに小型化でき、しかもｄｖ
／ｄ を耐量を向上できる。
ール電極を、これらの隣接する側端部が同一の半導体層
上に位置するよう半導体層上に配置し、該両電極間に該
両側端部間の半導体層からなる抵抗を組み込んだから、
装置を低価格化できるとともに小型化でき、しかもｄｖ
／ｄ を耐量を向上できる。
以下、この発明の実施例を図について説明する。
第１図及び第２図は本発明の一実施例による半導体トラ
イアック素子を示し、これらはそれぞれ第３図及び第４
図に示すものに対応している。図において、第３図、第
４図と同一符号は同一のものを示し、この実施例ではＴ
１電極（第１の主電極）２のパターンをＮＩｗＡＩＩ上
でカットするのではなく、Ｎ１層１１を越してＰＩＪ！
１３の一部まで伸ばすか若しくはＮ、層１１の一部を削
除するかして、Ｔ１電極２をその側端部がＮ、層１１．
ＮｔＩ１１２間のＰｌｉ１３まで達するように配置して
いる。つまり該Ｔ１電極２とゲート電極１の側端部が２
１層上に位置するようこれら両電極２及び１を配置して
該両電極間に該両側端部間の半導体層からなる抵抗２０
を組み込んでいる。ここでＴ。
イアック素子を示し、これらはそれぞれ第３図及び第４
図に示すものに対応している。図において、第３図、第
４図と同一符号は同一のものを示し、この実施例ではＴ
１電極（第１の主電極）２のパターンをＮＩｗＡＩＩ上
でカットするのではなく、Ｎ１層１１を越してＰＩＪ！
１３の一部まで伸ばすか若しくはＮ、層１１の一部を削
除するかして、Ｔ１電極２をその側端部がＮ、層１１．
ＮｔＩ１１２間のＰｌｉ１３まで達するように配置して
いる。つまり該Ｔ１電極２とゲート電極１の側端部が２
１層上に位置するようこれら両電極２及び１を配置して
該両電極間に該両側端部間の半導体層からなる抵抗２０
を組み込んでいる。ここでＴ。
電極２のパターンの入り込み方はこれに限るものではな
く他にも各種考えられる。
く他にも各種考えられる。
次に動作について述べる。
このようなトライアック素子ではゲート電極ｌへ電流が
流れるとこの電流はＮ、層１１下のＰ。
流れるとこの電流はＮ、層１１下のＰ。
層１３を流れてＴ、電極２へ流れる第１の分岐電流１
（ｉ？ｌ と、Ｎｔ層１１とＮｔ ７！ １２間のＰ、
層１３表面部を流れてＴ１電極２へ流れる第２の分岐電
流Ｉ ＧＴｔとに分流する。つまり、従来ゲート電極１
へ流れる電流はほとんどトライアックを点弧させるのに
寄与する電流（ＩＧＩ）であったのに対し、上記のよう
な構造にすれば第２の分岐電流Ｉ、７．のように２１層
１３表面部を流れるだけでトライアックを点弧させるの
に寄与しない電流をトライアック内で流すことができる
。
（ｉ？ｌ と、Ｎｔ層１１とＮｔ ７！ １２間のＰ、
層１３表面部を流れてＴ１電極２へ流れる第２の分岐電
流Ｉ ＧＴｔとに分流する。つまり、従来ゲート電極１
へ流れる電流はほとんどトライアックを点弧させるのに
寄与する電流（ＩＧＩ）であったのに対し、上記のよう
な構造にすれば第２の分岐電流Ｉ、７．のように２１層
１３表面部を流れるだけでトライアックを点弧させるの
に寄与しない電流をトライアック内で流すことができる
。
また、この第２の分岐電流１．．２は２１層１３の表面
濃度を変化させることによってその電流値を変えること
ができる。
濃度を変化させることによってその電流値を変えること
ができる。
一例として第１図及び第２図のようなトライアックを第
５図に示すように半導体装置に組み込んだ場合について
説明する。半導体装置の出力端へｄν／ｄｔの大きい電
圧が印加されることにより発生したフォトカプラ４から
の変位電流はトライアック５のゲート電極エヘ流れ、流
れ込んだ電流は、上述のように第１の分岐電流Ｉ６□と
第２の分岐電流ｒａｔ□とに分流する。このとき第１の
分岐電流ＩＧＴ＋は従来のものと同様、Ｐ、Ｊｉｌａ横
方向の電圧降下を生じさせ、トライアックを点弧させる
のに寄与し、一方第２の分岐電流Ｉ ＧＴｔはｐ、一層
１３表面をながれてＴ１電極２へ達するだけでトライア
ックの点弧には何も寄与しない。従って第２の分岐電流
Ｔ０ア２を適当に設定しておけば変位電流が流れてもト
ライアックの誤動作を防止することができる。
５図に示すように半導体装置に組み込んだ場合について
説明する。半導体装置の出力端へｄν／ｄｔの大きい電
圧が印加されることにより発生したフォトカプラ４から
の変位電流はトライアック５のゲート電極エヘ流れ、流
れ込んだ電流は、上述のように第１の分岐電流Ｉ６□と
第２の分岐電流ｒａｔ□とに分流する。このとき第１の
分岐電流ＩＧＴ＋は従来のものと同様、Ｐ、Ｊｉｌａ横
方向の電圧降下を生じさせ、トライアックを点弧させる
のに寄与し、一方第２の分岐電流Ｉ ＧＴｔはｐ、一層
１３表面をながれてＴ１電極２へ達するだけでトライア
ックの点弧には何も寄与しない。従って第２の分岐電流
Ｔ０ア２を適当に設定しておけば変位電流が流れてもト
ライアックの誤動作を防止することができる。
ここで、第２の分岐電流ＩＧＴ□は第６図の外部抵抗６
に流れる電流と同じ作用をするものとみなせ、結果的に
トライアックは、そのＮｒ、Ｎｚ層１１．１２間のＰｔ
層１３表面部に外部抵抗を組み込んだ構造のものとなり
、第５図の半導体装置においても、従来のトライアック
を第６図の半導体装置に組み込んだ場合よりも、ｄｖ／
ｄｔ耐量はあがる。
に流れる電流と同じ作用をするものとみなせ、結果的に
トライアックは、そのＮｒ、Ｎｚ層１１．１２間のＰｔ
層１３表面部に外部抵抗を組み込んだ構造のものとなり
、第５図の半導体装置においても、従来のトライアック
を第６図の半導体装置に組み込んだ場合よりも、ｄｖ／
ｄｔ耐量はあがる。
このように本実施例によれば’ｒａｔ極２及びゲート電
極１を、これらの隣接する側端部がＰｔ層１３上に位置
するようＰ１Ｎ上に配置し、該両電極２．１間に該両側
端部間の半導体層からなる抵抗２０を組み込んだので、
装置を低価格化できるとともに小型化でき、しかもｄｖ
／ｄｔ耐量を向上できる。さらに２１層１３の表面濃度
を変化させることにより第２の分岐電流Ｉ ＧＴｔの値
を変えることができる。
極１を、これらの隣接する側端部がＰｔ層１３上に位置
するようＰ１Ｎ上に配置し、該両電極２．１間に該両側
端部間の半導体層からなる抵抗２０を組み込んだので、
装置を低価格化できるとともに小型化でき、しかもｄｖ
／ｄｔ耐量を向上できる。さらに２１層１３の表面濃度
を変化させることにより第２の分岐電流Ｉ ＧＴｔの値
を変えることができる。
なお、上記実施例では、トライアックについて説明した
が、これはサイリスクでもよく、この場合は第１図ある
いは第２図に示す層構造において、Ｎ１層１１．Ｎ３層
１４．．２１層１３及びＰ！１１５１５のみからなる構
造とすればよい。
が、これはサイリスクでもよく、この場合は第１図ある
いは第２図に示す層構造において、Ｎ１層１１．Ｎ３層
１４．．２１層１３及びＰ！１１５１５のみからなる構
造とすればよい。
〔発明の効果〕
以上のように、この発明に係る半導体素子によれば、２
つの主電極の一方及びコントロール電極を、これらの隣
接する側端部が同一の半導体層上に位置するよう半導体
層上に配置し、該両電極間に該両側端部間の半導体層か
らなる抵抗を組み込んだので、装置を低価格化できると
ともに小型化でき、しかもｄｖ／ｄｔ耐量を向上できる
という効果がある。
つの主電極の一方及びコントロール電極を、これらの隣
接する側端部が同一の半導体層上に位置するよう半導体
層上に配置し、該両電極間に該両側端部間の半導体層か
らなる抵抗を組み込んだので、装置を低価格化できると
ともに小型化でき、しかもｄｖ／ｄｔ耐量を向上できる
という効果がある。
第１図及び第２図はそれぞれ本発明の一実施例による半
導体素子トライアックを示す断面図、第３図及び第４図
はそれぞれ従来のトライアックを示す断面図、第５図は
本発明あるいは従来の半導体素子トライアックを用いた
半導体装置の回路図、第６図は従来の半導体素子トライ
アックを用いた半導体装置の回路図である。 図において、１はゲート電極（コントロール電極）、２
はＴ、電極（第１の主電極）、３はＴ２電極（第２の主
電極）、４はフォトカブラ、５は半導体素子トライアッ
ク、６は外部抵抗、１１はＮ、層（第１のｎ型半導体層
）、１３はＰ、層（第１のｐ型半導体層）、２０は半導
体層からなる抵抗である。 なお図中同一符号は同−又は相当部分を示す。
導体素子トライアックを示す断面図、第３図及び第４図
はそれぞれ従来のトライアックを示す断面図、第５図は
本発明あるいは従来の半導体素子トライアックを用いた
半導体装置の回路図、第６図は従来の半導体素子トライ
アックを用いた半導体装置の回路図である。 図において、１はゲート電極（コントロール電極）、２
はＴ、電極（第１の主電極）、３はＴ２電極（第２の主
電極）、４はフォトカブラ、５は半導体素子トライアッ
ク、６は外部抵抗、１１はＮ、層（第１のｎ型半導体層
）、１３はＰ、層（第１のｐ型半導体層）、２０は半導
体層からなる抵抗である。 なお図中同一符号は同−又は相当部分を示す。
Claims (2)
- （１）ｐｎｐｎ接合構造を有し、２つの主電極間に流れ
る主電流を、コントロール電極からの制御電流によりス
イッチング制御するスイッチング素子において、 上記主電極の一方及びコントロール電極を、これらの隣
接する側端部が同一の半導体層上に位置するよう半導体
層上に配置し、該両電極間に該両側端部間の半導体層か
らなる抵抗を組み込んだことを特徴とする半導体素子。 - （２）上記スイッチング素子は、２つの逆方向のサイリ
スタ構造を有するトライアック素子あるいはサイリスタ
であり、上記一方の主電極はＰ形層上及び該Ｐ形層に選
択的に形成されたＮ形層上にまたがって配置されており
、かつ該主電極の側端部は上記Ｐ形層のコントロール電
極側の部分まで達していることを特徴とする特許請求の
範囲第１項記載の半導体素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104984A JPS63269574A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子 |
| US07/172,271 US4982261A (en) | 1987-04-27 | 1988-03-23 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62104984A JPS63269574A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63269574A true JPS63269574A (ja) | 1988-11-07 |
Family
ID=14395356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62104984A Pending JPS63269574A (ja) | 1987-04-27 | 1987-04-27 | 半導体素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4982261A (ja) |
| JP (1) | JPS63269574A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291172A (ja) * | 1989-05-01 | 1990-11-30 | Toshiba Corp | 高感度トライアック |
| JPH036059A (ja) * | 1989-06-02 | 1991-01-11 | Toa Boshoku Kk | 交流制御素子 |
| JPH03101166A (ja) * | 1989-09-13 | 1991-04-25 | Toa Boshoku Kk | 交流制御素子 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0409010A1 (de) * | 1989-07-19 | 1991-01-23 | Asea Brown Boveri Ag | Abschaltbares Leistungshalbleiterbauelement |
| FR3049768B1 (fr) * | 2016-03-31 | 2018-07-27 | Stmicroelectronics (Tours) Sas | Composant de puissance protege contre les surchauffes |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3896477A (en) * | 1973-11-07 | 1975-07-22 | Jearld L Hutson | Multilayer semiconductor switching devices |
| US4357621A (en) * | 1976-05-31 | 1982-11-02 | Tokyo Shibaura Electric Co., Ltd. | Reverse conducting thyristor with specific resistor structures between main cathode and amplifying, reverse conducting portions |
| JPS5942989B2 (ja) * | 1977-01-24 | 1984-10-18 | 株式会社日立製作所 | 高耐圧半導体素子およびその製造方法 |
| JPS568876A (en) * | 1979-07-02 | 1981-01-29 | Nec Corp | Triac |
| JPS58201359A (ja) * | 1982-05-19 | 1983-11-24 | Nec Corp | 双方向性半導体装置 |
-
1987
- 1987-04-27 JP JP62104984A patent/JPS63269574A/ja active Pending
-
1988
- 1988-03-23 US US07/172,271 patent/US4982261A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02291172A (ja) * | 1989-05-01 | 1990-11-30 | Toshiba Corp | 高感度トライアック |
| JPH036059A (ja) * | 1989-06-02 | 1991-01-11 | Toa Boshoku Kk | 交流制御素子 |
| JPH03101166A (ja) * | 1989-09-13 | 1991-04-25 | Toa Boshoku Kk | 交流制御素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4982261A (en) | 1991-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940003015A (ko) | 반도체 장치 및 그의 제조 방법 | |
| JPS6040193B2 (ja) | トライアツク | |
| JPS63269574A (ja) | 半導体素子 | |
| JP2004207684A (ja) | 双方向フォトサイリスタチップ、光点弧カプラ、および、ソリッドステートリレー | |
| JPS6074677A (ja) | 複合型サイリスタ | |
| US4089024A (en) | Semiconductor switching device | |
| JPS6155260B2 (ja) | ||
| JPH02130951A (ja) | 半導体素子の短絡保護回路 | |
| JP2004200380A (ja) | 双方向フォトサイリスタチップ | |
| JPH0656885B2 (ja) | サージ防護デバイス | |
| US3372318A (en) | Semiconductor switches | |
| JPH0536979A (ja) | サージ防護素子 | |
| JP2510972B2 (ja) | 双方向サイリスタ | |
| KR940000520B1 (ko) | 교류 제어소자 | |
| US3284680A (en) | Semiconductor switch | |
| JPS6348135Y2 (ja) | ||
| JPS6010448B2 (ja) | 電力半導体スイツチ装置 | |
| JP2802970B2 (ja) | プレ−ナ型二端子双方向性サイリスタ | |
| JPH03192770A (ja) | 双方向サイリスタ | |
| JPS58188161A (ja) | トライアツク | |
| JPH0666460B2 (ja) | 短絡型サイリスタ | |
| JPS6043036B2 (ja) | サイリスタ | |
| KR830002145Y1 (ko) | 게이트 제어 반도체 장치 | |
| JPS61295651A (ja) | 半導体入力保護装置 | |
| JP2907504B2 (ja) | 半導体装置 |