JPS6348135Y2 - - Google Patents
Info
- Publication number
- JPS6348135Y2 JPS6348135Y2 JP6641885U JP6641885U JPS6348135Y2 JP S6348135 Y2 JPS6348135 Y2 JP S6348135Y2 JP 6641885 U JP6641885 U JP 6641885U JP 6641885 U JP6641885 U JP 6641885U JP S6348135 Y2 JPS6348135 Y2 JP S6348135Y2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thyristor
- cathode
- turn
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010304 firing Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 4
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Thyristors (AREA)
Description
【考案の詳細な説明】
本考案はゲート電流で阻止状態（ゲートターン
オフサイリスタ）あるいは阻止動作を助勢できる
ターンオフサイリスタに係り、特にサイリスタの
増幅ゲート構造部の改良に関する。
オフサイリスタ）あるいは阻止動作を助勢できる
ターンオフサイリスタに係り、特にサイリスタの
増幅ゲート構造部の改良に関する。
この種の従来構造を第１図に示す。P1，N1，
P2の各層は通常の製法通りＮ形Siにガリウム拡散
してP1及びP2層を形成し、P2層片面に選択拡散
法により燐を拡散してN2層及びN3層を所定のパ
ターンに形成する。N2層のパターンはインボリ
ユウト曲線状、櫛歯状等にされる。またN3層の
パターンは第１図に示す中心部Ｃを中心としたリ
ング状に形成される。前記例えばインボリユート
状に一定の幅で形成されたN2層の帯に対向する
形で、N2層の拡散されていないP2域には、ゲー
ト電極６を設けるために表面から一足の深さの堀
込部１が形成され、これはゲートターンオフ素子
のターンオフ性能を向上させる目的でN2層に挾
まれた領域９まで細長形状にエツチングで堀ら
れ、これらの部分にゲート電極６が設けられる。
又N3層表面には同様に電極４がN2層側に対向す
る部分でP2層と短絡する様に、かつリング状に
設けられ、更に中央部にはゲート電極３が、又
N2層表面、P1層表面に夫々電極５，２が設けら
れている。
P2の各層は通常の製法通りＮ形Siにガリウム拡散
してP1及びP2層を形成し、P2層片面に選択拡散
法により燐を拡散してN2層及びN3層を所定のパ
ターンに形成する。N2層のパターンはインボリ
ユウト曲線状、櫛歯状等にされる。またN3層の
パターンは第１図に示す中心部Ｃを中心としたリ
ング状に形成される。前記例えばインボリユート
状に一定の幅で形成されたN2層の帯に対向する
形で、N2層の拡散されていないP2域には、ゲー
ト電極６を設けるために表面から一足の深さの堀
込部１が形成され、これはゲートターンオフ素子
のターンオフ性能を向上させる目的でN2層に挾
まれた領域９まで細長形状にエツチングで堀ら
れ、これらの部分にゲート電極６が設けられる。
又N3層表面には同様に電極４がN2層側に対向す
る部分でP2層と短絡する様に、かつリング状に
設けられ、更に中央部にはゲート電極３が、又
N2層表面、P1層表面に夫々電極５，２が設けら
れている。
こうした構造のゲートターンオフサイリスタの
動作は、電極２，５間を順バイアス状態でゲート
３・カソード５間にゲート点弧電流を流すと、ま
ずP1，N1，P2，N3からなる補助サイリスタが点
弧して増幅された電流が電極４からN2層に流れ、
P1，N1，P2，N2から成る主サイリスタを点弧さ
せる。次に、点弧したサイリスタを阻止状態にす
るには、OFF用制御電源７によりスイツチ素子
８を介してN2，P2接合電極６の経路で逆電流を
流し、N2P2接合の逆耐圧を回復させ、P1，N1，
P2，N2のサイリスタ部の電流を遮断させる。従
つて、OFF用制御電源７の電圧はN2P2接合にの
み印加されるので、補助サイリスタ部P1，N1P2，
N3が導通状態にあつた場合にはN3P2接合は阻止
状態に回復できず、N2P2接合にゲート電流を流
し込むことになり、サイリスタはOFFできない
し、むしろN2P2接合のN3層側に電流集中を生じ
て熱破壊する。
動作は、電極２，５間を順バイアス状態でゲート
３・カソード５間にゲート点弧電流を流すと、ま
ずP1，N1，P2，N3からなる補助サイリスタが点
弧して増幅された電流が電極４からN2層に流れ、
P1，N1，P2，N2から成る主サイリスタを点弧さ
せる。次に、点弧したサイリスタを阻止状態にす
るには、OFF用制御電源７によりスイツチ素子
８を介してN2，P2接合電極６の経路で逆電流を
流し、N2P2接合の逆耐圧を回復させ、P1，N1，
P2，N2のサイリスタ部の電流を遮断させる。従
つて、OFF用制御電源７の電圧はN2P2接合にの
み印加されるので、補助サイリスタ部P1，N1P2，
N3が導通状態にあつた場合にはN3P2接合は阻止
状態に回復できず、N2P2接合にゲート電流を流
し込むことになり、サイリスタはOFFできない
し、むしろN2P2接合のN3層側に電流集中を生じ
て熱破壊する。
このように、従来構造のゲートターンオフサイ
リスタでは補助サイリスタ部が必ずOFF状態で
ある事を確認してオフ用スイツチ８をONして主
サイリスタ部をOFFさせる必要がある。補助サ
イリスタ部のOFFはこの部分の電圧降下を主サ
イリスタ部の電圧降下よりも高くなるように構成
することで達成され、これは主サイリスタ部に比
べて補助サイリスタ部のライフタイムを大幅に小
さくする（金拡散を強くする）とか、電極４と電
極５の間をエツチングしてその部分の抵抗を高め
る方法がある。しかしながら、通常のインバータ
主回路に上述の手段を施したサイリスタを使用
し、モータ負荷など負荷からの逆電圧により負荷
電流が断続する場合、この場合にも主サイリスタ
を点弧しつづける必要があるため、負荷電流通流
幅のゲート電流を流さなければならない。従つ
て、このゲート電流を中断してスイツチ８をON
させ、主電流をOFFさせるという回路動作上複
雑な構成が必要である。
リスタでは補助サイリスタ部が必ずOFF状態で
ある事を確認してオフ用スイツチ８をONして主
サイリスタ部をOFFさせる必要がある。補助サ
イリスタ部のOFFはこの部分の電圧降下を主サ
イリスタ部の電圧降下よりも高くなるように構成
することで達成され、これは主サイリスタ部に比
べて補助サイリスタ部のライフタイムを大幅に小
さくする（金拡散を強くする）とか、電極４と電
極５の間をエツチングしてその部分の抵抗を高め
る方法がある。しかしながら、通常のインバータ
主回路に上述の手段を施したサイリスタを使用
し、モータ負荷など負荷からの逆電圧により負荷
電流が断続する場合、この場合にも主サイリスタ
を点弧しつづける必要があるため、負荷電流通流
幅のゲート電流を流さなければならない。従つ
て、このゲート電流を中断してスイツチ８をON
させ、主電流をOFFさせるという回路動作上複
雑な構成が必要である。
本考案は上述の問題点に鑑みてなされたもの
で、ゲート点弧時には増幅機能を有し、OFF時
には主サイリスタ部と同時に補助サイリスタ部に
逆バイアスを印加してターンオフできるようにし
たターンオフサイリスタを提供することを目的と
する。
で、ゲート点弧時には増幅機能を有し、OFF時
には主サイリスタ部と同時に補助サイリスタ部に
逆バイアスを印加してターンオフできるようにし
たターンオフサイリスタを提供することを目的と
する。
第２図は本考案の一実施例を示すゲートターン
オフサイリスタの断面図であり、第１図と同じ内
容のものは同一符号で示す。第２図の構成におい
ては、補助サイリスタ部を構成するN3層の表面
にはP2層と短絡しないように補助サイリスタ電
極１０を設け、この電極１０とP2層上のゲート
電極６とを抵抗１１で結線し、さらに主サイリス
タ部のカソード電極５とN3層の電極１０との間
をN3層からの電流を阻止する極性にダイオード
１２を接続している。
オフサイリスタの断面図であり、第１図と同じ内
容のものは同一符号で示す。第２図の構成におい
ては、補助サイリスタ部を構成するN3層の表面
にはP2層と短絡しないように補助サイリスタ電
極１０を設け、この電極１０とP2層上のゲート
電極６とを抵抗１１で結線し、さらに主サイリス
タ部のカソード電極５とN3層の電極１０との間
をN3層からの電流を阻止する極性にダイオード
１２を接続している。
こうした構造において、電極２，５間に順バイ
アス電圧を印加した状態でゲート電極３と電極５
間に点弧用ゲート電流を流すと、P1，N1，P2，
N3からなる補助サイリスタ部が点弧し、この電
流は抵抗１１を通して電極６−P2−N2−電極５
に流れる。すなわち、N3層を通して流れる電流
は外部抵抗（図示しない）と抵抗１１及び補助サ
イリスタ部の導通内部抵抗で決る値になる。ここ
で、N3層の接合面積はN3層電流密度が２〜
10A／cm2程度になるように、かつONさせるべき
N2層側へのP2層からの電流密度も１〜5A／cm2程
度になるように抵抗１１の値を選定すれば効果的
だが、必ずしもこれに限定する必要はない。この
結果、N3層に流れる電流は電極６側に近いN2層
の側面全域を点弧させ、N3層に流れていた電流
をN2層に移行し、P1，N1，P2，N2の主サイリス
タ部を導通させる。
アス電圧を印加した状態でゲート電極３と電極５
間に点弧用ゲート電流を流すと、P1，N1，P2，
N3からなる補助サイリスタ部が点弧し、この電
流は抵抗１１を通して電極６−P2−N2−電極５
に流れる。すなわち、N3層を通して流れる電流
は外部抵抗（図示しない）と抵抗１１及び補助サ
イリスタ部の導通内部抵抗で決る値になる。ここ
で、N3層の接合面積はN3層電流密度が２〜
10A／cm2程度になるように、かつONさせるべき
N2層側へのP2層からの電流密度も１〜5A／cm2程
度になるように抵抗１１の値を選定すれば効果的
だが、必ずしもこれに限定する必要はない。この
結果、N3層に流れる電流は電極６側に近いN2層
の側面全域を点弧させ、N3層に流れていた電流
をN2層に移行し、P1，N1，P2，N2の主サイリス
タ部を導通させる。
次に、サイリスタを阻止状態に移行させるに
は、電極３へ流していたONゲート電流をOFFに
した後、スイツチ８をONして電源７からN2−P2
−電極６の経路で逆バイアスを加え、主サイリス
タ部の導通を阻止させるが、この時ダイオード１
２によりN3−P2−電極６にも逆電圧が印加され、
補助サイリスタ部もOFFする。
は、電極３へ流していたONゲート電流をOFFに
した後、スイツチ８をONして電源７からN2−P2
−電極６の経路で逆バイアスを加え、主サイリス
タ部の導通を阻止させるが、この時ダイオード１
２によりN3−P2−電極６にも逆電圧が印加され、
補助サイリスタ部もOFFする。
本実施例の実験結果を示すと、各接合及び電極
は従来のものと同一手段で構成した1200V耐圧、
ゲート遮断電流500Aのサイリスタに20Ωの抵抗
１１を接続し、20Vの電源７，３Ａ容量のダイオ
ード１２及び高速スイツチトランジスタにしたス
イツチ８を設けて動作させた結果、N3層に流れ
た電流が１〜6μs以内でN2層を充分な面積で点弧
させ、かつ500Aの負荷電流に対してゲート３の
電流のOFFと同時にスイツチ８をONしてターン
オフさせた場合でも5μs以内の時間でターンオフ
することを確認した。なお、このターンオフ時間
はN3層が確実に遮断している場合のターンオフ
時間と殆んど差がないことが判つた。
は従来のものと同一手段で構成した1200V耐圧、
ゲート遮断電流500Aのサイリスタに20Ωの抵抗
１１を接続し、20Vの電源７，３Ａ容量のダイオ
ード１２及び高速スイツチトランジスタにしたス
イツチ８を設けて動作させた結果、N3層に流れ
た電流が１〜6μs以内でN2層を充分な面積で点弧
させ、かつ500Aの負荷電流に対してゲート３の
電流のOFFと同時にスイツチ８をONしてターン
オフさせた場合でも5μs以内の時間でターンオフ
することを確認した。なお、このターンオフ時間
はN3層が確実に遮断している場合のターンオフ
時間と殆んど差がないことが判つた。
上述の如く、本実施例によればゲートターンオ
フサイリスタのゲート点弧電流を補助サイリスタ
部により0.1〜0.5A程度に減少させることができ、
かつ点弧ゲート信号とOFF信号との時間遅れを
取る必要が全くない。このため、点弧信号を加え
た直後に負荷側などの短絡でサイリスタ素子に過
電流が流れようとした場合に直ちにOFF信号を
印加して過電流を遮断することが可能になり、サ
イリスタの制御回路構成が非常に簡単になる。ま
た、従来素子では上述の点弧信号とOFF信号と
の時間遅れ内での電流上昇を抑えるためにサイリ
スタと直列に限流用リアクトルを接続する必要が
あつたのに対して、本考案のサイリスタでは限流
用リアクトルを必要としない。
フサイリスタのゲート点弧電流を補助サイリスタ
部により0.1〜0.5A程度に減少させることができ、
かつ点弧ゲート信号とOFF信号との時間遅れを
取る必要が全くない。このため、点弧信号を加え
た直後に負荷側などの短絡でサイリスタ素子に過
電流が流れようとした場合に直ちにOFF信号を
印加して過電流を遮断することが可能になり、サ
イリスタの制御回路構成が非常に簡単になる。ま
た、従来素子では上述の点弧信号とOFF信号と
の時間遅れ内での電流上昇を抑えるためにサイリ
スタと直列に限流用リアクトルを接続する必要が
あつたのに対して、本考案のサイリスタでは限流
用リアクトルを必要としない。
本考案によるターンオフサイリスタの製法を第
２図について説明する。比抵抗50〜60Ω−cmのＮ
形シリコンウエハーに閉管法によりガリウムを略
1250℃の温度で拡散してP1，N1，P2層を作る。
この時の拡散深さ（P1及びP2層の厚さ）は概略
50μ、表面濃度は１×1018個／cm2である。このウ
エハーの両面に酸化膜を形成し、片側P2表面に
所定の拡散パターンを形成するために酸化膜を部
分的に除去し、この部分に約１×1020個／cm2の表
面濃度でかつ拡散深さが略15μになるように燐を
選択拡散してN2及びN3層を形成する。更にP1層
側から金拡散を施してN1層内のライフタイムが
所定の値になるように調整する。次にOFFさせ
るためゲート電極６とN2層表面の電極５とを分
離接着するために、N2層周辺のP2層部分１及び
９部をエツチング除去する。このエツチング深さ
は10〜15μである。この後カソード側面全面にア
ルミニウムを蒸着後電極３，５，６，１０を構成
するように不要部分を除去する。P1層表面にア
ルミニウムを用いてタングステン板からなる熱補
償体を合金接着し、ターンオフサイリスタとして
の順方向及び逆方向耐圧を確保するために周辺部
をベベリング加工、エツチング処理及びワニス処
理による表面安定化を施す。
２図について説明する。比抵抗50〜60Ω−cmのＮ
形シリコンウエハーに閉管法によりガリウムを略
1250℃の温度で拡散してP1，N1，P2層を作る。
この時の拡散深さ（P1及びP2層の厚さ）は概略
50μ、表面濃度は１×1018個／cm2である。このウ
エハーの両面に酸化膜を形成し、片側P2表面に
所定の拡散パターンを形成するために酸化膜を部
分的に除去し、この部分に約１×1020個／cm2の表
面濃度でかつ拡散深さが略15μになるように燐を
選択拡散してN2及びN3層を形成する。更にP1層
側から金拡散を施してN1層内のライフタイムが
所定の値になるように調整する。次にOFFさせ
るためゲート電極６とN2層表面の電極５とを分
離接着するために、N2層周辺のP2層部分１及び
９部をエツチング除去する。このエツチング深さ
は10〜15μである。この後カソード側面全面にア
ルミニウムを蒸着後電極３，５，６，１０を構成
するように不要部分を除去する。P1層表面にア
ルミニウムを用いてタングステン板からなる熱補
償体を合金接着し、ターンオフサイリスタとして
の順方向及び逆方向耐圧を確保するために周辺部
をベベリング加工、エツチング処理及びワニス処
理による表面安定化を施す。
抵抗１１及びダイオード１２の接続は封入ケー
スの外部でもよいが、カソード側の電極５に接着
させる銅ポストの内部に溝を堀つて組み込む事が
可能である。
スの外部でもよいが、カソード側の電極５に接着
させる銅ポストの内部に溝を堀つて組み込む事が
可能である。
また、第２図で示した実施例ではセンターゲー
ト構造の場合を示したが、これに限定されるもの
でなく、適宜設計変更できる。
ト構造の場合を示したが、これに限定されるもの
でなく、適宜設計変更できる。
以上明らかにした通り、本考案によるターンオ
フサイリスタはターンオフ時に主サイリスタ部の
ゲート電流OFFと同時に補助サイリスタ部をタ
ーンオフ制御できる効果がある。
フサイリスタはターンオフ時に主サイリスタ部の
ゲート電流OFFと同時に補助サイリスタ部をタ
ーンオフ制御できる効果がある。
第１図はターンオフサイリスタの従来構造を示
す断面構造図、第２図は本考案の一実施例を示す
断面構造図である。 ２……アノード電極、３……ゲート電極、４…
…補助サイリスタ電極、５……カソード電極、６
……オフ用ゲート電極、７……外部電源、８……
オフ制御用スイツチ、９……電極６のN2層に挾
まれた領域への延長領域、１０……補助サイリス
タ電極、１１……抵抗、１２……ダイオード。
す断面構造図、第２図は本考案の一実施例を示す
断面構造図である。 ２……アノード電極、３……ゲート電極、４…
…補助サイリスタ電極、５……カソード電極、６
……オフ用ゲート電極、７……外部電源、８……
オフ制御用スイツチ、９……電極６のN2層に挾
まれた領域への延長領域、１０……補助サイリス
タ電極、１１……抵抗、１２……ダイオード。
Claims (1)
- 【実用新案登録請求の範囲】 P1，N1，P2，N2の４層で形成された主サイリ
スタ部と、前記P1，N1，P2の３層を共通として
カソードN2層とは分割されたカソードN3層を備
えた補助サイリスタ部とを有し、補助サイリスタ
部を点弧させることにより主サイリスタ部にその
点弧電流が流れると共に、主サイリスタ部のカソ
ード電極とゲート電極間にターンオフ制御電源電
圧を印加することによつて主サイリスタ部をター
ンオフするようにしたターンオフサイリスタにお
いて、 N3層の表面にP2層と短絡しないように補助電
極を設け、この補助電極と前記ゲート電極間に、
ターンオン時にカソードN3層からカソードN2層
のルートで電流が流れるように抵抗を接続し、カ
ソードN2層とカソードN3層との間に、ターンオ
フ時にカソードN2層と同時にカソードN3層にも
逆電圧が印加されるように、カソードN3層から
の電流を阻止する方向にダイオードを設けて構成
したことを特徴とするターンオフサイリスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6641885U JPS61255U (ja) | 1985-05-02 | 1985-05-02 | タ−ンオフサイリスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6641885U JPS61255U (ja) | 1985-05-02 | 1985-05-02 | タ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61255U JPS61255U (ja) | 1986-01-06 |
| JPS6348135Y2 true JPS6348135Y2 (ja) | 1988-12-12 |
Family
ID=30599305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6641885U Granted JPS61255U (ja) | 1985-05-02 | 1985-05-02 | タ−ンオフサイリスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61255U (ja) |
-
1985
- 1985-05-02 JP JP6641885U patent/JPS61255U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61255U (ja) | 1986-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4443810A (en) | Gate turn-off amplified thyristor with non-shorted auxiliary anode | |
| JPS6188563A (ja) | 半導体スイツチ | |
| JPS6151811B2 (ja) | ||
| JPS6130754B2 (ja) | ||
| JPS6348135Y2 (ja) | ||
| JPS5942466B2 (ja) | タ−ンオフサイリスタ | |
| JPS6155260B2 (ja) | ||
| US4486768A (en) | Amplified gate turn-off thyristor | |
| US4114178A (en) | Semiconductor controlled rectifier having an auxiliary region with localized low resistance paths to the control gate | |
| JPS6118347B2 (ja) | ||
| US4357621A (en) | Reverse conducting thyristor with specific resistor structures between main cathode and amplifying, reverse conducting portions | |
| JPH0142510B2 (ja) | ||
| JPS59163865A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6122871B2 (ja) | ||
| JPS63269574A (ja) | 半導体素子 | |
| JP3200328B2 (ja) | 複合半導体装置 | |
| JPH0685437B2 (ja) | 両方向性２端子サイリスタ | |
| JPS633168Y2 (ja) | ||
| JPS583388B2 (ja) | ハンドウタイソウチ | |
| JPH0139226B2 (ja) | ||
| JPH0526771Y2 (ja) | ||
| JPH0142636B2 (ja) | ||
| US4187515A (en) | Semiconductor controlled rectifier | |
| JP2750037B2 (ja) | 半導体装置 | |
| JPH025544Y2 (ja) |