JPH05267644A

JPH05267644A - ダイオード及び半導体集積回路

Info

Publication number: JPH05267644A
Application number: JP4066062A
Authority: JP
Inventors: Naoki Sakurai; 直樹櫻井; Mutsuhiro Mori; 森　　睦宏; Yoshitaka Sugawara; 良孝菅原
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1992-03-24
Filing date: 1992-03-24
Publication date: 1993-10-15

Abstract

(57)【要約】（修正有）【目的】少数キャリアのライフタイムを短縮することな
く、逆回復電流が小さく高速で動作するダイオード及び
半導体集積回路を提供する。【構成】一方の主表面を有する一方導電型の第１の半導
体領域１０と、一方の主表面の複数の個所から第一の半
導体１０内に伸びる他方導電型の第２の半導体領域２０
と、第２の半導体領域２０とオーミック接触し、第２の
半導体領域間の第１の半導体領域が露出している領域に
ショットキー接合を形成する第１の電極３と、第１の半
導体領域１０の複数の個所から第一の半導体１０内に伸
びる一方導電型の第３の半導体領域１１と、第３の半導
体領域１１とオーミック接触し、第３の半導体領域１１
間の第１の半導体領域１０が露出している領域にショッ
トキー接合を形成する第２の電極２を設けたもの。【効果】ショットキー接合を通じてキャリアを引き抜け
るためダイオードを高速化できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、逆回復電流が小さい高
速ダイオード及びそれを集積した集積回路に関する。

【０００２】

【従来の技術】ダイオードでは、その順方向に電流を流
している状態から、逆方向の阻止状態に変化したとき、
過渡的に順方向とは逆向きの電流(逆回復電流)が流れる
という性質がある。この逆向きに流れる電流を逆回復電
流というが、この電流が大きいほど電力損失が大きくな
る。そこで、この逆回復電流をできるだけ減らす必要が
ある。また、この逆回復電流は、それ自体がノイズ源と
なって、このダイオードを使用した回路、特に、このダ
イオードを集積化したとき、回路の誤動作の原因とな
る。

【０００３】そこで、このような観点から、逆回復電流
を低減する構造をもったダイオードについて、１９８
７、“アイ、イー、イー、イー、インターナショナル、
エレクトロン、デバイセス、ミーティング”(1987、 IE
EE International ElectronDevices Meeting)の第６５
８頁から第６６１頁において論じられている。

【０００４】このダイオードは、図１５に示すように、
例えば、電極１０２がオーミック接触しているｎ基板１
１１の一方の主表面に形成したｎ- 層１１０中に、その
表面の複数の個所から内部にそれぞれ独立して伸びたｐ
層１２０を形成したもので、これらに対して、電極１０
３を、ｐ層１２０にはオーミック接触し、ｐ層１２０の
間に露出しているｎ- 層１１０に対してはショットキー
接合を形成したものであり、電極１０３に正、電極１０
２に負の電圧を加えると、ｐ層１２０からｎ￣層１１０
に正孔が注入され、ｎ− 層１１０に過剰キャリアが蓄
積されるが、ショットキー接合部では、ほとんど正孔が
注入されない。

【０００５】従って、このダイオードによれば、ｐｎ接
合とショットキー接合の界面付近に蓄積するキャリアの
濃度が、普通のｐｎ接合だけのダイオードに比して少な
くなり、その結果、逆回復電流を小さくできる。

【０００６】なお、この種の従来技術としては、その
他、特開昭６１−１４７５７０号公報の記載を挙げるこ
とができる。

【０００７】

【発明が解決しようとする課題】上記従来技術では、ｎ
層１１１から注入される電子について配慮がされておら
ず、このため、ｎ層１１１とｎ- 層１１０の界面には過
剰キャリアが多くなり、逆回復電流を低減しダイオード
を高速に動作させるには、電子線照射等により少数キャ
リアのライフタイムを短縮させる処理が必要であり、且
つ、阻止状態でのリーク電流が大きくなってしまうとい
う問題があった。

【０００８】本発明の目的は、少数キャリアのライフタ
イムを短縮することなく、逆回復電流を充分に小さくで
き、高速で動作するダイオードと、このダイオードを備
えた半導体集積回路を提供することにある。

【０００９】

【課題を解決するための手段】前記目的を達成するた
め、一方の主表面を有する一方導電型の第１の半導体領
域と、前記一方の主表面の複数の個所から前記第一の半
導体内に伸びる他方導電型の第２の半導体領域と、前記
第２の半導体領域とオーミック接触し、前記第２の半導
体領域間の前記第１の半導体領域が露出している領域に
ショットキー接合を形成する第１の電極と、前記第１の
半導体領域の複数の個所から前記第一の半導体内に伸び
る一方導電型の第３の半導体領域と、前記第３の半導体
領域とオーミック接触し、前記第３の半導体領域間の前
記第１の半導体領域が露出している領域にショットキー
接合を形成する第２の電極を設けたものである。

【００１０】

【作用】第３の半導体領域の面積が小さくしてあるた
め、カソード側から注入される電子の数が少なくなり、
この結果、過剰キャリアが少なくなっているため、逆回
復電流が小さくなり、さらに、逆バイアスが加わったと
きに過剰キャリアをショットキー接合を通して引き抜く
ことができるので、逆回復電流が流れている時間が短く
なり、ダイオードを高速化できる。

【００１１】

【実施例】以下、本発明によるダイオード及び半導体集
積回路のついて、図示の実施例により詳しく説明する。
図１は、本発明によるダイオードの第１の実施例を示す
断面図で、請求項１の発明に対応した実施例であり、ｎ
- 層１０と、一方の主表面の選ばれた複数個所からｎ-
層１０内に延び、且つ、このｎ- 層１０より高濃度のｐ
層２０と、他方の主表面の選ばれた複数個所からｎ- 層
１０内に延び、且つ、このｎ- 層１０より高濃度のｎ層
１１を備えているものである。

【００１２】さらに、一方の主表面において、ｐ層２０
にオーミック接触し、且つ、複数のｐ層２０の間で、ｎ
- 層１０が露出している部分では、ショットキー接合を
形成している一方の主電極３と、他方の主表面におい
て、ｎ層１１にオーミック接触し、且つ、複数のｎ層１
１の間で、ｎ- 層１０が露出している部分では、ショッ
トキー接合を形成している他方の主電極２から構成され
ている。

【００１３】この図１に示す実施例が、従来例と異なる
点は、陰極側(カソード側)となる他方の主電極２がオー
ミック接触するｎ層１１を独立して形成し、その間に露
出したｎ- 層１０では、主電極２がショットキー接合を
形成するように構成した点にある。

【００１４】図２は、本発明の実施例である図１のＡー
Ａ’線と、図１５に示した従来例のＢーＢ’線における
深さ方向での過剰キャリア濃度を示したもので、いま、
ｐ層２０とｐ層１２０の面積及び不純物濃度が同じであ
るとすると、同じ電流密度では、注入される正孔の数は
等しく、したがって、陽極側(アノード側)となる一方の
主電極３の過剰キャリアの数は、破線で示した本発明の
実施例でも、一点鎖線で示した従来例とほぼ等しい。

【００１５】一方、本発明の実施例では、従来例におけ
るｎ層１１１の面積に比して、ｎ層１１の面積が小さく
してあるため、カソード側から注入される電子の数が少
なくなり、この結果、過剰キャリアが少なくなっている
ことが判る。

【００１６】図３は、順方向に電流を流している状態か
ら逆方向の阻止状態に変化したときの電流波形を示した
もので、本発明の実施例では過剰キャリアが少なくなっ
ているため、従来例より逆回復電流が小さくなっている
ことが判り、さらに、逆バイアスが加わったとき過剰キ
ャリアをショットキー接合を通して引き抜くことができ
るので、逆回復電流が流れている時間が短くなっている
ことが判る。

【００１７】従って、本発明の実施例によれば、逆回復
電流が小さく、しかも充分に高速のダイオードを容易に
得ることができる。

【００１８】図４は、本発明の第２の実施例で、請求項
２の発明に対応したもので、本発明を集積回路で用いら
れている誘電体分離基板に適用した場合の断面図であ
り、支持基板４０内に絶縁膜３０を介して形成された島
状のｎ- 層１２内に、本発明によるダイオードを形成し
たものである。

【００１９】そして、この実施例では、図４に示すよう
に、ｎ- 層１２と絶縁膜３０の間にｎ層１３を設け、且
つ、表面からｎ- 層１２内に複数のｐ層２１が設けられ
ている。そして、このｐ層２１にオーミック接触し、ｐ
層２１間でｎ- 層１２が露出した領域に対してはショッ
トキー接触するようにした一方の主電極５と、ｎ層１３
が表面に露出した領域にオーミック接触し、ｎ- 層１２
が露出した部分にショットキー接触した他方の主電極４
とが設けられているものである。

【００２０】図５は、本発明の第３の実施例で、請求項
３の発明に対応したもので、本発明を集積回路で用いら
れている誘電体分離基板に適用した場合の断面図であ
り、図４の実施例において、ｐ層２１の最外周の部分と
ｎ層１３の間に、さらにｎ- 層１２の表面から内部にｎ
層１４を設け、そして、電極４は、さらにこのｎ層１４
にもオーミック接触するように形成したものである。

【００２１】図６は、図５の実施例の主表面側からみた
平面図で、ｐ層２１は複数個の小領域とそれを包囲する
環状領域から構成されており、他方、ｎ層１４は、ｎ層
１３の内側に沿ってほぼ全周に近く伸び、両端でｎ層１
３につながり、電極４下のショットキー接合ができてい
る領域を取り囲んで形成されていることが判る。

【００２２】この実施例では、ｎ層１４を設けたので、
これにより、逆阻止状態のとき、空乏層がショットキー
接合に達してしまうのが抑えられ、耐圧が低下してしま
うのを防止することができる。なお、この図６の実施例
では、環状領域から構成される例を示したが、ｐ層２１
を線状(ストライプ状)にしても、同様な効果を得ること
ができる。

【００２３】図７は、本発明を集積回路で用いられてい
る誘電体分離基板に適用した第４の実施例の断面図で、
請求項４の発明に対応したものであり、図５の実施例に
おいて、ｎ- 層１２と絶縁膜３０の間に設けられていた
ｎ層１３を部分的に取り除いたものである。図８は、図
７におけるｎ層１３とｎ- 層１２、それに絶縁膜３０の
平面図を示したもので、島底のｎ層１３がほぼ等間隔で
取り除かれ、ｎ- 層１２が見えていることが判る。この
実施例によれば、ｎ層１３の面積が少なくされており、
これにより注入される電子が減るため、さらに逆回復電
流を小さくできるという効果がある。

【００２４】図９は、本発明を集積回路で用いられてい
る誘電体分離基板に適用した第５の実施例の断面図で、
請求項５の発明に対応したものであり、この実施例が、
図７の実施例と異なる点は、ｎ層１３と絶縁膜３０との
間に、ｎ層１３とオーミック接触をし、ｎ- 層１２が露
出している領域にはショットキー接合を形成する電極６
が設けられている点である。この実施例によれば、電極
６により、島底を流れる電流に対する抵抗が小さくなる
ので、順方向電圧を小さくすることができるという特徴
を持つ。

【００２５】図１０は、本発明を集積回路で用いられて
いる誘電体分離基板に適用した第６の実施例の断面図
で、請求項７及び８の発明に対応したものであり、支持
基板４０内に絶縁膜３０を介して形成された島状のｎ-
層１２内に、本発明によるダイオードを形成したもので
ある。

【００２６】この実施例では、ｎ- 層１２の表面からｎ
- 層１２内に複数個のｐ層２１が設けられているが、こ
れらのｐ層２１間には、ｐ層２１とオーミック接触を
し、ｐ層２１間では、ｎ- 層が露出している領域にショ
ットキー接合を形成する電極５が設けられている。さら
に所定の距離を離して、複数個のｎ層１４が、同じく表
面からｎ- 層１２内に設けてあり、これらｎ層１４間に
は、ｎ層１４とオーミック接触をし、ｎ層１４間では、
ｎ- 層が露出している領域にショットキー接合を形成す
る電極４が設けられている。

【００２７】そして、これらｐ層２１と電極５、それに
ｎ層１４と電極４のそれぞれからなる部分は、周期的に
複数個設けられており、さらに、単結晶島部の最外周に
もｎ層１４が設けられ、この部分でも、ｎ層１３が表面
に露出した領域とオーミック接触し、且つ、ｎ層１４と
ｎ層１３間のｎ- 層１２が露出している領域にショット
キー接合を形成する電極４が設けられている。

【００２８】この実施例によれば、ｎ層１４及び電極４
と接続したショットキー接合が複数個、設けられている
ため、キャリアを引き抜く領域が増加するので、逆回復
電流を更に小さくすることができ、また、島底のｎ層１
３を通ることなく電流が流れるため、島底のｎ層１３の
抵抗による順方向電圧の上昇を抑えられる。

【００２９】図１１は、本発明を集積回路で用いられて
いる誘電体分離基板に適用した第７の実施例の断面図
で、請求項９に対応したものである。そして、この実施
例が、図５の実施例と異なる点は、図５の実施例におい
て、電極４と５がｎ- 層１２と接触し、ショットキー接
合が形成されている領域に、さらにｐ層２２を設けた点
にある。

【００３０】このｐ層２２は、ショットキー接合下にｐ
ｎ接合を形成する。従って、この実施例によれば、ショ
ットキー接合界面に欠陥が生じても、漏れ電流の増加を
防ぐことができる。なお、ｐ層２１のキャリア濃度は、
１×１０¹⁴／ｃｍ²以下で、その厚さは１００ｎｍ以下
が望ましい。

【００３１】図１２は、本発明を集積回路で用いられて
いる誘電体分離基板に適用した第８の実施例の断面図
で、請求項６の発明に対応したものである。そして、こ
の実施例が、図５の実施例と異なる点は、ｎ層１３と絶
縁膜３０の間に、ｎ層１３より高濃度のｎ+ 層１５を設
けた点にある。この低抵抗のｎ+ 層１５を設けたことに
より埋込層の抵抗が下がり、従って、この実施例によれ
ば、順方向電圧をさらに小さくでき、また、電子の注入
は、ｎ層１３とｎ- 層１２の濃度差できまるので、ｎ+
層１５のみの時より逆回復電流を小さくできる。

【００３２】なお、このｎ+ 層１５とｎ層１３を作るに
は、ｎ+ 層１５の不純物として砒素を、例えばイオン注
入により導入し、ｎ層１３の不純物としてリンを、例え
ばイオン注入により導入するのが望ましい。そうする
と、砒素よりリンのほうが拡散係数が大きいので、同じ
熱処理工程でｎ+ 層とｎ層とが作れるため、プロセスが
簡単化できる。

【００３３】ところで、図１３(a)は、周知のインバー
タ回路におけるアームの等価回路であるが、このアーム
を構成するダイオード５０として本発明によるダイオー
ドを適用し、そしてスイッチング素子６０として横型絶
縁ゲート型バイポーラトランジスタ(ＩＧＢＴ：Insulat
ed Gate Bipolar Transistor)を適用した場合の本発明
の一実施例について、図１３(b)により説明する。

【００３４】この図１３(b)の実施例は、図示のよう
に、まず同じ支持体４０内にｎ- 層１２及びｎ- 層１６
を形成し、そのうちのｎ- 層１２内にダイオード５０を
形成すると共に、ｎ- 層１６内に横型絶縁ゲート型バイ
ポーラトランジスタ６０を形成したもので、このとき、
ｎ- 層１２は絶縁体３０で、ｎ- 層１６は絶縁体３１で
それぞれ取り囲まれ、互いに絶縁されるようになってい
る。

【００３５】そして、一方のｎ- 層１２内には、図５で
説明した実施例と同じ構成によるダイオードを形成し、
これをダイオード５０とする。

【００３６】一方、ｎ- 層１６内には、その表面からｐ
層２３が設けられ、さらにこのｐ層２３内には、同じ
く、その表面からｎ+ 層１８が設けられている。そし
て、これらｎ+ 層１８とｐ層２３、それにｎ- 層１６の
上に絶縁膜３２が設けられ、さらに絶縁膜３２上にはゲ
ート電極８が設けられており、これによりＭＯＳゲート
が形成されている。また、ｐ層２３及びｎ+ 層１８に
は、これらにオーミック接触した電極７が設けられてい
る。

【００３７】また、ｎ- 層１６の表面で、ｐ層２３から
所定の距離を隔てた位置にはｐ+ 層２４が複数個設けら
れ、これらｐ+ 層２４にオーミック接触し、且つ、ｐ+
層２４の間で、ｎ- 層１６が露出している領域にショッ
トキー接合を形成する電極６が形成されている。さら
に、ｐ+ 層２４とｎ- 層１６間にはｎ層１７が設けられ
ている。このとき、正孔の注入が抑え過ぎにならないよ
うにするため、ｎ層１７は電極６とオーミック接触しな
いようにするのが望ましい。

【００３８】この実施例によれば、ダイオード５０のア
ノード及びカソード、さらには横型絶縁ゲート型バイポ
ーラトランジスタ６０のコレクタに、それぞれショット
キー接合を持たせてあるため、キャリアの注入が抑えら
れ、高速で動作するインバータ回路を得ることができ
る。

【００３９】なお、大きな電流を流すため、つまり大容
量化のためには、ダイオード５０として、図中にＣとし
て示した領域を基本単位とし、また横型絶縁ゲート型バ
イポーラトランジスタ６０としては、Ｂとして示した領
域を基本単位として、それぞれ複数の領域を形成して並
列に接続してやればよい。

【００４０】次に、図１４は、図１３の実施例によるダ
イオード５０と、横型絶縁ゲート型バイポーラトランジ
スタ６０を用いて３相のインバータ回路の主回路を構成
し、さらに、そのＵ、Ｖ、Ｗの各相の駆動回路７１、７
２、７３と、制御回路７４とを同一の半導体基板上に形
成して集積回路とした場合の本発明の一実施例を示した
もので、図中、５１、５２、５３、５４、５５、それに
５６が図１３の実施例によるダイオード５０と同じ構成
のダイオードであり、６１、６２、６３、６４、６５、
それに６６が図１３の実施例による横型絶縁ゲート型バ
イポーラトランジスタと同じ構成の横型絶縁ゲート型バ
イポーラトランジスタであり、図中点線で囲んだ部分
が、一つの半導体基板上に形成した部分を表わしてい
る。

【００４１】この図１４に示した本発明の一実施例によ
る半導体集積回路は、ライフタイムを短縮しなくても高
速に動作するという特徴を持ち、さらに逆回復電流が小
さいので、ノイズ誤動作がしにくいという特徴を持つ。

【００４２】ところで、以上の実施例によるダイオード
及び半導体集積回路において、さらに高速化が要求され
る場合には、少数キャリアのライフタイムを電子線照射
等で短縮しても良い。

【００４３】なお、以上の実施例で用いられているｎ-
層、ｎ層、それにｎ+ 層の各層は、この順で不純物濃度
が高くなるｎ型半導体層を示しており、同様に、ｐ-
層、ｐ層、それにｐ+ 層の各層についても、この順で不
純物濃度が高くなるｐ型半導体層を示している。

【００４４】また、以上の実施例において、各層の導電
型においてｎ型とｐ型を入れ替えても同様の効果が得ら
れるのは、言うまでもない。

【００４５】

【発明の効果】本発明によれば、第２の半導体領域及び
第３の半導体領域から注入されるキャリアの数を減少さ
せることができるので、少数キャリアのライフタイムを
短縮することなくダイオードの逆回復電流を小さくでき
る。さらにショットキー接合を通じてキャリアを引き抜
けるためダイオードを高速化できる。

【図面の簡単な説明】

【図１】本発明によるダイオードの第１の実施例を示す
の断面図である。

【図２】本発明の実施例によるダイオードと従来例によ
るダイオードの過剰キャリアの分布を示した特性図であ
る。

【図３】本発明の実施例によるダイオードと従来例によ
るダイオードの逆回復波形を示す特性図である。

【図４】本発明によるダイオードを集積回路で用いられ
ている誘電体分離基板に適用した第２の実施例の断面図
である。

【図５】本発明によるダイオードを集積回路で用いられ
ている誘電体分離基板に適用した第３の実施例の断面図
である。

【図６】第３の実施例の平面図である。

【図７】本発明によるダイオードを集積回路で用いられ
ている誘電体分離基板に適用した第４の実施例の断面図
である。

【図８】第４の実施例の平面図である。

【図９】本発明によるダイオードを集積回路で用いられ
ている誘電体分離基板に適用した第５の実施例の断面図
である。

【図１０】本発明によるダイオードを集積回路で用いら
れている誘電体分離基板に適用した第６の実施例の断面
図である。

【図１１】本発明によるダイオードを集積回路で用いら
れている誘電体分離基板に適用した第７の実施例の断面
図である。

【図１２】本発明によるダイオードを集積回路で用いら
れている誘電体分離基板に適用した第８の実施例の断面
図である。

【図１３】本発明による半導体集積回路の第１の実施例
を示す断面図である。

【図１４】本発明による半導体集積回路の第２の実施例
を示す回路図である。

【図１５】従来例によるダイオードの断面図である。

【符号の説明】

２〜７電極８ゲート電極１０ｎ- 層１１ｎ層１２ｎ- 層１３ｎ層１４ｎ層１５ｎ+ 層１６ｎ層１７ｎ層１８ｎ+ 層２０ｐ層２１ｐ層２２ｐ層２３ｐ層２４ｐ+ 層３０絶縁膜３１絶縁膜３２ゲート絶縁膜４０支持体５０〜５６ダイオード６０〜６６横型絶縁ゲートバイポーラトランジスタ７１Ｕ相駆動回路７２Ｖ相駆動回路７３Ｗ相駆動回路７４制御回路

Claims

【特許請求の範囲】

【請求項１】一方導電型の第１の半導体領域と、前記
第１の半導体領域の一方の主表面の複数の個所から該第
一の半導体領域内にそれぞれ独立して伸びた他方導電型
の第２の半導体領域と、前記第２の半導体領域とオーミ
ック接触するとともに前記第２の半導体領域間の前記第
１の半導体領域が露出している領域にショットキー接合
を形成する第１の電極と、前記第１の半導体領域の他方
の主表面の複数の個所から該第一の半導体領域内にそれ
ぞれ独立して伸びた前記第一の半導体領域より高濃度の
一方導電型の第３の半導体領域と、前記第３の半導体領
域とオーミック接触すると共に前記第３の半導体領域間
の前記第１の半導体領域が露出している領域にショット
キー接合を形成する第２の電極とで構成されていること
を特徴とするダイオード。
【請求項２】一方の主表面が露出するようにして支持
基板内に絶縁膜で区画形成した一方導電型の第１の半導
体領域と、前記第１の半導体領域の一方の主表面の複数
の個所から該第一の半導体領域内にそれぞれ独立して伸
びた他方導電型の第２の半導体領域と、前記第２の半導
体領域とオーミック接触すると共に前記第２の半導体領
域間の前記第１の半導体領域が露出している領域にショ
ットキー接合を形成する第１の電極と、前記第１の半導
体領域と前記絶縁膜間に形成され前記第１の半導体領域
より高濃度の一方導電型を有する第３の半導体領域と、
前記第３の半導体領域が主表面に露出している領域とオ
ーミック接触すると共に前記第１の半導体領域が露出し
ている領域にショットキー接合を形成する第２の電極と
で構成されていることを特徴とするダイオード。
【請求項３】請求項２の発明において、前記第１の半
導体領域の一方の主表面で前記第２の半導体領域と前記
第３の半導体領域間に位置する個所から前記第一の半導
体領域内に伸びた前記第一の半導体領域より高濃度の一
方導電型を有する第４の半導体領域を設け、前記第２の
電極が前記第４の半導体領域に対してもオーミック接触
するように構成されていること特徴とするダイオード。
【請求項４】請求項２又は請求項３の発明において、
前記第３の半導体領域が部分的に取り除かれていること
を特徴とするダイオード。
【請求項５】請求項４の発明において、前記第３の半
導体領域と前記絶縁膜間に設けられ、前記第３の半導体
領域とオーミック接触すると共に前記第３の半導体領域
間の前記第１の半導体領域が露出している領域にショッ
トキー接合を形成する第４の電極が設けられていること
を特徴とするダイオード。
【請求項６】請求項２又は３の発明において、前記第
３の半導体領域と前記絶縁膜間に前記第３の半導体領域
より高濃度の一方導電型の第５の半導体領域が設けられ
ていることを特徴とするダイオード。
【請求項７】請求項３の発明において、前記第２の半
導体領域と第１の電極とからなる部分が前記第１の半導
体領域の一方の主表面において少なくとも２群に分かれ
て形成されており、これらの群の間に、さらに前記第４
の半導体領域と前記第２の電極とからなる部分が独立に
形成されていることを特徴とするダイオード。
【請求項８】請求項７の発明において、複数個の前記
第２の半導体領域と、それより離れて形成された複数個
の前記第４の半導体領域と、前記第１及び第２の電極と
からなる部分を基本単位とし、これらが複数個設けられ
ていることを特徴とするダイオード。
【請求項９】請求項１乃至８の発明において、ショッ
トキー接合を形成する電極の下にｐｎ接合が設けられて
いることを特徴とするダイオード。
【請求項１０】半導体基板に相互に電気的に絶縁して
設けられた複数個の半導体領域を備え、その中の少なく
とも１の半導体領域に、請求項１乃至請求項９の発明に
よるダイオードの何れかが形成されていることを特徴と
する半導体集積回路。
【請求項１１】請求項１０の発明において、前記少な
くとも１の半導体領域に、コレクタにｐｎ接合及びショ
ットキー接合を持つ横型絶縁ゲートバイポーラトランジ
スタが形成されていることを特徴とする半導体集積回
路。
【請求項１２】請求項１１の発明において、前記ダイ
オード及び前記横型絶縁ゲートバイポーラトランジスタ
がインバータ回路の主回路を形成し、前記少なくとも１
の半導体領域に、この主回路を駆動する駆動回路及びこ
の駆動回路を制御する制御回路とが形成されたことを特
徴とする半導体集積回路。