TWI466183B - 肖特基二極體及其製造方法 - Google Patents

肖特基二極體及其製造方法 Download PDF

Info

Publication number
TWI466183B
TWI466183B TW100132079A TW100132079A TWI466183B TW I466183 B TWI466183 B TW I466183B TW 100132079 A TW100132079 A TW 100132079A TW 100132079 A TW100132079 A TW 100132079A TW I466183 B TWI466183 B TW I466183B
Authority
TW
Taiwan
Prior art keywords
guard ring
region
ring region
schottky diode
schottky
Prior art date
Application number
TW100132079A
Other languages
English (en)
Other versions
TW201222649A (en
Inventor
Ji-Hyoung Yoo
Original Assignee
Monolithic Power Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Monolithic Power Systems Inc filed Critical Monolithic Power Systems Inc
Publication of TW201222649A publication Critical patent/TW201222649A/zh
Application granted granted Critical
Publication of TWI466183B publication Critical patent/TWI466183B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

肖特基二極體及其製造方法
本發明的實施例涉及一種半導體裝置，更具體地，涉及一種肖特基二極體及其製作方法。
金屬與輕摻雜的半導體材料接觸會產生一個類似於PN接面的接觸結構，稱為肖特基接觸，用於製作肖特基二極體。外加正向電壓時，肖特基二極體處於導通狀態，電流流過二極體；外加反向電壓時，肖特基二極體處於關斷狀態。理想情況下，反向電流為0。但實際上，肖特基二極體不是理想裝置，會流過少量的反向漏電流。反向漏電流會影響電路的性能，降低電路的效率。肖特基二極體的擊穿電壓是肖特基二極體反向擊穿前兩端允許施加的最大反向電壓。綜上所述，在實際應用中期望肖特基二極體具有高的擊穿電壓和小的反向漏電流。
圖1是現有的肖特基二極體100的剖視圖。該肖特基二極體100包括輕摻雜的N阱11、用作肖特基接觸結構的金屬接觸12以及重摻雜的N型陰極接觸區14。為了使肖特基二極體100具有小的反向漏電流和高的擊穿電壓，常需要降低金屬接觸12與N阱11之間的大電場。如圖1所示，肖特基二極體100製作有接面深度較深的輕摻雜P型保護環15以降低金屬接觸12附近的大電場。該肖特基二極體100還可以包括位於輕摻雜的N阱11之下的重摻雜的N型掩埋層13(簡稱NBL))、以及位於金屬接觸12和N型陰極接觸區14之間的場氧層16。
圖2是圖1所示肖特基二極體100的佈局示意圖。陰極接觸區14位於肖特基二極體100佈局的最外緣。在肖特基二極體100的中心放置金屬接觸12，P型保護環區15位於該金屬接觸12的外緣。然而，P型保護環區15具有較深的接面深度，佔用面積大，因此現有肖特基二極體100的集成密度較差。
本發明要解決的技術問題是提供一種肖特基二極體及其製作方法，該肖特基二極體的擊穿電壓高、反向漏電流小，且具有高的集成密度。
根據本發明一實施例的肖特基二極體，包括：半導體層，具有第一摻雜類型；保護環區，包括第一保護環區和第二保護環區，位於半導體層內，具有第二摻雜類型，其中所述第一保護環區至少部分地圍繞所述第二保護環區；金屬接觸，位於半導體層和保護環區上方；以及陰極接觸區，位於半導體層內，具有第一摻雜類型。
根據本發明一實施例的肖特基二極體，包括：陰極區，包括陰極接觸區，該陰極接觸區具有第一摻雜類型；陽極區，包括金屬接觸和肖特基介面，其中金屬接觸位於肖特基介面的上方，肖特基介面具有第一摻雜類型；以及保護環區，具有第二摻雜類型，其中所述保護環區與所述肖特基介面彼此交叉。
根據本發明一實施例的肖特基二極體製作方法，包括：製作陰極區；製作第一保護環區；製作第二保護環區，其中所述第一保護環區至少部分地圍繞第二保護環區；在第一保護環區和第二保護環區上方製作金屬接觸。
下面參照附圖充分描述本發明的示範實施例。在下面對本發明的詳細描述中，為了更好的理解本發明，描述了大量的細節。然而，本領域技術人員將理解，沒有這些具體細節，本發明同樣可以實施。本發明可以以許多不同形式體現，不應理解為局限於這裏闡述的示範實施方式。此外，圖中顯示的區域實質上是示意性的，它們的形狀不意圖限制本發明的範圍。還應理解，附圖不是按比例畫的，為了清晰，層和區域的尺寸可被放大。
圖3是根據本發明一實施例的肖特基二極體300的剖視圖，該肖特基二極體300製作有外側保護環區(或稱第一保護環區)和內側保護環區(或稱第二保護環區)，其中外側保護環區至少部分地圍繞內側保護環區。由於採用這樣的結構，使得反向漏電流減小、並改善肖特基二極體的擊穿電壓。
如圖3所示，肖特基二極體300包括P型半導體基底30、N型半導體層31、金屬接觸32、重摻雜的N型陰極接觸區34和P型保護環區。其中N型半導體層31位於P型半導體基底30之上。P型保護環區位於N型半導體層31內，包括外側保護環區351和內側保護環區352，外側保護環區351至少部分地圍繞內側保護環區352。金屬接觸32位於N型半導體層31和P型保護環區351、352的上方。N型陰極接觸區34形成於N型半導體層31內。
在一個實施例中，外側保護環區351環繞內側保護環區352。在一個實施例中，外側保護環區351和內側保護環區352彼此接觸構成一個完整的保護環區。在其他實施例中，外側保護環區351和內側保護環區352可以是分隔的不同區域。
在一個實施例中，外側保護環區351位於金屬接觸32的外緣。
在一個實施例中，肖特基二極體300進一步包括位於P型半導體基底30和N型半導體層31之間的重摻雜的N型掩埋層(NBL)33。在一個實施例中，半導體基底30和N型掩埋層33統稱為半導體基底。在一些實施例中，N型掩埋層33不是必須存在的。在一個實施例中，肖特基二極體300還進一步包括位於金屬接觸32和陰極接觸區34之間的場氧層36。在一些實施例中，可用其他絕緣材料來代替場氧層36來實現隔離。
在一個實施例中，外側保護環區351具有比內側保護環區352深的接面深度。保護環區的接面深度越深，肖特基二極體可實現的擊穿電壓越高。在一個實施例中通過控制保護環區351、352的深度可調節肖特基二極體300的擊穿電壓。
在一個實施例中，內側保護環區352包括多個窄的帶狀區。內側保護環區352的多個帶狀區彼此靠近，可進一步減小肖特基二極體300的反向漏電流。在擊穿電壓與載流能力一定時，內側保護環區352的多個帶狀區與外側保護環區351採用合理佈局，可有效減小肖特基二極體300的尺寸。肖特基二極體300可以與其他半導體裝置集成在一個積體電路中。
從俯視的角度看肖特基二極體300，該肖特基二極體300包括陽極區、陰極區以及P型保護環區351、352，其中陽極區包括金屬接觸32和肖特基介面310。金屬接觸32位於N型半導體層31的上表面上，在N型半導體層31內靠近上表面的區域形成與P型保護環區彼此交叉的肖特基介面310。陰極區包括陰極接觸區34.。陰極區還可進一步包括位於陰極接觸區34之上的金屬層，用作陰極電極。
在一個實施例中，金屬接觸32為鈦，半導體材料為矽。N型半導體層31是輕摻雜的半導體材料。如圖3所示的實施例中，N型半導體層31是輕摻雜的N阱。
圖4是根據本發明一實施例的肖特基二極體400的佈局示意圖。如圖4所示，右上方向斜線填充區表示陰極接觸區34，點狀填充區表示P型保護環區351、352，左上方向斜線填充區表示金屬接觸32。其中P型保護環區是柵格狀的，外側保護環區351圍繞內側保護環區352。陰極接觸區34環繞P型保護環區。金屬接觸32覆蓋絕大部分保護環區351、352，其中外側保護環區351位於金屬接觸32的邊緣。位於金屬接觸32下方與P型保護環區形成互補的區域是肖特基介面310。從圖4中可以看出，肖特基介面310與P型保護環區351、352是彼此交叉的。這裏“交叉”的意思是，從肖特基二極體400的俯視圖可以找到這樣一個方向(例如S-S)，從該方向可切出至少三個帶狀保護環區。
保護環區可以多種形式存在，使得外側保護環區至少部分地包圍內側保護環區，且肖特基介面與保護環區彼此交叉。
圖5A，5B是根據本發明實施例的肖特基介面與保護環區彼此交叉的示例圖。
圖5A所示的示例圖中，外側保護環區551A呈圓環形，環繞著內側保護環區552A，其中內側保護環區552A包括多個分立的帶狀區。位於金屬接觸52A下方的肖特基介面510A與外側保護環區551A和內側保護環區552A彼此交叉。
圖5B所示的示例圖中，外側保護環區551B和內側保護環區552B是柵格狀的。外側保護環區551B包圍內側保護環區552B。位於金屬接觸52B下方的肖特基介面510B與外側保護環區551B和內側保護環區552B彼此交叉。
圖6為根據本發明一實施例的肖特基二極體600的佈局示意圖。肖特基二極體600包括陰極接觸區64、多個保護環區65、多個金屬接觸62以及N型半導體層61。陰極接觸區64呈柵格狀，具有三個格子。在每個格子640內，包含保護環區65和位於保護環區65之上的金屬接觸62。因而肖特基二極體600的陽極被劃分為A1，A2和A3三個陽極島。內側保護環區652包括多個帶狀區，可減小反向漏電流。在其他實施例中，陰極接觸區64可以為其他形狀，例如網紋狀，將陽極區劃分為多個陽極島。
在一個實施例中，對於一個鈦矽肖特基二極體(金屬接觸為鈦、N型半導體層為矽)，只有一個保護環區的傳統肖特基二極體的擊穿電壓為33V，正向電流與反向漏電流的比值為9。而如圖6所示的肖特基二極體600，具有外側保護環區651和內側保護環區652，該肖特基二極體600的擊穿電壓可提高到59V，且其正向電流與反向漏電流的比值也可提高到165。
圖7所示為根據本發明一實施的肖特基二極體製作方法流程圖，包括步驟701~704：
在步驟701，製作陰極區。在一個實施例中，步驟701包括製作N型陰極接觸區和位於陰極接觸區上方的金屬層，該金屬層用作陰極電極。
在步驟702，製作具有第一深度的第一保護環區。
在步驟703，製作具有第二深度的第二保護環區，第一保護環區至少部分地圍繞第二保護環區。在一個實施例中，第一保護環區和第二保護環區為P型摻雜。
在一個實施例中，第二深度小於第一深度。在一個實施例中，通過控制第一保護環區的深度可以控制肖特基二極體的擊穿電壓。
在步驟702和703之後，可採用退火製程。
在步驟704，製作金屬接觸，該金屬接觸的位於第一保護環區和第二保護環區的上方。
採用不同的步驟製作第一保護環區和第二保護環區，可使得保護環區具有確定的形狀，且保護環區與肖特基介面彼此交叉。在一個實施例中，第二保護環區先於第一保護環區製作，具有較淺的接面深度。
上述實施例均涉及N型肖特基二極體裝置，由於P型肖特基二極體裝置的各個摻雜區域的類型與N型肖特基二極體裝置相反，因此本發明的實施例僅僅需要稍作改變就可以應用於P型肖特基二極體裝置。P型肖特基二極體裝置同樣滿足本發明的精神和保護範圍。
上述本發明的說明書和實施方式僅僅以示例性的方式對本發明進行了說明，這些實施例不是完全詳盡的，並不用於限定本發明的範圍。對於公開的實施例進行變化和修改都是可能的，其他可行的選擇性實施例和對實施例中元件的等同變化可以被本技術領域的普通技術人員所瞭解。本發明所公開的實施例的其他變化和修改並不超出本發明的精神和保護範圍。
11．．．N阱
12．．．金屬接觸
13．．．N型掩埋層
14．．．N型陰極接觸區
15．．．P型保護環
16．．．場氧層
30．．．半導體基底
31．．．N型半導體層
32．．．金屬接觸
33．．．N型掩埋層
34．．．陰極接觸區
36．．．場氧層
52A．．．金屬接觸
52B．．．金屬接觸
61．．．N型半導體層
62．．．金屬接觸
64．．．陰極接觸區
65．．．保護環區
100．．．肖特基二極體
300．．．肖特基二極體
310．．．肖特基介面
351．．．保護環區
352．．．保護環區
400．．．肖特基二極體
510A．．．肖特基介面
510B．．．肖特基介面
551A．．．外側保護環區
551B．．．外側保護環區
552A．．．內側保護環區
552B．．．內側保護環區
600．．．肖特基二極體
640．．．格子
651．．．外側保護環區
652．．．內側保護環區
為了更好的理解本發明，將根據以下附圖對本發明進行詳細描述：
圖1是現有的肖特基二極體100的剖視圖；
圖2是圖1所示肖特基二極體100的佈局示意圖；
圖3是根據本發明一實施例的肖特基二極體300的剖視圖；
圖4是根據本發明一實施例的肖特基二極體400的佈局示意圖；
圖5A，5B是根據本發明實施例的肖特基介面與保護環區彼此交叉的示例圖；
圖6是根據本發明一實施例的肖特基二極體600的佈局示意圖；
圖7是根據本發明一實施例的肖特基二極體製作方法的流程圖。
30．．．半導體基底
31．．．N型半導體層
32．．．金屬接觸
33．．．N型掩埋層
34．．．陰極接觸區
36．．．場氧層
300．．．肖特基二極體
310．．．肖特基介面
351．．．保護環區
352．．．保護環區

Claims (18)

  1. 一種肖特基二極體，包括：半導體層，具有第一摻雜類型；保護環區，包括第一保護環區和第二保護環區，位於半導體層內，具有第二摻雜類型，其中該第一保護環區至少部分地圍繞所述第二保護環區；金屬接觸，位於半導體層和保護環區上方；以及陰極接觸區，位於半導體層內，具有第一摻雜類型，該陰極接觸區環繞該保護環區。
  2. 如申請專利範圍第1項所述的肖特基二極體，其中該第二保護環區具有比該第一保護環區淺的接面深度。
  3. 如申請專利範圍第1項所述的肖特基二極體，其中該第二保護環區包括多個帶狀區。
  4. 如申請專利範圍第1項所述的肖特基二極體，包括多個保護環區和多個金屬接觸，其中每個金屬接觸位於一個保護環區之上，陰極接觸區至少部分地圍繞每個保護環區。
  5. 如申請專利範圍第4項所述的肖特基二極體，其中該陰極接觸區呈柵格狀，具有多個格子，其中每個保護環區位於一個格子中。
  6. 如申請專利範圍第1項所述的肖特基二極體，其中該第一保護環區位於金屬接觸的外緣。
  7. 如申請專利範圍第1項所述的肖特基二極體，進一步包括： 掩埋層，具有第一摻雜類型，其中該掩埋層具有比該半導體層高的摻雜濃度。
  8. 如申請專利範圍第1項所述的肖特基二極體，其中金屬接觸緊靠半導體層，在半導體層內形成與保護環區彼此交叉的肖特基介面。
  9. 如申請專利範圍第1項所述的肖特基二極體，其中第一摻雜類型為N型，第二摻雜類型為P型。
  10. 如申請專利範圍第1項所述的肖特基二極體，進一步包括：場氧層，位於金屬接觸和陰極接觸區之間。
  11. 一種肖特基二極體，包括：陰極區，包括陰極接觸區，該陰極接觸區具有第一摻雜類型；陽極區，包括金屬接觸和肖特基介面，其中該金屬接觸位於該肖特基介面的上方，該肖特基介面具有第一摻雜類型；以及保護環區，具有第二摻雜類型，其中該保護環區與該肖特基介面彼此交叉，其中該陰極區環繞該保護環區。
  12. 如申請專利範圍第11項所述的肖特基二極體，其中該保護環區包括第一保護環區和第二保護環區，該第二保護環區具有比該第一保護環區淺的接面深度。
  13. 如申請專利範圍第11項所述的肖特基二極體，其中該保護環區呈柵格狀。
  14. 如申請專利範圍第11項所述的肖特基二極體，其 中該陰極接觸區呈柵格狀，將該陽極區劃分為多個陽極島。
  15. 如申請專利範圍第11項所述的肖特基二極體，其中該第一摻雜類型為N型，該第二摻雜類型為P型。
  16. 一種肖特基二極體的製作方法，包括：製作陰極區；製作第一保護環區；製作第二保護環區，其中該第一保護環區至少部分地圍繞該第二保護環區，其中該陰極區環繞該第一保護環區和該第二保護環區；在該第一保護環區和該第二保護環區上方製作金屬接觸。
  17. 如申請專利範圍第16項所述的方法，其中該第二保護環區具有比該第一保護環區淺的接面深度。
  18. 如申請專利範圍第16項所述的方法，進一步包括透過控制該第一保護環區的深度來調節該肖特基二極體的擊穿電壓。
TW100132079A 2010-09-07 2011-09-06 肖特基二極體及其製造方法 TWI466183B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US38065510P 2010-09-07 2010-09-07

Publications (2)

Publication Number Publication Date
TW201222649A TW201222649A (en) 2012-06-01
TWI466183B true TWI466183B (zh) 2014-12-21

Family

ID=45428268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100132079A TWI466183B (zh) 2010-09-07 2011-09-06 肖特基二極體及其製造方法

Country Status (3)

Country Link
US (1) US8749014B2 (zh)
CN (2) CN202205753U (zh)
TW (1) TWI466183B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111416A1 (it) 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US8368167B1 (en) * 2011-09-30 2013-02-05 Chengdu Monolithic Power Systems, Inc. Schottky diode with extended forward current capability
KR101415878B1 (ko) * 2012-08-28 2014-07-09 주식회사 시지트로닉스 고전압 초고속 회복 에피다이오드 및 그 제조 방법
JP6356592B2 (ja) * 2014-12-17 2018-07-11 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
US9583561B2 (en) * 2015-03-27 2017-02-28 Monolithic Power Systems, Inc. Schottky diodes with mesh style region and associated methods
CN105185698A (zh) * 2015-08-11 2015-12-23 上海华虹宏力半导体制造有限公司 减少沟道功率器件的源漏击穿电压蠕变的方法
CN107046065B (zh) * 2017-04-06 2023-12-01 淄博汉林半导体有限公司 一种内建肖特基界面的垂直场效应二极管的制造方法
US11545449B2 (en) 2018-06-25 2023-01-03 Intel Corporation Guard ring structure for an integrated circuit
CN109638084B (zh) 2018-12-11 2021-12-03 成都芯源系统有限公司 一种横向肖特基二极管及其制作方法
CN112531008A (zh) * 2019-09-19 2021-03-19 上海先进半导体制造股份有限公司 肖特基二极管的制作方法以及肖特基二极管
US20210359124A1 (en) * 2020-05-12 2021-11-18 Monolithic Power Systems, Inc. Schottky contact region for hole injection suppression

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200301568A (en) * 2001-12-21 2003-07-01 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
CN101621080A (zh) * 2008-10-14 2010-01-06 常州星海电子有限公司 一种高抗静电肖特基二极管
TW201007947A (en) * 2008-08-08 2010-02-16 Sony Corp Semiconductor device and method of manufacturing the same

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
US7348643B2 (en) * 2006-06-06 2008-03-25 Texas Instruments Incorporated Semiconductor dual guardring arrangement
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US7875950B2 (en) * 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
WO2010028171A1 (en) 2008-09-04 2010-03-11 Monolithic Power Systems, Inc. Low leakage and/or low turn-on voltage schottky diode

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200301568A (en) * 2001-12-21 2003-07-01 Sanken Electric Co Ltd Semiconductor device and its manufacturing method
US20090283841A1 (en) * 2008-01-30 2009-11-19 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
TW201007947A (en) * 2008-08-08 2010-02-16 Sony Corp Semiconductor device and method of manufacturing the same
CN101621080A (zh) * 2008-10-14 2010-01-06 常州星海电子有限公司 一种高抗静电肖特基二极管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Also Published As

Publication number Publication date
CN202205753U (zh) 2012-04-25
US20120056294A1 (en) 2012-03-08
US8749014B2 (en) 2014-06-10
TW201222649A (en) 2012-06-01
CN102315281A (zh) 2012-01-11
CN102315281B (zh) 2013-09-18

Similar Documents

Publication Publication Date Title
TWI466183B (zh) 肖特基二極體及其製造方法
US7863682B2 (en) SIC semiconductor having junction barrier Schottky diode
JP4500891B1 (ja) Ｐｉｎダイオード
WO2015145929A1 (ja) 半導体装置
WO2013080417A1 (ja) 半導体装置
TWI473248B (zh) 結合高低壓元件之半導體芯片
JP6214680B2 (ja) 炭化珪素半導体装置
JP5474218B2 (ja) 半導体装置
JP2008016461A (ja) 半導体装置
KR101955055B1 (ko) 전력용 반도체 소자 및 그 소자의 제조 방법
US10032866B2 (en) Semiconductor device and method of manufacturing semiconductor device
US10062746B2 (en) Semiconductor rectifier and manufacturing method thereof
US9515136B2 (en) Edge termination structure for a power integrated device and corresponding manufacturing process
JP2008244371A (ja) ショットキバリア半導体装置とその製造方法
WO2016071969A1 (ja) 半導体素子
TWI405318B (zh) 靜電放電防護裝置及其製造方法與用於靜電放電裝置之汲極
TWI621274B (zh) 半導體元件及其製造方法
JP2015070185A (ja) 半導体装置及びその製造方法
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same
JP2007235064A (ja) ショットキーバリア半導体装置及びその製造方法
JP2013175607A (ja) ショットキーバリアダイオード
TWI538055B (zh) 接面位障蕭特基二極體的製造方法
JP6935373B2 (ja) 半導体装置
TWI545760B (zh) 高壓半導體元件
TWI383506B (zh) 蕭基二極體裝置及其製造方法