CN202205753U - 一种肖特基二极管 - Google Patents

一种肖特基二极管 Download PDF

Info

Publication number
CN202205753U
CN202205753U CN201120329920XU CN201120329920U CN202205753U CN 202205753 U CN202205753 U CN 202205753U CN 201120329920X U CN201120329920X U CN 201120329920XU CN 201120329920 U CN201120329920 U CN 201120329920U CN 202205753 U CN202205753 U CN 202205753U
Authority
CN
China
Prior art keywords
guard ring
ring district
schottky diode
type
doping type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201120329920XU
Other languages
English (en)
Inventor
柳志亨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Monolithic Power Systems Co Ltd
Original Assignee
Chengdu Monolithic Power Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Monolithic Power Systems Co Ltd filed Critical Chengdu Monolithic Power Systems Co Ltd
Application granted granted Critical
Publication of CN202205753U publication Critical patent/CN202205753U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66143—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps

Abstract

本实用新型公开了一种肖特基二极管。该肖特基二极管包括半导体层，具有第一掺杂类型；保护环区，包括第一保护环区和第二保护环区，位于半导体层内，具有第二掺杂类型，其中所述第一保护环区至少部分地围绕所述第二保护环区；金属接触，位于半导体层和保护环区上方；以及阴极接触区，位于半导体层内，具有第一掺杂类型。利用本实用新型所揭示的肖特基二极管，可以有效提高其击穿电压和正向载流能力，节省芯片的尺寸面积。

Description

一种肖特基二极管
技术领域
本实用新型的实施例涉及一种半导体器件，更具体地，涉及一种肖特基二极管。
背景技术
金属与轻掺杂的半导体材料接触会产生一个类似于PN结的接触结构，称为肖特基接触，用于制作肖特基二极管。外加正向电压时，肖特基二极管处于导通状态，电流流过二极管；外加反向电压时，肖特基二极管处于关断状态。理想情况下，反向电流为0。但实际上，肖特基二极管不是理想器件，会流过少量的反向漏电流。反向漏电流会影响电路的性能，降低电路的效率。肖特基二极管的击穿电压是肖特基二极管反向击穿前两端允许施加的最大反向电压。综上所述，在实际应用中期望肖特基二极管具有高的击穿电压和小的反向漏电流。
图1是现有的肖特基二极管100的剖视图。该肖特基二极管100包括轻掺杂的N阱11、用作肖特基接触结构的金属接触12以及重掺杂的N型阴极接触区14。为了使肖特基二极管100具有小的反向漏电流和高的击穿电压，常需要降低金属接触12与N阱11之间的大电场。如图1所示，肖特基二极管100制作有结深较深的轻掺杂P型保护环15以降低金属接触12附近的大电场。该肖特基二极管100还可以包括位于轻掺杂的N阱11之下的重掺杂的N型掩埋层13(简称NBL))、以及位于金属接触12和N型阴极接触区14之间的场氧层16。
图2是图1所示肖特基二极管100的布局示意图。阴极接触区14位于肖特基二极管100布局的最外缘。在肖特基二极管100的中心放置金属接触12，P型保护环区15位于该金属接触12的外缘。然而，P型保护环区15具有较深的结深，占用面积大，因此现有肖特基二极管100的集成密度较差。
实用新型内容
本实用新型要解决的技术问题是提供一种肖特基二极管，该肖特基二极管的击穿电压高、反向漏电流小，且具有高的集成密度。
根据一实施例的肖特基二极管，包括：半导体层，具有第一掺杂类型；保护环区，包括第一保护环区和第二保护环区，位于半导体层内，具有第二掺杂类型，其中所述第一保护环区至少部分地围绕所述第二保护环区；金属接触，位于半导体层和保护环区上方；以及阴极接触区，位于半导体层内，具有第一掺杂类型。
根据一个实施例，所述第二保护环区具有比所述第一保护环区浅的结深。
根据一个实施例，所述第二保护环区包括多个带状区。
根据一个实施例，所述的肖特基二极管进一步包括多个保护环区和多个金属接触，其中每个金属接触位于一个保护环区之上，阴极接触区至少部分地围绕每个保护环区。
根据一个实施例，所述阴极接触区呈栅格状，具有多个格子，其中每个保护环区位于一个格子中。
根据一个实施例，所述第一保护环区位于金属接触的外缘。
根据一个实施例，所述肖特基二极管进一步包括：掩埋层，具有第一掺杂类型，其中该掩埋层具有比所述半导体层高的掺杂浓度。
根据一个实施例，金属接触紧靠半导体层，在半导体层内形成与保护环区彼此交叉的肖特基界面。
根据一个实施例，第一掺杂类型为N型，第二掺杂类型为P型。
根据一个实施例，第一掺杂类型为P型，第二掺杂类型为N型。
根据一个实施例，所述的肖特基二极管进一步包括：场氧层，位于金属接触和阴极接触区之间。
根据一实施例的肖特基二极管，包括：阴极区，包括阴极接触区，该阴极接触区具有第一掺杂类型；阳极区，包括金属接触和肖特基界面，其中金属接触位于肖特基界面的上方，肖特基界面具有第一掺杂类型；以及保护环区，具有第二掺杂类型，其中所述保护环区与所述肖特基界面彼此交叉。
根据一个实施例，所述保护环区包括第一保护环区和第二保护环区，第二保护环区具有比所述第一保护环区浅的结深。
根据一个实施例，所述保护环区呈栅格状。
根据一个实施例，所述阴极接触区呈栅格状，将阳极区划分为多个阳极岛。
根据一个实施例，第一掺杂类型为N型，第二掺杂类型为P型。
根据一个实施例，第一掺杂类型为P型，第二掺杂类型为N型。
附图说明
为了更好的理解本实用新型，将根据以下附图对本实用新型进行详细描述：
图1是现有的肖特基二极管100的剖视图；
图2是图1所示肖特基二极管100的布局示意图；
图3是根据本实用新型一实施例的肖特基二极管300的剖视图；
图4是根据本实用新型一实施例的肖特基二极管400的布局示意图；
图5A，5B是根据本实用新型实施例的肖特基界面与保护环区彼此交叉的示例图；
图6是根据本实用新型一实施例的肖特基二极管600的布局示意图。
具体实施方式
下面参照附图充分描述本实用新型的示范实施例。在下面对本实用新型的详细描述中，为了更好的理解本实用新型，描述了大量的细节。然而，本领域技术人员将理解，没有这些具体细节，本实用新型同样可以实施。本实用新型可以以许多不同形式体现，不应理解为局限于这里阐述的示范实施方式。此外，图中显示的区域实质上是示意性的，它们的形状不意图限制本实用新型的范围。还应理解，附图不是按比例画的，为了清晰，层和区域的尺寸可被放大。
图3是根据本实用新型一实施例的肖特基二极管300的剖视图，该肖特基二极管300制作有外侧保护环区(或称第一保护环区)和内侧保护环区(或称第二保护环区)，其中外侧保护环区至少部分地围绕内侧保护环区。由于采用这样的结构，使得反向漏电流减小、并改善肖特基二极管的击穿电压。
如图3所示，肖特基二极管300包括P型半导体衬底30、N型半导体层31、金属接触32、重掺杂的N型阴极接触区34和P型保护环区。其中N型半导体层31位于P型半导体衬底30之上。P型保护环区位于N型半导体层31内，包括外侧保护环区351和内侧保护环区352，外侧保护环区351至少部分地围绕内侧保护环区352。金属接触32位于N型半导体层31和P型保护环区351、352的上方。N型阴极接触区34形成于N型半导体层31内。
在一个实施例中，外侧保护环区351环绕内侧保护环区352。在一个实施例中，外侧保护环区351和内侧保护环区352彼此接触构成一个完整的保护环区。在其它实施例中，外侧保护环区351和内侧保护环区352可以是分隔的不同区域。
在一个实施例中，外侧保护环区351位于金属接触32的外缘。
在一个实施例中，肖特基二极管300进一步包括位于P型半导体衬底30和N型半导体层31之间的重掺杂的N型掩埋层(NBL)33。在一个实施例中，半导体衬底30和N型掩埋层33统称为半导体衬底。在一些实施例中，N型掩埋层33不是必须存在的。在一个实施例中，肖特基二极管300还进一步包括位于金属接触32和阴极接触区34之间的场氧层36。在一些实施例中，可用其它绝缘材料来代替场氧层36来实现隔离。
在一个实施例中，外侧保护环区351具有比内侧保护环区352深的结深。保护环区的结深越深，肖特基二极管可实现的击穿电压越高。在一个实施例中通过控制保护环区351、352的深度可调节肖特基二极管300的击穿电压。
在一个实施例中，内侧保护环区352包括多个窄的带状区。内侧保护环区352的多个带状区彼此靠近，可进一步减小肖特基二极管300的反向漏电流。在击穿电压与载流能力一定时，内侧保护环区352的多个带状区与外侧保护环区351采用合理布局，可有效减小肖特基二极管300的尺寸。肖特基二极管300可以与其他半导体器件集成在一个集成电路中。
从俯视的角度看肖特基二极管300，该肖特基二极管300包括阳极区、阴极区以及P型保护环区351、352，其中阳极区包括金属接触32和肖特基界面310。金属接触32位于N型半导体层31的上表面上，在N型半导体层31内靠近上表面的区域形成与P型保护环区彼此交叉的肖特基界面310。阴极区包括阴极接触区34.。阴极区还可进一步包括位于阴极接触区34之上的金属层，用作阴极电极。
在一个实施例中，金属接触32为钛，半导体材料为硅。N型半导体层31是轻掺杂的半导体材料。如图3所示的实施例中，N型半导体层31是轻掺杂的N阱。
图4是根据本实用新型一实施例的肖特基二极管400的布局示意图。如图4所示，右上方向斜线填充区表示阴极接触区34，点状填充区表示P型保护环区351、352，左上方向斜线填充区表示金属接触32。其中P型保护环区是栅格状的，外侧保护环区351围绕内侧保护环区352。阴极接触区34环绕P型保护环区。金属接触32覆盖绝大部分保护环区351、352，其中外侧保护环区351位于金属接触32的边缘。位于金属接触32下方与P型保护环区形成互补的区域是肖特基界面310。从图4中可以看出，肖特基界面310与P型保护环区351、352是彼此交叉的。这里“交叉”的意思是，从肖特基二极管400的俯视图可以找到这样一个方向(例如S-S)，从该方向可切出至少三个带状保护环区。
保护环区可以多种形式存在，使得外侧保护环区至少部分地包围内侧保护环区，且肖特基界面与保护环区彼此交叉。
图5A，5B是根据本实用新型实施例的肖特基界面与保护环区彼此交叉的示例图。
图5A所示的示例图中，外侧保护环区551A呈圆环形，环绕着内侧保护环区552A，其中内侧保护环区552A包括多个分立的带状区。位于金属接触52A下方的肖特基界面510A与外侧保护环区551A和内侧保护环区552A彼此交叉。
图5B所示的示例图中，外侧保护环区551B和内侧保护环区552B是栅格状的。外侧保护环区551B包围内侧保护环区552B。位于金属接触52B下方的肖特基界面510B与外侧保护环区551B和内侧保护环区552B彼此交叉。
图6为根据本实用新型一实施例的肖特基二极管600的布局示意图。肖特基二极管600包括阴极接触区64、多个保护环区65、多个金属接触62以及N型半导体层61。阴极接触区64呈栅格状，具有三个格子。在每个格子640内，包含保护环区65和位于保护环区65之上的金属接触62。因而肖特基二极管600的阳极被划分为A1，A2和A3三个阳极岛。内侧保护环区652包括多个带状区，可减小反向漏电流。在其他实施例中，阴极接触区64可以为其它形状，例如网纹状，将阳极区划分为多个阳极岛。
在一个实施例中，对于一个钛硅肖特基二极管(金属接触为钛、N型半导体层为硅)，只有一个保护环区的传统肖特基二极管的击穿电压为33V，正向电流与反向漏电流的比值为9。而如图6所示的肖特基二极管600，具有外侧保护环区651和内侧保护环区652，该肖特基二极管600的击穿电压可提高到59V，且其正向电流与反向漏电流的比值也可提高到165。
上述实施例均涉及N型肖特基二极管器件，由于P型肖特基二极管器件的各个掺杂区域的类型与N型肖特基二极管器件相反，因此本实用新型的实施例仅仅需要稍作改变就可以应用于P型肖特基二极管器件。P型肖特基二极管器件同样满足本实用新型的精神和保护范围。
上述本实用新型的说明书和实施方式仅仅以示例性的方式对本实用新型进行了说明，这些实施例不是完全详尽的，并不用于限定本实用新型的范围。对于公开的实施例进行变化和修改都是可能的，其他可行的选择性实施例和对实施例中元件的等同变化可以被本技术领域的普通技术人员所了解。本实用新型所公开的实施例的其他变化和修改并不超出本实用新型的精神和保护范围。

Claims (15)

1.一种肖特基二极管，其特征在于，包括：
半导体层，具有第一掺杂类型；
保护环区，包括第一保护环区和第二保护环区，位于半导体层内，具有第二掺杂类型，其中所述第一保护环区至少部分地围绕所述第二保护环区；
金属接触，位于半导体层和保护环区上方；以及
阴极接触区，位于半导体层内，具有第一掺杂类型。
2.如权利要求1所述的肖特基二极管，其特征在于，所述第二保护环区具有比所述第一保护环区浅的结深。
3.如权利要求1所述的肖特基二极管，其特征在于，所述第二保护环区包括多个带状区。
4.如权利要求1所述的肖特基二极管，其特征在于，进一步包括多个保护环区和多个金属接触，其中每个金属接触位于一个保护环区之上，阴极接触区至少部分地围绕每个保护环区。
5.如权利要求4所述的肖特基二极管，其特征在于，所述阴极接触区呈栅格状，具有多个格子，其中每个保护环区位于一个格子中。
6.如权利要求1所述的肖特基二极管，其特征在于，所述第一保护环区位于金属接触的外缘。
7.如权利要求1所述的肖特基二极管，其特征在于，进一步包括：
掩埋层，具有第一掺杂类型，其中该掩埋层具有比所述半导体层高的掺杂浓度。
8.如权利要求1所述的肖特基二极管，其特征在于，金属接触紧靠半导体层，在半导体层内形成与保护环区彼此交叉的肖特基界面。
9.如权利要求1所述的肖特基二极管，其特征在于，第一掺杂类型为N型，第二掺杂类型为P型。
10.如权利要求1所述的肖特基二极管，其特征在于，进一步包括：
场氧层，位于金属接触和阴极接触区之间。
11.一种肖特基二极管，其特征在于，包括：
阴极区，包括阴极接触区，该阴极接触区具有第一掺杂类型；
阳极区，包括金属接触和肖特基界面，其中金属接触位于肖特基界面的上方，肖特基界面具有第一掺杂类型；以及
保护环区，具有第二掺杂类型，其中所述保护环区与所述肖特基界面彼此交叉。
12.如权利要求11所述的肖特基二极管，其特征在于，述保护环区包括第一保护环区和第二保护环区，第二保护环区具有比所述第一保护环区浅的结深。
13.如权利要求11所述的肖特基二极管，其特征在于，所述保护环区呈栅格状。
14.如权利要求11所述的肖特基二极管，其特征在于，所述阴极接触区呈栅格状，将阳极区划分为多个阳极岛。
15.如权利要求11所述的肖特基二极管，其特征在于，第一掺杂类型为N型，第二掺杂类型为P型。
CN201120329920XU 2010-09-07 2011-09-05 一种肖特基二极管 Expired - Fee Related CN202205753U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US38065510P 2010-09-07 2010-09-07
US61/380,655 2010-09-07

Publications (1)

Publication Number Publication Date
CN202205753U true CN202205753U (zh) 2012-04-25

Family

ID=45428268

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201120329920XU Expired - Fee Related CN202205753U (zh) 2010-09-07 2011-09-05 一种肖特基二极管
CN201110261247.5A Active CN102315281B (zh) 2010-09-07 2011-09-05 肖特基二极管及其制作方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201110261247.5A Active CN102315281B (zh) 2010-09-07 2011-09-05 肖特基二极管及其制作方法

Country Status (3)

Country Link
US (1) US8749014B2 (zh)
CN (2) CN202205753U (zh)
TW (1) TWI466183B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185698A (zh) * 2015-08-11 2015-12-23 上海华虹宏力半导体制造有限公司 减少沟道功率器件的源漏击穿电压蠕变的方法
CN107046065A (zh) * 2017-04-06 2017-08-15 淄博汉林半导体有限公司 一种内建肖特基界面的垂直场效应二极管及制造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20111416A1 (it) * 2011-07-28 2013-01-29 St Microelectronics Srl Circuito integrato dotato di almeno una antenna integrata
US8368167B1 (en) * 2011-09-30 2013-02-05 Chengdu Monolithic Power Systems, Inc. Schottky diode with extended forward current capability
KR101415878B1 (ko) * 2012-08-28 2014-07-09 주식회사 시지트로닉스 고전압 초고속 회복 에피다이오드 및 그 제조 방법
JP6356592B2 (ja) * 2014-12-17 2018-07-11 トヨタ自動車株式会社 ショットキーバリアダイオードとその製造方法
US9583561B2 (en) * 2015-03-27 2017-02-28 Monolithic Power Systems, Inc. Schottky diodes with mesh style region and associated methods
US11545449B2 (en) 2018-06-25 2023-01-03 Intel Corporation Guard ring structure for an integrated circuit
CN109638084B (zh) 2018-12-11 2021-12-03 成都芯源系统有限公司 一种横向肖特基二极管及其制作方法
CN112531008A (zh) * 2019-09-19 2021-03-19 上海先进半导体制造股份有限公司 肖特基二极管的制作方法以及肖特基二极管
US20210359124A1 (en) * 2020-05-12 2021-11-18 Monolithic Power Systems, Inc. Schottky contact region for hole injection suppression
US11164979B1 (en) 2020-08-06 2021-11-02 Vanguard International Semiconductor Corporation Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3987957B2 (ja) * 2001-12-21 2007-10-10 サンケン電気株式会社 半導体素子及びその製造方法
US7417265B2 (en) * 2006-02-03 2008-08-26 Semiconductor Components Industries, L.L.C. Schottky diode structure with enhanced breakdown voltage and method of manufacture
US7348643B2 (en) * 2006-06-06 2008-03-25 Texas Instruments Incorporated Semiconductor dual guardring arrangement
JP4189415B2 (ja) * 2006-06-30 2008-12-03 株式会社東芝 半導体装置
US7875950B2 (en) * 2007-03-08 2011-01-25 Semiconductor Components Industries, Llc Schottky diode structure with multi-portioned guard ring and method of manufacture
US8338906B2 (en) * 2008-01-30 2012-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Schottky device
JP2010040973A (ja) * 2008-08-08 2010-02-18 Sony Corp 半導体装置およびその製造方法
WO2010028171A1 (en) 2008-09-04 2010-03-11 Monolithic Power Systems, Inc. Low leakage and/or low turn-on voltage schottky diode
CN101621080A (zh) * 2008-10-14 2010-01-06 常州星海电子有限公司 一种高抗静电肖特基二极管

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105185698A (zh) * 2015-08-11 2015-12-23 上海华虹宏力半导体制造有限公司 减少沟道功率器件的源漏击穿电压蠕变的方法
CN107046065A (zh) * 2017-04-06 2017-08-15 淄博汉林半导体有限公司 一种内建肖特基界面的垂直场效应二极管及制造方法
CN107046065B (zh) * 2017-04-06 2023-12-01 淄博汉林半导体有限公司 一种内建肖特基界面的垂直场效应二极管的制造方法

Also Published As

Publication number Publication date
TW201222649A (en) 2012-06-01
TWI466183B (zh) 2014-12-21
US20120056294A1 (en) 2012-03-08
CN102315281A (zh) 2012-01-11
CN102315281B (zh) 2013-09-18
US8749014B2 (en) 2014-06-10

Similar Documents

Publication Publication Date Title
CN202205753U (zh) 一种肖特基二极管
CN101877352B (zh) 反向导通半导体器件
JP5135719B2 (ja) トレンチ型絶縁ゲート半導体装置
JP3979258B2 (ja) Ｍｉｓ半導体装置およびその製造方法
CN103367412A (zh) 反向导通绝缘栅双极型晶体管
JP5092610B2 (ja) 半導体装置
CN203351612U (zh) 肖特基二极管
CN217306514U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN105830221A (zh) 反向传导半导体装置
CN100449790C (zh) 半导体器件
CN202523715U (zh) 一种高密度缓变场限环结构
CN103456773A (zh) 肖特基二极管及其制造方法
CN217847964U (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
JPH06283727A (ja) 電力用半導体素子
CN216793696U (zh) 一种集成结势垒肖特基的mosfet器件
CN103681809B (zh) 具有复合结构的横向双极型晶体管
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN114400258A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN103022114B (zh) 一种基于截止环的高压大功率igbt芯片及其设计方法
CN103872109A (zh) 一种绝缘栅双级晶体管
CN106847808A (zh) 一种改善超结mosfet uis能力的版图结构
CN206628469U (zh) 一种改善超结mosfet uis能力的版图结构
US7053404B2 (en) Active semiconductor component with an optimized surface area
CN102097493A (zh) 利用所产生的空乏区降低逆向漏电流的萧特基二极管结构
US20180090562A1 (en) Schottky barrier diode and method of manufacturing the same

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120425

Termination date: 20140905

EXPY Termination of patent right or utility model