JP3987957B2

JP3987957B2 - 半導体素子及びその製造方法

Info

Publication number: JP3987957B2
Application number: JP2001389655A
Authority: JP
Inventors: 明彦松崎; 昭夫岩渕
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 2001-12-21
Filing date: 2001-12-21
Publication date: 2007-10-10
Anticipated expiration: 2021-12-21
Also published as: TW200301568A; JP2003188391A; TW578312B

Description

【０００１】
【発明の属する技術分野】
本発明は、ＰＮ接合整流部とショットキ障壁整流部が交互に配置された半導体素子及びその製造方法に関する。
【０００２】
【従来の技術】
ＰＮ接合整流部とショットキ障壁整流部とが、半導体素子の表面に交互に配置された半導体素子、いわゆるＪＢＳ構造のショットキバリアダイオ−ドは公知である。このＪＢＳ構造のダイオ−ドは、Ｎ⁺形半導体基体とこの上面に形成されたＮ形のエピタキシャル層と、このＮ形エピタキシャル層に島状に形成された複数のＰ⁺形半導体領域と、アノ−ド電極と、カソ−ド電極とから成る。
アノ−ド電極はＰ⁺形半導体領域に低抵抗性接触（オ−ミック接触）し、Ｎ形エピタキシャル層にショットキ接触している。カソ−ド電極はＮ⁺形半導体基体に低抵抗接触（オ−ミック接触）している。
上述のダイオ−ドでは、順方向電流が主としてアノ−ド電極とＮ形エピタキシャル層との界面に形成されるショットキ障壁を介して流れる。一方、ダイオ−ドに逆方向の電圧が印加された時には、Ｐ⁺形半導体領域とＮ形エピタキシャル層との界面に形成されるＰＮ接合から広がる空乏層が、Ｎ形エピタキシャル層の表面側に良好に広がる。このため、この空乏層によって逆方向電流（漏れ電流）の流が抑制され、結果として逆方向降伏電圧を向上させることができる。即ち、ＪＢＳ構造のダイオ−ドは、ＰＮダイオ−ドの特性とショットキバリアダイオ−ドの特性を兼ね備えている。
【０００３】
【発明が解決しょうとする課題】
上述のように、ＪＢＳ構造のショットキバリアダイオ−ドでは、アノ−ド電極下部にＰ⁺形半導体領域を形成して、逆方向漏れ電流の低減を図っている。しかし、このＰ⁺形半導体領域は、順方向動作時においては実質的に機能しない、いわば不活性な半導体領域となる。このため、素子の電流容量を増加するためには、素子の面積を増大する必要がある。素子の面積を増大すれば、当然のこと素子の高コスト化を招来する。
【０００４】
そこで、本発明の目的は、ＰＮ接合整流部とショットキ障壁整流部が交互に配置された半導体素子において、素子面積を小さくすること又は電流容量を増大することにある。
【０００５】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、第１及び第２の主面を有する半導体基板と前記第１の主面に形成された第１の電極と前記第２の主面に形成された第２の電極とを有し、前記半導体基板は、前記第２の主面に露出するように配置され且つ第１導電形を有している第１の半導体領域と、前記第１の半導体領域に隣接配置され且つ前記第１の半導体領域よりも低い不純物濃度を有し且つ第１導電形を有している第２の半導体領域と、前記半導体基板の前記第１の主面から第１導電形の不純物を選択的に拡散することによって形成された領域であり且つ断面形状において所定間隔を有して並置された複数の部分又は領域を有し且つ前記第２の半導体領域よりも高い不純物濃度を有し且つ第１導電形を有し且つ前記第１の主面からの深さが前記第１の半導体領域に達しないように設定されている第３の半導体領域と、前記半導体基板の前記第１の主面から第２導電形の不純物を選択的に拡散することによって形成された領域であり且つ断面形状において前記第３の半導体領域の前記複数の部分又は領域の相互間に配置され且つ前記第１の主面からの深さが前記第３の半導体領域よりも浅く設定され且つ第１導電形と反対の第２導電形を有している第４の半導体領域とを備え、前記第１の電極は前記第３の半導体領域にショットキ接触し且つ前記第４の半導体領域に低抵抗接触し、前記第２の電極は前記第１の半導体領域に低抵抗接触していることを特徴とする半導体素子に係わるものである。
【０００６】
なお、上記半導体装置は、第１導電形の第１の半導体領域の上に第１導電形を有し且つ前記第１の半導体領域よりも低い不純物濃度を有する第２の半導体領域をエピタキシャル成長によって形成する工程と、前記第２の半導体領域に第１導電形の不純物を選択的に拡散することによって、前記第２の半導体領域の主面に露出するように配置され且つ断面形状において所定間隔を有して並置された複数の部分又は領域を有し且つ前記第２の半導体領域よりも高い不純物濃度を有し且つ第１導電形を有し且つ前記第１の半導体領域に達しない深さを有している第３の半導体領域を形成する工程と、前記第２の半導体領域に第１導電形と反対の第２導電形の不純物を選択的に拡散することによって、前記第２の半導体領域の主面に露出し且つ断面形状において前記第３の半導体領域の前記複数の部分又は領域の相互間に配置され且つ前記第３の半導体領域よりも浅い拡散の深さを有し且つ第２導電形を有している第４の半導体領域を形成する工程と、前記第３の半導体領域にショットキ接触し且つ前記第４の半導体領域に低抵抗接触するように第１の電極を形成し、且つ前記第１の半導体領域に低抵抗接触するように第２の電極を形成する工程とによって製造ることが望ましい。
【０００７】
【発明の効果】
各請求項の発明によれば、第２導電形の第４の半導体領域の深さが第１導電形の第３の半導体領域の深さよりも浅いので、第２導電形の第４の半導体領域を拡散で形成する時におけるこの第４の半導体領域の横方向への広がりを、この第４の半導体領域の深さ方向の全てにおいて第１導電形の第３の半導体領域で制限し、第２導電形の第４の半導体領域の面積を小さくすることができる。これにより、ダイオ−ドの小形化及び低コスト化を図ることができる。
【０００８】
【第１の実施形態】
次に、図１〜図３を参照して本発明の第1の実施形態に係わる半導体素子としてのＪＢＳ構造のショットキバリアダイオ−ドを説明する。
【０００９】
このダイオ−ドは、図２に示すように、シリコン半導体基板１と第１の電極としてアノ−ド電極２と、第２の電極としてのカソ−ド電極３と保護絶縁膜４とから成る。アノ−ド電極２及び絶縁膜４は半導体基板１の第１の主面５に設けられ、カソ−ド電極３は第２の主面６に設けられている。
【００１０】
半導体基板１は、エピタキシャル成長の基板から成るＮ⁺形の第１の半導体領域７と、エピタキシャル成長層から成るＮ形の第２の半導体領域８と、Ｎ⁺形拡散層から成る第３の半導体領域９と、Ｐ⁺形拡散層から成る第４の半導体領域１０と、Ｐ⁺形拡散層から成るガ−ドリング領域としての第５の半導体領域１１とを備えている。
【００１１】
Ｎ⁺形（第１導電形）の第１の半導体領域７は、この上に形成されるＮ形エピタキシャル層を支持するに十分な厚みを有しており、その不純物濃度はＮ形エピタキシャル層即ち第３の半導体領域８の不純物濃度よりも高く設定されている。
【００１２】
Ｎ形の第２の半導体領域８はＮ⁺形の第１の半導体領域の上面に周知のエピタキシャル成長によって形成された半導体領域であり、その不純物濃度は前述のようにＮ⁺形の第１の半導体領域よりも低く設定されている。また、第２の半導体領域８の不純物濃度はその厚み方向の全体にわたって実質的に均一である。
【００１３】
Ｎ⁺形の第３の半導体領域９は、基板１の第1の主面５に網目状に露出するようにＮ形不純物を拡散した領域であつて、図２及び図３の断面形状において複数の島状部分９´を有するように形成されている。Ｎ⁺形の第３の半導体領域９はＮ形の第２の半導体領域８よりも高い不純物濃度を有し、且つ第１の半導体領域７に達しない拡散の深さを有している。
なお、第3の半導体領域9の不純物濃度はアノ−ド電極2とショットキ接触が可能なように設定されている。
【００１４】
Ｐ⁺形（第2導電形）の第４の半導体領域１０は、図１から明らかなようにＸ軸方向及びＹ軸方向にそれぞれ７個づつ、４９個設けられている。４９個の第４の半導体領域１０は、Ｎ⁺形の第３の半導体領域９の網目を埋めるように配置されている。即ち、図２の断面形状においてはＮ⁺形の第３の半導体領域９の島状部分９´の相互間にＰ⁺形の第４の半導体領域１０が配置されている。４９個のＰ⁺形の半導体領域１０は同一の平面形状を有し、相互に同一の間隔を有して規則的に配置されている。Ｐ⁺形の第４の半導体領域１０の側面はＮ⁺型の第３の半導体領域９に隣接し、底面はＮ形の第２の半導体領域８に隣接し、これ等の間にＰＮ接合が形成されている。
第4の半導体領域10のパタ−ンは、ダイオ−ドに所定の逆方向電圧を印加した時に第3の半導体領域9を空乏層で埋めることができるように決定されている。
Ｐ⁺形の第４の半導体領域１０の第1の主面５からの深さは、Ｎ⁺形の第３の半導体領域９の深さよりも浅い。なお、第４の半導体領域１０の深さはＰ形不純物濃度が第２の半導体領域８のＮ形不純物濃度と同一になる位置である。
従来のＪＢＳ構造のショットキバリアダイオ−ドにおいてもＰ⁺形の第４の半導体領域１０に相当するものが設けられている。しかし、従来のショットキバリアダイオ−ドはＮ⁺形の第３の半導体領域９に相当するものを有さないので、Ｐ⁺形の第４の半導体領域１０に相当するものの表面の面積が比較的大きくなった。これに比べて本発明に従う第４の半導体領域１０の面積は小さい。
【００１５】
Ｐ⁺形の第５の半導体領域１１はＰ⁺形の第４の半導体領域１０と同時に形成された領域であり、両者は同一の深さを有する。この第５の半導体領域１１は図１及び図２から明らかなように、Ｎ⁺形の第３の半導体領域９を環状に囲むように形成されている。最外周側の第４の半導体領域１０と第５の半導体領域１１との間隔は、複数の第４の半導体領域１０の相互間隔と同一である。Ｐ⁺形の第５の半導体領域１１の内側はＮ⁺形の第３の半導体領域９に隣接し、外側及び底面はＮ形の第２の半導体領域８に隣接し、これ等の間にＰＮ接合が生じている。この第５の半導体領域１１はガ−ドリングとして機能する。
【００１６】
アノ−ド電極２は、ショットキ障壁を形成することが可能な金属材料から成り、基板１の第1の主面５に配置され、Ｎ⁺形の第３の半導体領域９に所定のバリアハイトを有してショットキ接触し、Ｐ⁺形の第４及び第５の半導体領域１０、１１に低抵抗接触している。
【００１７】
カソ−ド電極３は基板１の第2の主面６に配置され、Ｎ⁺形の第１の半導体領域７に低抵抗接触している。
【００１８】
図２に示すショットキダイオ−ドを製造する時には、まず、Ｎ⁺形半導体領域７に相当するシリコン基板を用意し、この上にエピタキシャル成長法によってＮ形のシリコンから成る第２の半導体領域８を形成する。
【００１９】
次に、Ｎ形不純物（例えばリン）を周知の方法で選択的に拡散して図３に示すようにＮ⁺形の第３の半導体領域９を網目状に形成する。
【００２０】
次に、周知の方法でマスクを形成し、Ｐ形不純物（例えばホウ素）を選択的に拡散して図２に示すＰ⁺形の第４及び第５の半導体領域１０、１１を形成する。既に説明したように、予め設けたＮ⁺形の第３の半導体領域９がＰ⁺形の第４の半導体領域１０の横方向への広がりを制限するように働き、第４の半導体領域１０の面積が小さくなる。
【００２１】
次に、アノ−ド電極２とカソ−ド電極３を形成してダイオ−ドを完成させる。
【００２２】
本実施形態のダイオ−ドは次の効果を有する。
（１）Ｎ形の第２の半導体領域８よりも不純物濃度が高いＮ⁺形の第３の半導体領域９が設けられているので、Ｐ⁺形の第４の半導体領域１０を形成するためのＰ形不純物を拡散した時に、Ｐ⁺形の第４の半導体領域１０の広がりが制限され、この面積を小さくすることができる。即ち、Ｐ⁺形の第４の半導体領域１０のＰ形の不純物の濃度とＮ⁺形の第３の半導体領域９のＮ形の不純物濃度とが等しい位置がＰＮ接合面となる。このため、従来の低不純物濃度のＮ形の第２の半導体領域８が側面に隣接する場合に比べて、Ｎ形不純物によるＰ形不純物の相殺の作用即ち打ち消しの作用が大きくなり、Ｐ形の第４の半導体領域１０の面積が小さくなる。これにより、ダイオ−ドの小形化及び低コスト化を図ることができる。また、基板１の主面の面積を従来と同一に設定する場合には、基板１の面積に対するＰ⁺形の第４の半導体領域１０の面積の割合が従来よりも小さくなり、順方向の電流容量を増大することができる。
（２）Ｎ⁺形の第３の半導体領域９は、ダイオ−ドに許容範囲の上限の逆方向電圧又は通常動作時の逆方向電圧が印加された時に、ＰＮ接合に基づく空乏層によって埋められるような面積及び不純物濃度を有するので、ＰＮ接合による逆方向漏れ電流の電流抑制効果及び耐圧向上効果を従来と同様に得ることができる。
（３）Ｎ⁺形の第３の半導体領域９の深さがＰ⁺形の第４の半導体領域１０の深さよりも深いので、Ｐ⁺形の第４の半導体領域１０の横方向への広がりをこの深さ方向の全てにおいて制限することができる。
（４）第４の半導体領域１０に挟まれた第３の半導体領域９の第１導電形の濃度は、従来のＪＢＳ構造のバリア面に接触している半導体領域の濃度と比較し、その濃度を高めることが可能に成り、逆方向耐圧を高くすることにより発生するバリア面と接触している半導体領域の濃度の低下を抑制することができる。このことにより、従来のＪＢＳに比べ第４の半導体領域１０の面積の割合を小さくした以上に順方向の特性を改善することができる。即ち、従来構造において、たとえＰＮ接合のためのＰ⁺形半導体領域の面積を小さくしても、ショットキバリアダイオ−ドの順方向特性即ち順方向抵抗を十分に小さくすることができない。これに対し、本実施形態では、不純物濃度の高いＮ⁺形の第３の半導体領域９を設けるので、ショットキバリアダイオ−ドの順方向特性が改善される。
【００２３】
【第２の実施形態】
次に、図４を参照して第２の実施形態を説明する。但し、図４及び後述する図５〜図８において図１〜図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２４】
第２の実施形態のショットキダイオ−ドは、図１の第３及び第４の半導体領域９、１０を図４に示す第３及び第４の半導体領域９ａ、１０ａに変形し、この他は図１〜図３と同一に形成したものである。図４では、Ｎ⁺形の第３の半導体領域９ａが格子状に形成され、Ｐ⁺形の第４の半導体領域１０ａが複数（５本）の帯状領域から成る。図１のＡ−Ａ線と同様な位置における図４の中央断面形状は図２と同様になるので、第2の実施形態によっても第１の実施形態と同様な効果を得ることができる。
【００２５】
【第３の実施形態】
図５に示す第３の実施形態のショットキダイオ−ドは、Ｎ⁺形の第３の半導体領域９ｂを複数（３６個）の島状領域とし、Ｐ⁺形の第４の半導体領域１０ｂを網目状領域とし、この他は図１〜図３と同一に構成したものである。
図１のＡ−Ａ線と同様な位置における図５の中央断面形状は図２と実質的に同一になるので、第１の実施形態と同様な効果を得ることができる。
【００２６】
【第４の実施形態】
図６に示す第４の実施形態のショットキダイオ−ドは、Ｎ⁺形の第３の半導体領域９ｃを複数（６本）の帯状領域とし、Ｐ⁺形の第４の半導体領域１０ｃを複数（５本）の帯状領域とし、この他は図１〜図３と同一に形成したものである。なお、Ｐ⁺形の第４及び第５の半導体領域１０ｃ、１１とを合わせて格子状領域と呼ぶこともできる。
図１のＡ−Ａ線と同様な位置における図６の中央断面形状は図２と実質的に同一になるので、第１の実施形態と同様な効果を得ることができる。
【００２７】
【第５の実施形態】
図７に示す第５の実施形態のショットキダイオ−ドは、Ｎ⁺形の第３の半導体領域９ｄをくし歯状領域とし、Ｐ⁺形の第４の半導体領域１０ｄを複数（５本）の帯状領域とし、この他は図１〜図３と同一に形成したものである。図１のＡ−Ａ線と同様な位置における図７の中央断面形状は図２と実質的に同一になるので、第１の実施形態と同一の効果を得ることができる。
【００２８】
【第６の実施形態】
図８の第６の実施形態のショットキダイオ−ドは、Ｎ⁺形の第３の半導体領域９ｅを複数（３個）の環状半導体領域とし、Ｐ⁺形の第４の半導体領域１０ｅを１個の島状領域と２個の環状領域とし、この他は図１〜図３と同一に形成した物である。
図１のＡ−Ａ線と同様な位置における図８の中央断面形状は図２と実質的に同一であるので、第１の実施形態と同一の効果を得ることができる。
【００２９】
【変形例】
本発明は上述の実施形態に限定されるものでなく、例えば、次の変形が可能なものである。
（１）Ｎ⁺形の第３の半導体領域９又はＰ⁺形の第４の半導体領域１０を図４〜図８のパタ−ン以外のパタ−ンに更に変形することができる。例えば、図７においてＰ⁺形の第４の半導体領域１０ｄをくし歯状に形成すること、または図８において中心にＮ⁺形の島状の第３の半導体領域９ｅを追加配置することができる。
（２）Ｐ⁺形の第５の半導体領域１１をＮ⁺形の第３の半導体領域９から少し離らかすことができる。また、第５の半導体領域１１を省くこともできる。
【図面の簡単な説明】
【図１】第１の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【図２】第１の実施形態のショットキダイオ−ドの図１のＡ−Ａ線に相当する部分の断面図である。
【図３】第３の半導体領域を形成した半導体基板の断面図である。
【図４】第２の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【図５】第３の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【図６】第４の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【図７】第５の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【図８】第６の実施形態のショットキダイオ−ドの半導体基板を示す平面図である。
【符号の説明】
１〜１ｅ半導体基板
２アノ−ド電極
３カソ−ド電極
７第１の半導体領域
８第２の半導体領域
９〜９ｅ第３の半導体領域
１０〜１０ｅ第４の半導体領域
１１第５の半導体領域

Claims

第１及び第２の主面を有する半導体基板と前記第１の主面に形成された第１の電極と前記第２の主面に形成された第２の電極とを有し、
前記半導体基板は、
前記第２の主面に露出するように配置され且つ第１導電形を有している第１の半導体領域と、
前記第１の半導体領域に隣接配置され且つ前記第１の半導体領域よりも低い不純物濃度を有し且つ第１導電形を有している第２の半導体領域と、
前記半導体基板の前記第１の主面から第１導電形の不純物を選択的に拡散することによって形成された領域であり且つ断面形状において所定間隔を有して並置された複数の部分又は領域を有し且つ前記第２の半導体領域よりも高い不純物濃度を有し且つ第１導電形を有し且つ前記第１の主面からの深さが前記第１の半導体領域に達しないように設定されている第３の半導体領域と、
前記半導体基板の前記第１の主面から第２導電形の不純物を選択的に拡散することによって形成された領域であり且つ断面形状において前記第３の半導体領域の前記複数の部分又は領域の相互間に配置され且つ前記第１の主面からの深さが前記第３の半導体領域よりも浅く設定され且つ第１導電形と反対の第２導電形を有している第４の半導体領域とを備え、
前記第１の電極は前記第３の半導体領域にショットキ接触し且つ前記第４の半導体領域に低抵抗接触し、
前記第２の電極は前記第１の半導体領域に低抵抗接触していることを特徴とする半導体素子。
第１導電形の第１の半導体領域の上に第１導電形を有し且つ前記第１の半導体領域よりも低い不純物濃度を有する第２の半導体領域をエピタキシャル成長によって形成する工程と、
前記第２の半導体領域に第１導電形の不純物を選択的に拡散することによって、前記第２の半導体領域の主面に露出するように配置され且つ断面形状において所定間隔を有して並置された複数の部分又は領域を有し且つ前記第２の半導体領域よりも高い不純物濃度を有し且つ第１導電形を有し且つ前記第１の半導体領域に達しない深さを有している第３の半導体領域を形成する工程と、
前記第２の半導体領域に第１導電形と反対の第２導電形の不純物を選択的に拡散することによって、前記第２の半導体領域の主面に露出し且つ断面形状において前記第３の半導体領域の前記複数の部分又は領域の相互間に配置され且つ前記第３の半導体領域よりも浅い拡散の深さを有し且つ第２導電形を有している第４の半導体領域を形成する工程と、
前記第３の半導体領域にショットキ接触し且つ前記第４の半導体領域に低抵抗接触するように第１の電極を形成し、且つ前記第１の半導体領域に低抵抗接触するように第２の電極を形成する工程と
を備えた半導体素子の製造方法。