CN107046065B - 一种内建肖特基界面的垂直场效应二极管的制造方法 - Google Patents
一种内建肖特基界面的垂直场效应二极管的制造方法 Download PDFInfo
- Publication number
- CN107046065B CN107046065B CN201710220706.2A CN201710220706A CN107046065B CN 107046065 B CN107046065 B CN 107046065B CN 201710220706 A CN201710220706 A CN 201710220706A CN 107046065 B CN107046065 B CN 107046065B
- Authority
- CN
- China
- Prior art keywords
- groove
- schottky interface
- epitaxial layer
- layer
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 238000005530 etching Methods 0.000 claims abstract description 11
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 230000004888 barrier function Effects 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000005468 ion implantation Methods 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 238000009792 diffusion process Methods 0.000 claims description 4
- 230000000903 blocking effect Effects 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 description 18
- 239000002184 metal Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000004044 response Effects 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种内建肖特基界面的垂直场效应二极管的制造方法，属于半导体器件制造领域。包括衬底以及外延层，外延层上表面并排设置有若干沟槽（3）其特征在于：在沟槽（3）的内壁上设置肖特基界面；在外延层中设置有与外延层半导体类型相反的保护区，包括如下步骤：步骤1，一次氧化处理；步骤2，刻蚀形成沟槽（3）；步骤3，生成绝缘层；步骤4，去除阻挡层；步骤5，形成保护区；步骤6，形成肖特基界面；步骤7，填充沟槽（3）；步骤8，形成重掺杂区。通过本内建肖特基界面的垂直场效应二极管及制造方法，提高了正向导通效率并降低了导通压降，同时使反向接入电源时的漏流大大降低。
Description
技术领域
一种内建肖特基界面的垂直场效应二极管的制造方法，属于半导体器件制造领域。
背景技术
二极管为半导体领域最为常见的元器件之一，在电子行业以及工业有广泛用途。在现有技术中，最为常见的有以下两种形式：第一种是以硅、锗为等半导体材质制成的半导体二极管。此类二极管在正常接通时存在0.6V（硅二极管）左右的死区电压，因此正常导通效率较低，在接入反向电压时，由于在其内部形成PN结，因此PN结之间形成空乏区，所以具有反向漏流小的优点，但是此类二极管的反向响应时间较长，造成了此类二极管开关频率较低。另一种是以肖特基二极管为代表的金属-半导体二极管。此类二极管利用金属与半导体接触形成的金属－半导体结原理制成，具有开关频率高和正向压降低的优点，同时死区电压较半导体二极管低（0.3V）左右，但是肖特基二极管由于内部不存在PN接，因此反向连接时具有较大的漏电流，同时漏电流的大小会随着肖特基二极管温度的上升而急剧升高。
在现有技术中，还存在有一种如图23~24所示的场效应二极管。在N型外延层5的表面刻蚀有多个沟槽3，在相邻两个沟槽3之间的N型外延层5的顶部形成外延层N+型区4，在N型外延层5的下方设置有N型衬底8以及底部金属层9，在N型外延层5的顶部设置有顶部金属层1，其区别在于：在图23所示的场效应二极管中，在沟槽3全部由P型单晶硅进行填充，而在图24所述的场效应二极管中，沟槽3的内壁上形成沟槽壁P型区，在沟槽壁P型区的内部由多晶硅12进行填充。
无论是图23还是图24所示的场效应二极管，其本质仍然为利用P型半导体和N型半导体所形成的PN结起到单向导电的效果，在接入反向电压时，利用PN结的空乏作用阻止反向漏流，接入正向电压时PN结的空乏区就会变窄，就会有电流通过。但是现有技术的场效应二极管正向导通效率还有改善空间，可以通过本发明提升导通的效率。
发明内容
本发明要解决的技术问题是：克服现有技术的不足，提供一种提高了正向导通效率并降低了导通压降，同时使反向接入电源时漏流大大降低的内建肖特基界面的垂直场效应二极管的制造方法。
本发明解决其技术问题所采用的技术方案是：该内建肖特基界面的垂直场效应二极管，包括衬底以及位于衬底上方的外延层，在外延层的上表面并排设置有若干沟槽且在沟槽的内部通过填充半导体进行填充，其特征在于：在沟槽的内壁上设置肖特基界面；在外延层中设置有与外延层半导体类型相反的保护区，保护区位于每一个沟槽的下部且与沟槽间隔设置，在外延层的表面相邻两个沟槽之间还设置有重掺杂区。
优选的，所述的肖特基界面包括设置在沟槽底面上的沟槽底部肖特基界面或/和侧壁上的沟槽侧部肖特基界面。
优选的，所述的填充半导体为单晶硅。
优选的，所述的填充半导体包括多晶硅以及设置在多晶硅外圈的阻挡层。
优选的，所述的阻挡层为氧化硅层、肖特基界面或单晶硅层。
一种用于制造内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：包括如下步骤：
步骤1，一次氧化处理，在外延层的上表面进行一次氧化处理，形成第一氧化硅层；
步骤2，刻蚀形成沟槽，在外延层表面依次刻蚀形成若干沟槽；
步骤3，生成绝缘层，在外延层上表面进行绝缘处理，生成位于外延层上表面以及在沟槽内部的绝缘层；
步骤4，去除阻挡层，将沟槽底面的绝缘层去除并露出沟槽底面外延层；
步骤5，在沟槽的下方间隔形成保护区；
步骤6，形成肖特基界面，利用肖特基界面生成步骤在沟槽内部未设置绝缘层的位置形成肖特基界面；
步骤7，填充沟槽，通过填充半导体对沟槽内部进行填充，并对外延层上表面进行刻蚀直至与沟槽上沿平齐；
步骤8，形成重掺杂区。
优选的，所述的阻挡层为进行二次氧化形成的第二氧化硅层或对沟槽内进行离子注入以及进行高温扩散形成的沟槽内壁P型区。
优选的，步骤6中所述的肖特基界面生成步骤为在所述的沟槽底面外延层上直接形成沟槽底部肖特基界面或首先去除沟槽侧壁的绝缘层后在沟槽的内壁上同时形成的沟槽底部肖特基界面和沟槽侧部肖特基界面。
与现有技术相比，本发明所具有的有益效果是：
本发明的内建肖特基界面的垂直场效应二极管，在接入正向电压时，电流即可通过外延层N+型区、N型外延层、N型衬底导通，当正向电压大于0.3V时，位于沟槽底部的沟槽底部肖特基界面开始导通，因此增加了本垂直场效应二极管正向导通时的导电面积，从而提高了正向导通效率并同时降低了本垂直场效应二极管导通压降。由于本垂直场效应二极管的导通压降得到了降低，因此也进一步降低了芯片正向导通时的功耗，经多次试验测得：本垂直场效应二极管相比较传统的内置有PN结的二极管，其正向导通的功耗下降了20%以上。
当本垂直场效应二极管接入反向电压时，由于在沟槽的底部设置有沟槽底部肖特基界面，因此可以减小本垂直场效应二极管电源反接时的响应时间，从而提高了电源反接时的响应效率。而通过在沟槽的下方间隔设置由沟槽下部P型区，因此沟槽下部P型区与其周围的N型外延层之间形成PN结，因此在电源反接时PN结形成空乏区，从而对沟槽底部肖特基界面进行保护，有效避免了电源反接时漏流从沟槽底部肖特基界面处流出，同时也对原垂直二极管的N+、N型外延层、N型衬底通道起到压抑反向漏流的作用，因此大大降低了本垂直场效应二极管反接时的漏流。
附图说明
图1为内建肖特基界面的垂直场效应二极管实施例1结构示意图。
图2~图9为内建肖特基界面的垂直场效应二极管实施例1制造工艺流程图。
图10为内建肖特基界面的垂直场效应二极管实施例2结构示意图。
图11为内建肖特基界面的垂直场效应二极管实施例2部分制造工艺流程图。
图12为内建肖特基界面的垂直场效应二极管实施例3结构示意图。
图13~图15为内建肖特基界面的垂直场效应二极管实施例3部分制造工艺流程图。
图16为内建肖特基界面的垂直场效应二极管实施例4结构示意图。
图17~图22为内建肖特基界面的垂直场效应二极管实施例4部分制造工艺流程图。
图23~图24为现有技术垂直场效应二极管实施例结构示意图。
其中：1、顶部金属层 2、P型单晶硅 3、沟槽 4、外延层N+型区 5、N型外延层 6、沟槽底部肖特基界面 7、沟槽下部P型区 8、N型衬底 9、底部金属层 10、第一氧化硅层 11、第二氧化硅层 12、多晶硅 13、沟槽侧部肖特基界面 14、沟槽内壁P型区。
具体实施方式
图1~9是本发明的最佳实施例，下面结合附图1~22对本发明做进一步说明。
实施例1：
如图1所示，一种内建肖特基界面的垂直场效应二极管（以下简称垂直场效应二极管），包括N型衬底8，在N型衬底8的上方设置有N型外延层5。自N型外延层5的上表面向下依次并排设置有多个沟槽3，在每一个沟槽3的底部与N型外延层5的结合面上设置有沟槽底部肖特基界面6，在沟槽3内部通过P型单晶硅2进行填充。在N型外延层5内每一个沟槽3的下方均设置有一个沟槽下部P型区7，沟槽下部P型区7与沟槽3的底面间隔设置。在N型外延层5的上表面，相邻两个沟槽3之间的位置还重掺杂形成外延层N+型区4。在外延层N+型区4和沟槽3的上表面设置有顶部金属层1，在N型衬底8的下部还设置有底部金属层9。
本实施例的垂直场效应二极管，在接入正向电压（顶部金属层1连接电源正极，底部金属层9连接电源负极）时，电流即可通过外延层N+型区4、N型外延层5、N型衬底8导通，当正向电压大于0.3V时，位于沟槽3底部的沟槽底部肖特基界面6开始导通，因此增加了本垂直场效应二极管正向导通时的导电面积，从而提高了正向导通效率并同时降低了本垂直场效应二极管导通压降。由于本垂直场效应二极管的导通压降得到了降低，因此也进一步降低了芯片正向导通时的功耗，经多次试验测得：本垂直场效应二极管相比较传统的内置有PN结的二极管，其正向导通的功耗下降了20%以上。
当本垂直场效应二极管接入反向电压（顶部金属层1连接电源负极，底部金属层9连接电源正极）时，由于在沟槽3的底部设置有沟槽底部肖特基界面6，因此可以减小本垂直场效应二极管电源反接时的响应时间，从而提高了电源反接时的响应效率。而通过在沟槽3的下方间隔设置由沟槽下部P型区7，因此沟槽下部P型区7与其周围的N型外延层5之间形成PN结，因此在电源反接时PN结形成空乏区，从而对沟槽底部肖特基界面6进行保护，有效避免了电源反接时漏流从沟槽底部肖特基界面6处流出，同时也对原垂直二极管的外延层N+型区4、N型外延层5、N型衬底8通道起到压抑反向漏流的作用，因此大大降低了本垂直场效应二极管反接时的漏流。
如图2~图9所示，上述垂直场效应二极管的制造方法，包括如下步骤：
步骤a1，第一次氧化，在N型衬底8上方形成N型外延层5，然后在N型外延层5的上表面进行第一次氧化形成第一氧化硅层10，如图2所示。
步骤a2，刻蚀沟槽3，在第一氧化硅层10的表面，利用常规技术手段依次刻蚀形成多个沟槽3，每一个沟槽3向下穿过第一氧化硅层10之后伸入N型外延层5内部，在完成沟槽3的刻蚀之后，在沟槽3的内部露出N型外延层5，在N型外延层5表面未进行刻蚀的位置残留有第一氧化硅层10，如图3所示。
步骤a3，第二次氧化，在N型外延层5以及第一氧化硅层10表面进行第二次氧化，在完成第二次氧化之后，在残留的第一氧化硅层10的上表面以及沟槽3的内壁上同时形成第二氧化硅层11，如图4所示。
步骤a4，去除沟槽3底部的第二氧化硅层11，去除沟槽3底面的第二氧化硅层11，只在沟槽3的侧壁处残留第二氧化硅层11，在沟槽3的底部露出N型外延层5，如图5所示。
步骤a5，形成沟槽下部P型区7，在沟槽3的下方进行高能离子注入，在沟槽3的下方间隔形成沟槽下部P型区7，如图6所示。
步骤a6，形成沟槽底部肖特基界面6，在沟槽3底部露出的N型外延层5的位置制作肖特基界面形成沟槽底部肖特基界面6，如图7所示。
步骤a7，去除氧化硅层，去除残留在沟槽3侧壁的第二氧化硅层11以及位于N型外延层5上表面的第一氧化硅层10和第二氧化硅层11，如图8所示。
步骤a8，在沟槽3内部进行填充，在沟槽3内部进行P型单晶硅2的填充，如图9所示。
步骤a9，形成外延层N+型区4，在N型外延层5的表面进行重掺杂，形成位于两个沟槽3之间的外延层N+型区4，然后分别制作顶部金属层1和底部金属层9，形成如图1所示的本实施例的垂直场效应二极管。
实施例2：
如图10所示，本实施例与实施例1的区别在于：在沟槽3内部的侧壁上设置有第二氧化硅层11，其在沟槽3内部由多晶硅12进行填充。
本实施例的垂直场效应二极管的制造方法，包括如下步骤：
步骤b1~步骤b6与实施例1中步骤a1~步骤a6相同，分别如图2~图7所示，
步骤b7，进行沟槽3填充并去除氧化硅层，在沟槽3的内部利用多晶硅12进行填充，并去除N型外延层5表面残留的第一氧化硅层10和第二氧化硅层11，如图11所示。
步骤b8，形成外延层N+型区4，在N型外延层5的表面进行重掺杂，形成位于两个沟槽之间的外延层N+型区4，然后分别制作顶部金属层1和底部金属层9，形成如图10所示的本实施例的垂直场效应二极管。
实施例3：
如图12所示，本实施例与实施例1的区别在于：在沟槽3的侧壁上作出沟槽侧部肖特基界面13，沟槽侧部肖特基界面13与沟槽底部肖特基界面6结合形成设置在沟槽3内壁上的一体的肖特基界面。
本实施例的垂直场效应二极管的制造方法，包括如下步骤：
步骤c1~步骤c5与实施例1中步骤a1~步骤a5相同，分别如图2~图6所示，
步骤c6，去除残留在沟槽3侧壁上的第二氧化硅层11，如图13所示。
步骤c7，在沟槽3内壁上作出肖特基界面，同时形成沟槽底部肖特基界面6和沟槽侧部肖特基界面13，如图14所示。
步骤c8，进行沟槽3填充并去除氧化硅层，在沟槽3的内部利用多晶硅12进行填充，并去除N型外延层5表面残留的第一氧化硅层10和第二氧化硅层11，如图15所示。
步骤c9，形成外延层N+型区4，在N型外延层5的表面进行重掺杂，形成位于两个沟槽3之间的外延层N+型区4，然后分别制作顶部金属层1和底部金属层9，形成如图12所示的本实施例的垂直场效应二极管。
实施例4；
如图16所示，本实施例与实施例1的区别在于：在沟槽3内部的侧壁上设置有沟槽内壁P型区14，其在沟槽3内部由多晶硅12进行填充。
本实施例的垂直场效应二极管的制造方法，包括如下步骤：
步骤d1~步骤d2与实施例1中的步骤a1~步骤a2相同，分别如图2~图3所示，
步骤d3，进行离子注入及高温扩散，在沟槽3的内壁上进行离子注入，然后在沟槽3内壁进行高温扩散在沟槽3的整个内壁上形成沟槽内壁P型区14，如图17~18所示。
步骤d4，去除位于沟槽3底面的沟槽内壁P型区14，完成之后在沟槽3的底部露出N型外延层5，如图19所示。
步骤d5，形成沟槽下部P型区7，在沟槽3的下方进行高能离子注入，在沟槽3的下方间隔形成沟槽下部P型区7，如图20所示。
步骤d6，形成沟槽底部肖特基界面6，在沟槽3底部露出的N型外延层5的位置制作肖特基界面形成沟槽底部肖特基界面6，如图21所示。
步骤d7，进行沟槽3填充并去除氧化硅层，在沟槽3的内部利用多晶硅12进行填充，并去除N型外延层5表面残留的第一氧化硅层10，如图22所示。
步骤d8，形成外延层N+型区4，在N型外延层5的表面进行重掺杂，形成位于两个沟槽3之间的外延层N+型区4，然后分别制作顶部金属层1和底部金属层9，形成如图16所示的本实施例的垂直场效应二极管。
本申请的内建肖特基界面的垂直场效应二极管的制造方法，也可以采用其他形式的半导体实现，如P型衬底及碳化硅、氮化镓等其他半导体材料衬底同样适用。
以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例。但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。
Claims (6)
1.一种内建肖特基界面的垂直场效应二极管的制造方法，垂直场效应二极管包括衬底以及位于衬底上方的外延层，在外延层的上表面并排设置有若干沟槽（3）且在沟槽（3）的内部通过填充半导体进行填充，其特征在于：在沟槽（3）的内壁上设置肖特基界面；在外延层中设置有与外延层半导体类型相反的保护区，保护区位于每一个沟槽（3）的下部且与沟槽（3）间隔设置，在外延层的表面相邻两个沟槽（3）之间还设置有重掺杂区，
所述的肖特基界面包括设置在沟槽（3）底面上的沟槽底部肖特基界面（6），或同时设置在沟槽（3）底面上的沟槽底部肖特基界面（6）和侧壁上的沟槽侧部肖特基界面（13）；
还包括如下步骤：
步骤1，一次氧化处理，在外延层的上表面进行一次氧化处理，形成第一氧化硅层（10）；
步骤2，刻蚀形成沟槽（3），在外延层表面依次刻蚀形成若干沟槽（3）；
步骤3，生成绝缘层，在外延层上表面进行绝缘处理，生成位于外延层上表面以及在沟槽（3）内部的绝缘层；
步骤4，去除绝缘层，将沟槽（3）底面的绝缘层去除并露出沟槽底面外延层；
步骤5，在沟槽（3）的下方间隔形成保护区；
步骤6，形成肖特基界面，利用肖特基界面生成步骤在沟槽（3）内部未设置绝缘层的位置形成肖特基界面；
步骤7，填充沟槽（3），通过填充半导体对沟槽（3）内部进行填充，并对外延层上表面进行刻蚀直至与沟槽（3）上沿平齐；
步骤8，形成重掺杂区。
2.根据权利要求1所述的内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：所述的填充半导体为单晶硅。
3.根据权利要求1所述的内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：所述的填充半导体包括多晶硅以及设置在多晶硅外圈的阻挡层。
4.根据权利要求3所述的内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：所述的阻挡层为氧化硅层、肖特基界面或单晶硅层。
5.根据权利要求4所述的内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：所述的阻挡层为进行二次氧化形成的第二氧化硅层（11）或对沟槽（3）内进行离子注入以及进行高温扩散形成的沟槽内壁P型区（14）。
6.根据权利要求1所述的内建肖特基界面的垂直场效应二极管的制造方法，其特征在于：步骤6中所述的肖特基界面生成步骤为在所述的沟槽底面外延层上直接形成沟槽底部肖特基界面（6）或首先去除沟槽（3）侧壁的绝缘层后在沟槽（3）的内壁上同时形成的沟槽底部肖特基界面（6）和沟槽侧部肖特基界面（13）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710220706.2A CN107046065B (zh) | 2017-04-06 | 2017-04-06 | 一种内建肖特基界面的垂直场效应二极管的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710220706.2A CN107046065B (zh) | 2017-04-06 | 2017-04-06 | 一种内建肖特基界面的垂直场效应二极管的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107046065A CN107046065A (zh) | 2017-08-15 |
| CN107046065B true CN107046065B (zh) | 2023-12-01 |
Family
ID=59544415
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710220706.2A Active CN107046065B (zh) | 2017-04-06 | 2017-04-06 | 一种内建肖特基界面的垂直场效应二极管的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107046065B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315220A (zh) * | 2010-07-01 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体集成电路及其制造方法 |
| CN202205753U (zh) * | 2010-09-07 | 2012-04-25 | 成都芯源系统有限公司 | 一种肖特基二极管 |
| CN203165902U (zh) * | 2012-12-27 | 2013-08-28 | 淄博美林电子有限公司 | 一种高效率、高耐压肖特基芯片 |
| CN104134702A (zh) * | 2014-07-22 | 2014-11-05 | 苏州硅能半导体科技股份有限公司 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
| CN104769715A (zh) * | 2012-07-31 | 2015-07-08 | 硅联纳半导体(美国)有限公司 | 共用衬底上的功率裝置集成 |
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN105870207A (zh) * | 2016-06-20 | 2016-08-17 | 淄博汉林半导体有限公司 | 一种厚底氧化层的沟槽式肖特基芯片及制作方法 |
| CN205900548U (zh) * | 2016-08-12 | 2017-01-18 | 淄博汉林半导体有限公司 | 一种高效率碳化硅肖特基芯片 |
| CN205900555U (zh) * | 2016-08-12 | 2017-01-18 | 淄博汉林半导体有限公司 | 一种大导电面积高效率的沟槽式肖特基芯片 |
| CN206657811U (zh) * | 2017-04-06 | 2017-11-21 | 淄博汉林半导体有限公司 | 一种内建肖特基界面的垂直场效应二极管 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7671439B2 (en) * | 2005-02-11 | 2010-03-02 | Alpha & Omega Semiconductor, Ltd. | Junction barrier Schottky (JBS) with floating islands |
| US7491633B2 (en) * | 2006-06-16 | 2009-02-17 | Chip Integration Tech. Co., Ltd. | High switching speed two mask schottky diode with high field breakdown |
| US9741851B2 (en) * | 2013-05-13 | 2017-08-22 | Alpha And Omega Semiconductor Incorporated | Trench junction barrier controlled Schottky |
-
2017
- 2017-04-06 CN CN201710220706.2A patent/CN107046065B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315220A (zh) * | 2010-07-01 | 2012-01-11 | 力士科技股份有限公司 | 一种半导体集成电路及其制造方法 |
| CN202205753U (zh) * | 2010-09-07 | 2012-04-25 | 成都芯源系统有限公司 | 一种肖特基二极管 |
| CN104769715A (zh) * | 2012-07-31 | 2015-07-08 | 硅联纳半导体(美国)有限公司 | 共用衬底上的功率裝置集成 |
| CN203165902U (zh) * | 2012-12-27 | 2013-08-28 | 淄博美林电子有限公司 | 一种高效率、高耐压肖特基芯片 |
| CN104134702A (zh) * | 2014-07-22 | 2014-11-05 | 苏州硅能半导体科技股份有限公司 | 增强型沟槽式肖特基二极管整流器件及其制造方法 |
| CN105023953A (zh) * | 2015-07-10 | 2015-11-04 | 淄博汉林半导体有限公司 | 一种垂直场效应二极管及制造方法 |
| CN105870207A (zh) * | 2016-06-20 | 2016-08-17 | 淄博汉林半导体有限公司 | 一种厚底氧化层的沟槽式肖特基芯片及制作方法 |
| CN205900548U (zh) * | 2016-08-12 | 2017-01-18 | 淄博汉林半导体有限公司 | 一种高效率碳化硅肖特基芯片 |
| CN205900555U (zh) * | 2016-08-12 | 2017-01-18 | 淄博汉林半导体有限公司 | 一种大导电面积高效率的沟槽式肖特基芯片 |
| CN206657811U (zh) * | 2017-04-06 | 2017-11-21 | 淄博汉林半导体有限公司 | 一种内建肖特基界面的垂直场效应二极管 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107046065A (zh) | 2017-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9209242B2 (en) | Semiconductor device with an edge termination structure having a closed vertical trench | |
| US6331455B1 (en) | Power rectifier device and method of fabricating power rectifier devices | |
| US9059147B1 (en) | Junction barrier schottky (JBS) with floating islands | |
| WO2018082455A1 (zh) | 功率器件及其制造方法 | |
| US9929285B2 (en) | Super-junction schottky diode | |
| KR20160065326A (ko) | 전력용 반도체 소자 및 그 소자의 제조 방법 | |
| CN108496252A (zh) | 功率半导体装置以及功率半导体装置的制造方法 | |
| US9515136B2 (en) | Edge termination structure for a power integrated device and corresponding manufacturing process | |
| CN105789331A (zh) | 半导体整流器件及其制作方法 | |
| CN104518006B (zh) | 一种耗尽型沟道超势垒整流器及其制造方法 | |
| CN113838909B (zh) | 沟槽型原胞结构及制备方法 | |
| CN114744049A (zh) | 碳化硅mosfet半导体器件及制作方法 | |
| CN111370479A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN113066865A (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| US10304971B2 (en) | High speed Schottky rectifier | |
| CN108922888B (zh) | 一种功率器件的终端结构及其制作方法 | |
| CN113497140A (zh) | 碳化硅场效应晶体管及其制备方法、碳化硅功率器件 | |
| CN107046065B (zh) | 一种内建肖特基界面的垂直场效应二极管的制造方法 | |
| CN103325846B (zh) | 一种斜沟槽肖特基势垒整流器件的制造方法 | |
| CN206657811U (zh) | 一种内建肖特基界面的垂直场效应二极管 | |
| CN111192871B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN210607276U (zh) | 一种基于肖特基结构的沟槽式功率器件 | |
| CN111199970B (zh) | 用于静电防护的晶体管结构及其制造方法 | |
| CN107393955B (zh) | 一种高效率高可靠度的碳化硅mos管及制造方法 | |
| CN203179885U (zh) | 一种沟槽mosfet功率整流器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |