TWI545760B - 高壓半導體元件 - Google Patents
高壓半導體元件 Download PDFInfo
- Publication number
- TWI545760B TWI545760B TW100122255A TW100122255A TWI545760B TW I545760 B TWI545760 B TW I545760B TW 100122255 A TW100122255 A TW 100122255A TW 100122255 A TW100122255 A TW 100122255A TW I545760 B TWI545760 B TW I545760B
- Authority
- TW
- Taiwan
- Prior art keywords
- conductivity type
- high voltage
- disposed
- isolation structure
- voltage semiconductor
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
本發明提供一種高壓二極體(high voltage diode,HV Diode)，尤指一種利用導電型漂移環來提供穩定崩潰電壓之高壓二極體元件。
雙重擴散汲極(double diffuse drain,DDD)主要是一種應用於高壓金屬氧化半導體(high voltage metal oxide semiconductor,HVMOS)電晶體之二極體(diode)，用來提供HVMOS電晶體較高的崩潰電壓(breakdown voltage)以防止高電壓，例如靜電放電(electrostatic discharge,ESD)對半導體元件的破壞，並解決MOS電晶體通道縮短後所產生的熱電子效應(hot electron effect)，進而避免該汲極/源極在高電壓的操作環境下發生電性崩潰(electrical breakdown)的現象。
習知的高壓二極體元件主要包含一基底、一N+摻雜區設於基底中以及一隔離用的場氧化層環繞該N+摻雜區。然而，以現有的架構而言，高壓二極體元件在長時間的應用之後通常在N+摻雜區與場氧化層之間的連接處(junction)會產生某種程度的毀損(breakdown)，使整個元件的崩潰電壓在長時間運作後產生強烈的偏移(shift)。因此，如何改良現有架構來提供穩定的崩潰電壓即為現今一重要課題。
因此本發明是提供一種新的高壓二極體架構，以解決上述習知架構中容易產生電壓不穩定的情形。
本發明較佳實施例是揭露一種高壓半導體元件，包含一基底；一第一導電型井設於該基底中；一第一第二導電型摻雜區設於該第一導電型井中；一第一隔離結構設於該第一導電型井中並環繞該第一第二導電型摻雜區；以及一第一第二導電型漂移環設於該第一第二導電型摻雜區及該第一隔離結構之間。
本發明另一實施例是揭露一種高壓半導體元件，包含：一基底；一第一導電型井設於基底中；一第一第二導電型摻雜區設於第一導電型井中；一第一隔離結構設於第一導電型井中並環繞第一第二導電型摻雜區；以及一第一第二導電型漂移環設於第一隔離結構正下方。
請參照第1圖及第2圖，第1圖為本發明較佳實施例之一高壓二極體之上視圖，第2圖則為第1圖中沿著切線AA”之剖面示意圖。如圖中所示，首先提供一基底12，例如一P型基底，且基底12可為一矽基底或一矽覆絕緣基底等。接著利用離子佈植與熱氧化製程於基底上形成複數個摻雜區與複數個隔離結構。例如進行一熱氧化製程，形成圖中所示的第一場氧化層14與第二場氧化層16，然後進行一N型離子佈植，以於基底12中形成一深N井18，隨後再進行一P型離子佈植，以於深N井18中形成一P型井20。其中第一場氧化層14及第二場氧化層16是用來在單一元件中增加耐壓之用，因此其他如利用淺溝隔離(shallow trench isolation,STI)取代場氧化層來隔絕相鄰高壓二極體的結構，亦可利用本發明的方法進行後續製程。需注意的是，本實施例中除了場氧化層或淺溝隔離外的區域皆為主動區。
然後先形成一圖案化光阻層(圖未示)於基底12表面，並利用此圖案化光阻層為遮罩進行一低濃度的N型離子佈植，以於P型井20中形成至少一N型漂移環(drift ring)，例如本實施例所揭露的第一N型漂移環22及第二N型漂移環24。在本實施例中，第一N型漂移環22較佳設在內圈並由設在外圈的第二N型漂移環24所包圍，且第一N型漂移環22及第二N型漂移環24的摻質濃度較佳約1E12。
接著依序利用兩個不同的圖案化光阻層(圖未示)分別進行兩次N型離子佈植，例如先於P型井20中形成濃度較第一N型漂移環22與第二N型漂移環24更高的N型漸進區(n-grade)26，然後再於N型漸進區26中形成濃度更高的N+摻雜區28。或者是伴隨基底12上其他元件之摻雜區的製程步驟，依序利用兩個不同的圖案化光阻層(圖未示)並分別進行兩次N型離子佈植來形成N型漸進區26以及N+摻雜區28。在本實施例中，N型漸進區26的摻質濃度較佳約1E13，而N+摻雜區28的摻質濃度較佳約1E15，且N+摻雜區28與N型漸進區26均設置在第一場氧化層14內的基底12中，亦即由第一場氧化層14所環繞主動區域中。
需注意的是，先前形成的第一N型漂移環22較佳設置在第一場氧化層14與N+摻雜區28之間，特別是兩者之交界處，且第一N型漂移環22、N型漸進區26與N+摻雜區28三者實質上彼此互有重疊，而第二N型漂移環24則設置在第一場氧化層14正下方的基底12中，並完全被P型井20所環繞孤立。
隨後利用另一圖案化光阻層(圖未示)進行一P型離子佈植，以於第一場氧化層14與第二場氧化層16之間形成二P型飄移環30、31。接著再依序利用兩個不同的圖案化光阻層分別進行兩次P型離子佈植，例如先於P型井20中形成一濃度較P型漂移環30、31更高的P型漸進區(p-grade)32，然後於P型漸進區32中形成濃度更高的P+摻雜區34。在本實施例中，所形成的P+摻雜區34與P型漸進區32較佳設在第一場氧化層14與第二場氧化層16之間，且二P型飄移環30、31又如同第一N型漂移環22般分別設置在P+摻雜區34與第一場氧化層14及第二場氧化層16之交界處，且P型漸進區32和P+摻雜區34分別與此二P型飄移環30、31實質上互有重疊。至此即完成本發明較佳實施例之一高壓二極體元件的製作。需注意的是，上述實施例中各個摻雜區的植入順序並不限於文中所述，且文中所述之N型與P型等導電型式可相互替換，此變化型也屬本發明所涵蓋的範圍。
綜上所述，由於習知高壓二極體元件通常在N+摻雜區與場氧化層的連接處容易產生毀損，使整個元件在長時間的運作下發生崩潰電壓偏移的情形，因此本發明較佳在不增加任何光罩的情況下，於N+摻雜區與場氧化層之間的交界處(junction)形成一N型漂移環，藉由漂移環的補強將電流引導至基底而不至集中在N+摻雜區與場氧化層交界處的表面而發生毀損。
除了在N+摻雜區與場氧化層之間形成上述N型漂移環，本發明另一實施例又可選擇將N型漂移環直接設置在場氧化層的正下方，或先於N+摻雜區與場氧化層之間形成上述N型漂移環之後，於場氧化層下另設置一個N型漂移環，藉由另一種型式的補強使整個高壓元件提供穩定的電壓。
以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
12．．．基底
14．．．第一場氧化層
16．．．第二場氧化層
18．．．深N井
20．．．P型井
22．．．第一N型漂移環
24．．．第二N型漂移環
26．．．N型漸進區
28．．．N+摻雜區
30．．．P型漂移環
31．．．P型漂移環
32．．．P型漸進區
34．．．P+摻雜區
第1圖為本發明較佳實施例之一高壓二極體之上視圖。
第2圖為第1圖中沿著切線AA”之剖面示意圖。
12．．．基底
14．．．第一場氧化層
16．．．第二場氧化層
18．．．深N井
20．．．P型井
22．．．第一N型漂移環
24．．．第二N型漂移環
26．．．N型漸進區
28．．．N+摻雜區
30．．．P型漂移環
31．．．P型漂移環
32．．．P型漸進區
34．．．P+摻雜區
Claims (18)
- 一種高壓半導體元件，包含：一基底；一第一導電型井設於該基底中；一第一第二導電型摻雜區設於該第一導電型井中；一第二第二導電型摻雜區設於該第一第二導電型摻雜區正下方；一第一隔離結構設於該第一導電型井中並環繞該第一第二導電型摻雜區；以及一第一第二導電型漂移環設於該第一第二導電型摻雜區及該第一隔離結構之間。
- 如申請專利範圍第1項所述之高壓半導體元件，其中該第一隔離結構包含一場氧化層。
- 如申請專利範圍第1項所述之高壓半導體元件，另包含一第二隔離結構設於該第一隔離結構之外圍。
- 如申請專利範圍第3項所述之高壓半導體元件，另包含一第一第一導電型摻雜區設於該第一隔離結構及該第二隔離結構之間。
- 如申請專利範圍第4項所述之高壓半導體元件，另包含 一第二第一導電型摻雜區設於該第一第一導電型摻雜區正下方。
- 如申請專利範圍第4項所述之高壓半導體元件，另包含一第一第一導電型漂移環設於該第一第一導電型摻雜區及該第一隔離結構之間。
- 如申請專利範圍第4項所述之高壓半導體元件，另包含一第二第一導電型漂移環設於該第一第一導電型摻雜區及該第二隔離結構之間。
- 如申請專利範圍第1項所述之高壓半導體元件，另包含一第二第二導電型漂移環設於該第一隔離結構正下方。
- 如申請專利範圍第1項所述之高壓半導體元件，其中該第一導電型係為P型且該第二導電型係為N型。
- 一種高壓半導體元件，包含：一基底；一第一導電型井設於該基底中；一第一第二導電型摻雜區設於該第一導電型井中；一第一隔離結構設於該第一導電型井中並環繞該第一第二導電型摻雜區；以及 一第一第二導電型漂移環設於該第一隔離結構正下方。
- 如申請專利範圍第10項所述之高壓半導體元件，其中該第一隔離結構包含一場氧化層。
- 如申請專利範圍第10項所述之高壓半導體元件，另包含一第二第二導電型摻雜區設於該第一第二導電型摻雜區正下方。
- 如申請專利範圍第10項所述之高壓半導體元件，另包含一第二隔離結構設於該第一隔離結構之外圍。
- 如申請專利範圍第13項所述之高壓半導體元件，另包含一第一第一導電型摻雜區設於該第一隔離結構及該第二隔離結構之間。
- 如申請專利範圍第14項所述之高壓半導體元件，另包含一第二第一導電型摻雜區設於該第一第一導電型摻雜區正下方。
- 如申請專利範圍第14項所述之高壓半導體元件，另包含一第一第一導電型漂移環設於該第一第一導電型摻雜區及該第一隔離結構之間。
- 如申請專利範圍第14項所述之高壓半導體元件，另包含一第二第一導電型漂移環設於該第一第一導電型摻雜區及該第二隔離結構之間。
- 如申請專利範圍第10項所述之高壓半導體元件，其中該第一導電型係為P型且該第二導電型係為N型。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100122255A TWI545760B (zh) | 2011-06-24 | 2011-06-24 | 高壓半導體元件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW100122255A TWI545760B (zh) | 2011-06-24 | 2011-06-24 | 高壓半導體元件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201301513A TW201301513A (zh) | 2013-01-01 |
| TWI545760B true TWI545760B (zh) | 2016-08-11 |
Family
ID=48137621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW100122255A TWI545760B (zh) | 2011-06-24 | 2011-06-24 | 高壓半導體元件 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI545760B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI670820B (zh) * | 2018-06-12 | 2019-09-01 | 世界先進積體電路股份有限公司 | 半導體結構 |
-
2011
- 2011-06-24 TW TW100122255A patent/TWI545760B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| TW201301513A (zh) | 2013-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI542005B (zh) | 積體電路裝置及其製造方法 | |
| TWI527215B (zh) | 具有台面式界面終止延伸結構之半導體裝置及其製造方法 | |
| JP2006013450A (ja) | 半導体装置およびその製造方法 | |
| TWI565065B (zh) | 高電壓半導體元件製造方法及高電壓半導體元件構造 | |
| JP2010177292A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015023208A (ja) | 電界効果トランジスタ及び半導体装置、電界効果トランジスタの製造方法 | |
| TWI476924B (zh) | 雙擴散金屬氧化物半導體元件 | |
| US8592905B2 (en) | High-voltage semiconductor device | |
| TWI545760B (zh) | 高壓半導體元件 | |
| TWI401801B (zh) | 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 | |
| TWI422036B (zh) | 高壓元件及其製造方法 | |
| TWI479653B (zh) | 半導體結構及其製造方法 | |
| JP2014207324A (ja) | 半導体装置及びその製造方法 | |
| JP6346777B2 (ja) | 半導体装置の製造方法 | |
| TWI484634B (zh) | 隔離元件及其製造方法 | |
| TWI500152B (zh) | 橫向擴散金氧半導體元件及其製作方法 | |
| CN102867856B (zh) | 高压半导体元件 | |
| TWI557904B (zh) | 半導體裝置及其製造方法 | |
| TW202008584A (zh) | 高壓元件及其製造方法 | |
| TWI469349B (zh) | 高壓元件及其製造方法 | |
| JP2014049481A (ja) | 半導体装置 | |
| TWI535022B (zh) | 高壓元件製造方法 | |
| US8754476B2 (en) | High voltage device and manufacturing method thereof | |
| TWI623103B (zh) | 橫向擴散金屬氧化物半導體電晶體及其製作方法 | |
| WO2012172725A1 (ja) | 半導体装置とその製造方法 |