CN112310191B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN112310191B
CN112310191B CN202010730923.8A CN202010730923A CN112310191B CN 112310191 B CN112310191 B CN 112310191B CN 202010730923 A CN202010730923 A CN 202010730923A CN 112310191 B CN112310191 B CN 112310191B
Authority
CN
China
Prior art keywords
semiconductor region
semiconductor
region
semiconductor device
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010730923.8A
Other languages
English (en)
Other versions
CN112310191A (zh
Inventor
冈本隼人
陈则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112310191A publication Critical patent/CN112310191A/zh
Application granted granted Critical
Publication of CN112310191B publication Critical patent/CN112310191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供能够使半导体装置的性能提高的技术。半导体装置具有第1导电型的第1半导体区域、第1半导体区域之上的第2导电型的第2半导体区域、第2导电型的第3及第4半导体区域、第1导电型的第5半导体区域、电极。第3半导体区域位于第2半导体区域之上，杂质浓度比第2半导体区域高。第4半导体区域与第2半导体区域相比杂质浓度高，第4半导体区域在俯视观察时位于与第3半导体区域分离的位置，该第4半导体区域与第2半导体区域接触。第5半导体区域位于第2半导体区域之上，在俯视观察时位于第3及第4半导体区域之间。电极不与第4及第5半导体区域接触而是与第3半导体区域接触。

Description

半导体装置
技术领域
本发明涉及半导体装置。
背景技术
在专利文献1中记载有与半导体装置相关的技术。
专利文献1：日本特开2007-324428号公报
关于半导体装置，希望改善其性能。
发明内容
因此，本发明就是鉴于上述点而提出的，其目的在于，提供一种能够使半导体装置的性能提高的技术。
本发明涉及的半导体装置的一个方式具有：第1导电型的第1半导体区域；所述第1半导体区域之上的第2导电型的第2半导体区域；所述第2导电型的第3半导体区域，其位于所述第2半导体区域之上，杂质浓度比所述第2半导体区域高；所述第2导电型的第4半导体区域，其杂质浓度比所述第2半导体区域高，在俯视观察时位于与所述第3半导体区域分离的位置，该第4半导体区域与所述第2半导体区域接触；所述第1导电型的第5半导体区域，其位于所述第2半导体区域之上，在俯视观察时位于所述第3及第4半导体区域之间；以及电极，其不与所述第4及第5半导体区域接触而是与所述第3半导体区域接触。
另外，本发明涉及的半导体装置的一个方式具有：第1导电型的第1半导体区域；所述第1半导体区域之上的第2导电型的第2半导体区域；所述第2导电型的第3半导体区域，其位于所述第2半导体区域之上，杂质浓度比所述第2半导体区域高；所述第2导电型的第4半导体区域，其杂质浓度比所述第2半导体区域高，在俯视观察时位于与所述第3半导体区域分离的位置，该第4半导体区域与所述第2半导体区域接触；凹部，其在俯视观察时位于所述第3及第4半导体区域之间，该凹部形成于所述第2半导体区域；绝缘膜，其将所述凹部填充；以及电极，其不与所述第4及第5半导体区域接触而是与所述第3半导体区域接触。
发明的效果
根据本发明，半导体装置的性能提高。
附图说明
图1是表示第1比较对象装置的剖面构造的图。
图2是表示第2比较对象装置的剖面构造的图。
图3是表示半导体装置的剖面构造的一个例子的图。
图4是表示半导体装置的平面构造的一个例子的图。
图5是表示半导体装置的平面构造的一个例子的图。
图6是表示半导体装置的特性的一个例子的图。
图7是表示半导体装置的特性的一个例子的图。
图8是表示半导体装置的特性的一个例子的图。
图9是表示半导体装置的剖面构造的一个例子的图。
图10是表示半导体装置的剖面构造的一个例子的图。
图11是表示半导体装置的剖面构造的一个例子的图。
图12是表示半导体装置的剖面构造的一个例子的图。
图13是表示半导体装置的剖面构造的一个例子的图。
图14是表示半导体装置的剖面构造的一个例子的图。
图15是表示半导体装置的剖面构造的一个例子的图。
标号的说明
1中间半导体区域，2、4、5、6半导体区域，3绝缘膜，7阳极电极，8凹部，100、110半导体装置。
具体实施方式
实施方式1.
首先，对与本实施方式涉及的半导体装置100进行比较的半导体装置150及160进行说明。图1是表示半导体装置150的剖面构造的图。图2是表示半导体装置160的剖面构造的图。半导体装置150及160各自例如为PIN型的二极管。在图1及2中示出二极管的元件部的剖面构造。后面，有时将半导体装置150及160各自称为第1比较对象装置150及第2比较对象装置160。
如图1所示，第1比较对象装置150具有阴极电极12、N+型的阴极区域11、N-型的中间半导体区域1、P型的阳极区域14、阳极电极7。
这里，N+型的区域是指与N型的区域相比施主杂质的浓度高，N-型的区域是指与N型的区域相比施主杂质的浓度低。另外，P-型的区域是指与P型的区域相比受主杂质的浓度低。后面，在没有指定杂质浓度而仅指定导电型的情况下，使用小写的p型及n型。另外，仅就浓度而言是指杂质浓度，仅就峰值浓度而言是指杂质的峰值浓度。
阴极区域11位于阴极电极12之上。中间半导体区域1位于阴极区域11之上。阳极区域14位于中间半导体区域1之上。阳极电极7位于阳极区域14之上。
为了改善具有上述那样的构造的第1比较对象装置150的恢复特性，有效的是在将正向偏置施加于第1比较对象装置150期间使积蓄于第1比较对象装置150的空穴的量减少。如果减小阳极区域14的浓度，则在正向偏置时从阳极区域14供给的空穴的量减少。其结果，在正向偏置时在第1比较对象装置150积蓄的空穴的量减少，恢复特性得到改善。
但是，如果使阳极区域14的浓度减少，则在将反向偏置施加于第1比较对象装置150时，耗尽层容易从中间半导体区域1向阳极区域14扩展。其结果，有可能使耗尽层到达阳极电极7而导致第1比较对象装置150击穿。
此外，正向偏置是指以阳极电极7的电位高于阴极电极12的电位的方式在阳极电极7和阴极电极12之间施加的电压。正向偏置也称为正向偏置电压。另一方面，反向偏置是指以阳极电极7的电位低于阴极电极12的电位的方式在阳极电极7和阴极电极12之间施加的电压。反向偏置也称为反向偏置电压。
第2比较对象装置160是对第1比较对象装置150进行了改善的装置。如图2所示，就第2比较对象装置160而言，在第1比较对象装置150的基础上，代替阳极区域14而具有阳极区域24，还具有绝缘膜3。
阳极区域24位于中间半导体区域1之上。阳极区域24具有P-型的半导体区域2、P型的半导体区域4。半导体区域2具有与中间半导体区域1接触的主面2a、与主面2a相反侧的主面2b。半导体区域4形成于半导体区域2内。半导体区域4形成于半导体区域2的一部分。半导体区域4从半导体区域2的主面2b向主面2a侧延伸，不到达主面2a。半导体区域4的深度比半导体区域2的深度小。半导体区域4具有在俯视观察时夹着半导体区域2的一部分20的区域40。可以说区域40在第2比较对象装置160的剖面观察时，在与半导体区域2的深度方向(换言之，第2比较对象装置160的厚度方向)正交的方向夹着半导体区域2的一部分20。如根据图2也能够理解的那样，也可以说半导体区域4位于半导体区域2之上。后面，在第2比较对象装置160的说明中，除非有特别地说明，否则就半导体区域2而言，其是指在半导体区域2处没有形成半导体区域4的部分。另外，有时将半导体区域2的一部分20称为部分区域20。
绝缘膜3位于阳极区域24之上。在俯视观察时绝缘膜3将半导体区域4的整个区域覆盖。在俯视观察时绝缘膜3将半导体区域2的一部分覆盖。绝缘膜3具有使半导体区域2的部分区域20的一部分露出的开口部3a。阳极电极7以将开口部3a填埋的方式形成于绝缘膜3之上。由此，从开口部3a露出的半导体区域2的一部分与阳极电极7彼此接触。由于绝缘膜3将半导体区域4的整个区域覆盖，因此阳极电极7不与半导体区域4接触。阳极电极7经由半导体区域2与半导体区域4电连接。绝缘膜3例如为氧化膜。
在具有上述那样的构造的第2比较对象装置160中，阳极电极7和半导体区域4经由杂质浓度低的半导体区域2电连接。因此，可以说在阳极电极7和半导体区域4之间存在由半导体区域2形成的电阻成分。因此，在将正向偏置施加于第2比较对象装置160的情况下，半导体区域4的电位为从阳极电极7的电位减去半导体区域2处的电压下降量而得到的值。因此，在将正向偏置施加于第2比较对象装置160的情况下，阳极区域24所包含的半导体区域4的电位比阳极电极7的电位小。因此，对来自阳极区域24的空穴的供给进行抑制，第2比较对象装置160中的空穴的积蓄量减少。其结果，第2比较对象装置160的恢复特性得到改善。
另外，在第2比较对象装置160中，由于半导体区域4的电位比阳极电极7的电位小，因此能够对来自半导体区域4的空穴的供给进行抑制，因此能够将半导体区域4的杂质浓度设定得高。在半导体区域4的杂质浓度高的情况下，在将反向偏置施加于第2比较对象装置160时，半导体区域4能够对耗尽层从中间半导体区域1向阳极区域24的扩展进行抑制。因此，能够降低在第2比较对象装置160产生击穿的可能性。
上述专利文献1公开了与第2比较对象装置160相同的构造。在专利文献1所公开的构造中，与半导体区域2相当的区域32的杂质浓度被设定为1×10-17cm-3。另外，在专利文献1所公开的构造中，与半导体区域4相当的区域34的杂质浓度被设定为1×10-19cm-3。
为了进一步改善第2比较对象装置160的恢复特性，想到通过降低半导体区域2的浓度来降低来自阳极区域24的空穴的注入效率。如果降低半导体区域2的浓度，则在将大的反向偏置施加于第2比较对象装置160时，半导体区域4有可能不能够对从中间半导体区域1产生的耗尽层的扩展充分地进行抑制。其结果，第2比较对象装置160有可能击穿。另外，如果降低半导体区域2的浓度，则在阳极电极7和半导体区域2之间，有可能无法实现电气上来说良好的接触，即欧姆接触。另外，根据各种理由，由于半导体区域2及4的浓度及深度存在限制，因此在第2比较对象装置160中，难以大幅改善恢复特性。
本实施方式涉及的半导体装置100是对第2比较对象装置160进行了改善的装置。图3是表示本实施方式涉及的半导体装置100的剖面构造的一个例子的图。半导体装置100例如为PIN型的二极管。在图3中示出二极管的元件部的剖面构造。如图3所示，就半导体装置100而言，在第2比较对象装置160的基础上，代替阳极区域24而具有阳极区域34，还具有N型的半导体区域6。
半导体装置100例如使用硅类的半导体材料。半导体装置100也可以使用硅类的半导体材料之外的半导体材料。例如，半导体装置100也可以使用砷化镓类的半导体材料、碳化硅类的半导体材料或氮化镓类的半导体材料等。下面，对半导体装置100为2.2kV耐压等级的二极管的情况下的半导体装置100的各种特性及结构参数进行说明。在半导体装置100的耐压为2.2kV之外的情况下，半导体装置100的各种特性及结构参数有时与下述内容不同。
阴极电极12例如由层叠有铝、钛和镍的层叠金属材料构成。阳极电极7例如由铝构成。阴极电极12及阳极电极7的材料不限于此。
阳极区域34具有上述半导体区域2及4、P型的半导体区域5。半导体区域5形成于半导体区域2的部分区域20内。半导体区域5形成于半导体区域2的部分区域20的一部分。半导体区域5从半导体区域2的主面2b向主面2a侧延伸，不到达主面2a。半导体区域5形成得比半导体区域4浅。可以说半导体区域5位于半导体区域2的部分区域20之上。
N型的半导体区域6形成于半导体区域2的部分区域20内。半导体区域6形成于半导体区域2的部分区域20的一部分。半导体区域6从半导体区域2的主面2b向主面2a侧延伸，不到达主面2a。半导体区域6形成得比半导体区域2及4浅。半导体区域6的深度例如与半导体区域5的深度相同。半导体区域6具有在俯视观察时夹着半导体区域5的区域60。可以说区域60在半导体装置100的剖面观察时，在与半导体区域5的深度方向正交的方向夹着半导体区域5。区域60与半导体区域4及5接触。半导体区域4的区域40在俯视观察时夹着半导体区域6的区域60和半导体区域5。区域40与区域60接触。可以说半导体区域6位于半导体区域2的部分区域20之上。后面，除非有特别地说明，否则就半导体区域2而言，其是指在半导体区域2处没有形成半导体区域4、5、6的部分。
半导体区域4的区域40在俯视观察时形成为与半导体区域5分离。换言之，区域40在半导体装置100的剖面观察时，在与区域40的深度方向正交的方向形成为与半导体区域5分离。半导体区域6的区域60在俯视观察时位于区域40和半导体区域5之间。
半导体区域4及5的峰值浓度比半导体区域2的峰值浓度大。半导体区域2的峰值浓度的上限值例如被设定为1×1017cm-3。半导体区域2的峰值浓度的下限值例如被设定为1×1015cm-3。半导体区域4的峰值浓度的上限值例如被设定为1×1018cm-3。半导体区域4的峰值浓度的下限值例如被设定为1×1016cm-3。半导体区域5的峰值浓度的上限值例如被设定为1×1018cm-3。半导体区域5的峰值浓度的下限值例如被设定为1×1016cm-3。
绝缘膜3位于阳极区域34之上。在俯视观察时绝缘膜3将半导体区域4及6的整个区域覆盖。在俯视观察时绝缘膜3没有将半导体区域5覆盖。绝缘膜3具有露出半导体区域5的开口部3a。阳极电极7以将开口部3a填埋的方式形成于绝缘膜3之上。由此，从开口部3a露出的半导体区域5与阳极电极7彼此接触。由于绝缘膜3将半导体区域4及6的整个区域覆盖，因此阳极电极7不与半导体区域4及6接触。阳极电极7经由半导体区域5、半导体区域2与半导体区域4电连接。
图4及5各自是表示半导体装置100的平面构造的一个例子的图。在图4及5中，省略了阳极电极7及绝缘膜3的记载。图4的矢向A-A的剖面构造为图3所示的剖面构造。另外，图5的矢向B-B的剖面构造为图3所示的剖面构造。
在图4的例子中，半导体装置100具有多个半导体区域5和多个半导体区域6。多个半导体区域5形成为条带状。在俯视观察时，各半导体区域5呈细长的长方形。各半导体区域6由将半导体区域5夹在中间的一对部分区域16构成。在俯视观察时，一对部分区域16各自呈细长的长方形。在俯视观察时，一对部分区域16形成为彼此平行。一对部分区域16构成夹着半导体区域5的上述区域60。
在图5的例子中，在俯视观察时大致正方形的多个半导体区域5排列为矩阵状。另外，在图5的例子中，形成有与多个半导体区域5各自对应的多个半导体区域6。各半导体区域6形成为在俯视观察时将半导体区域5包围。在图5的例子中，半导体区域6也具有在俯视观察时夹着半导体区域5的区域60。半导体区域6的俯视观察时的外形呈大致正方形。
在具有上述那样的构造的半导体装置100中，阳极电极7和半导体区域4经由半导体区域5、杂质浓度低的半导体区域2电连接。因此，在将正向偏置施加于半导体装置100的情况下，半导体区域4的电位为从阳极电极7的电位减去半导体区域2处的电压下降量而得到的值。因此，在将正向偏置施加于半导体装置100的情况下，阳极区域34的半导体区域4的电位比阳极电极7的电位小。并且，在半导体装置100中，在p型的半导体区域4和与阳极电极7接触的p型的半导体区域5之间存在n型的半导体区域6。因此，在将正向偏置施加于半导体装置100的情况下，从半导体区域5向半导体区域4流动的电流以避开n型的半导体区域6的方式流动。其结果，浓度低的半导体区域2处的电流路径变长。因此，能够进一步减小将正向偏置施加于半导体装置100的情况下的半导体区域4的电位。由此，对来自阳极区域34的空穴的供给进行抑制，半导体装置100中的空穴的积蓄量减少。其结果，半导体装置100的恢复特性得到改善。具体而言，能够降低通断损耗，并且使通断波形柔和化。因此，半导体装置100的性能提高。
另外，在将反向偏置施加于半导体装置100时，不仅通过半导体区域4，还通过杂质浓度高的半导体区域5对耗尽层从中间半导体区域1向阳极区域34的扩展进行抑制。因此，在半导体装置100中，与第2比较对象装置160相比产生击穿的可能性降低。即，能够使半导体装置100的静态耐压提高。
另外，阳极电极7不与浓度低的半导体区域2接触而是与浓度高的半导体区域5接触。因此，即使将半导体区域2的浓度设定得低，也能够实现阳极电极7和半导体区域5之间的欧姆接触。通过将半导体区域2的浓度设定得低，从而能够增大由半导体区域2形成的电阻成分，因此能够更加减小将正向偏置施加于半导体装置100的情况下的半导体区域4的电位。因此，进一步对来自阳极区域34的空穴的供给进行抑制。其结果，在半导体装置100中，实现阳极电极7和阳极区域34之间的欧姆接触，并且与第2比较对象装置160相比改善了恢复特性。
另外，如上述例子所示，通过将半导体区域2的峰值浓度的上限值设定为1×1017cm-3，能够减小将正向偏置施加于半导体装置100的情况下的半导体区域4的电位。因此，对来自阳极区域34的空穴的供给进行抑制。其结果，能够改善半导体装置100的恢复特性。
另外，如上述例子所示，通过将半导体区域2的峰值浓度的下限值设定为1×1015cm-3，变得容易形成低浓度的半导体区域2。
另外，如上述例子所示，通过将半导体区域4及5的峰值浓度的上限值设定为1×1018cm-3，对来自包含半导体区域4及5的阳极区域34的空穴的供给进行抑制。因此，能够改善半导体装置100的恢复特性。
另外，如上述例子所示，通过将半导体区域5的峰值浓度的下限值设定为1×1016cm-3，变得容易形成阳极电极7和半导体区域5之间的欧姆接触。
图6是表示俯视观察时的半导体区域5和半导体区域4的区域40之间的距离W(参照图3～5)、与半导体区域2处的电流路径的标准化电阻值R的关系的图。图6的横轴及纵轴各自表示距离W及标准化电阻值R。也可以说距离W为半导体区域6的由半导体区域5和半导体区域4夹着的部分的宽度。
这里，标准化电阻值R是利用基准值将半导体区域2处的电流路径的电阻值标准化后的值。即，标准化电阻值R是将半导体区域2处的电流路径的电阻值除以基准值而得到的值。就基准值而言，例如将半导体区域2的峰值浓度设定为下限值(1×1015cm-3)，并且设定为距离W＝5μm时的半导体区域2处的电流路径的电阻值。
图6的图形200表示将半导体区域2的峰值浓度设定为上限值(1×1017cm-3)的情况下的距离W与标准化电阻值R的关系。图6的图形210表示将半导体区域2的峰值浓度设定为上限值和下限値(1×1015cm-3)之间的情况下的距离W与标准化电阻值R的关系。图6的图形220表示将半导体区域2的峰值浓度设定为下限值的情况下的距离W与标准化电阻值R的关系。
如图6所示，距离W越大，则标准化电阻值R越增加。这是因为如果距离W大，则半导体区域2处的电流路径变长。另外，半导体区域2的浓度越小，则标准化电阻值R越增加。
在半导体装置100中，也可以将距离W设定为大于或等于5μm。即，也可以将半导体区域6的由半导体区域5和半导体区域4夹着的部分的宽度设定为大于或等于5μm。在该情况下，改善了半导体装置100的恢复特性，并且容易形成半导体区域6。
图7是表示半导体装置100及第2比较对象装置160的输出特性的图。图7的图表300示出半导体装置100的输出特性，图7的图形310示出第2比较对象装置160的输出特性。图7的横轴示出施加于半导体装置100及第2比较对象装置160的正向偏置。图7的纵轴示出半导体装置100及第2比较对象装置160中的正向电流。在图7中示出温度125℃下的耐压2.2kV的半导体装置100及第2比较对象装置160的输出特性。
如图7所示，半导体装置100的接通电压比第2比较对象装置160的接通电压大。这是因为与第2比较对象装置160相比，半导体装置100的施加了正向偏置时的半导体区域2的电位小，其结果，与第2比较对象装置160相比，半导体装置100的空穴的注入效率低。
图8是表示半导体装置100和第2比较对象装置160的恢复特性的图。图8的图形400示出半导体装置100从接通状态变化为断开状态的情况下的正向电流的波形。图8的图形500示出半导体装置100从接通状态变化为断开状态的情况下的阴极电极12和阳极电极7之间的电压的波形。图8的图形410示出第2比较对象装置160从接通状态变化为断开状态的情况下的正向电流的波形。图8的图形510示出第2比较对象装置160从接通状态变化为断开状态的情况下的阴极电极12和阳极电极7之间的电压的波形。图8的横轴示出时间。图8的左侧的纵轴表示正向电流，图8的右侧的纵轴表示阴极电极12和阳极电极7之间的电压。在图8中示出温度125℃下的耐压2.2kV的半导体装置100及第2比较对象装置160的恢复特性。
如图8所示，与第2比较对象装置160进行比较，在半导体装置100中恢复电流(逆电流)的峰值小，恢复期间也短。这是因为与第2比较对象装置160相比，半导体装置100的空穴的注入效率低，与第2比较对象装置160相比，半导体装置100的所积蓄的空穴的量少。
此外，半导体装置100的构造不限于上述例子。例如，半导体区域4的深度也可以大于或等于半导体区域2的深度。在图9中示出半导体区域4的深度比半导体区域2的深度大的情况下的半导体装置100的剖面构造的一个例子。另外，如图10所示，半导体区域6的深度也可以比半导体区域5的深度大。在该情况下，由于浓度低的半导体区域2处的电流路径变长，因此将正向偏置施加于半导体装置100的情况下的半导体区域4的电位进一步变小。因此，半导体装置100中的空穴的积蓄量进一步减少，其结果，进一步改善了半导体装置100的恢复特性。另外，半导体区域6也可以不与半导体区域5接触。另外，半导体区域6也可以不与半导体区域4接触。在图11中示出半导体区域6不与半导体区域4及5接触的情况下的半导体装置100的剖面构造的一个例子。另外，在半导体装置100中，也可以将p型的区域变更为n型的区域，将n型的区域变更为p型的区域。
实施方式2.
图12是表示本实施方式涉及的半导体装置110的剖面构造的一个例子的图。就半导体装置110而言，在上述半导体装置100的基础上，在半导体区域2的形成有半导体区域6的部分，代替半导体区域6而设置有凹部8。就半导体装置110而言，也可以在上述图4所示的半导体装置100的基础上，在半导体区域2的形成有半导体区域6的部分，代替半导体区域6而设置有凹部8。另外，就半导体装置110而言，也可以在上述图5所示的半导体装置100的基础上，在半导体区域2的形成有半导体区域6的部分，代替半导体区域6而设置有凹部8。
凹部8例如是通过干蚀刻从主面2b向厚度方向对半导体区域2进行挖掘而形成的。凹部8也可以说是挖出部。凹部8的深度比半导体区域2及4的深度小。另外，凹部8的深度与半导体区域5的深度相同。凹部8被绝缘膜3填充。绝缘膜3与半导体区域2、4、5接触。在俯视观察时，绝缘膜3在半导体区域2将没有形成半导体区域4及5的部分覆盖。
凹部8具有在俯视观察时夹着半导体区域5的部分80。由于绝缘膜3被填充于凹部8，因此可以说绝缘膜3在与半导体装置110的厚度方向正交的方向具有夹着半导体区域5的部分30。
具有上述那样的构造的半导体装置110具有与上述图6～8所示的半导体装置100的特性相同的特性。半导体装置110中的距离W也可以说是凹部8的由半导体区域5和半导体区域4夹着的部分的宽度。另外，距离W也可以说是将凹部8填充的绝缘膜3的由半导体区域5和半导体区域4夹着的部分的宽度。
在本实施方式涉及的半导体装置110中，与半导体装置100相同地，在将正向偏置施加于半导体装置110的情况下，半导体区域4的电位为从阳极电极7的电位减去浓度低的半导体区域2处的电压下降量而得到的值。并且，在半导体装置110中，在p型的半导体区域4和与阳极电极7接触的p型的半导体区域5之间存在凹部8，绝缘膜3填充于该凹部8。因此，在将正向偏置施加于半导体装置100的情况下，从半导体区域5向半导体区域4流动的电流以避开凹部8的方式流动。其结果，浓度低的半导体区域2处的电流路径变长。因此，能够进一步减小将正向偏置施加于半导体装置100的情况下的半导体区域4的电位。因此，对来自阳极区域34的空穴的供给进行抑制，半导体装置110中的空穴的积蓄量减少。其结果，改善了半导体装置110的恢复特性。
另外，在将反向偏置施加于半导体装置110时，不仅通过半导体区域4，还通过杂质浓度高的半导体区域5对耗尽层从中间半导体区域1向阳极区域34的扩展进行抑制。因此，在半导体装置110中，产生击穿的可能性降低。
另外，阳极电极7不与浓度低的半导体区域2接触而是与浓度高的半导体区域5接触。因此，即使将半导体区域2的浓度设定得低，也能够实现阳极电极7和半导体区域5之间的欧姆接触。通过将半导体区域2的浓度设定得低，从而能够增大由半导体区域2形成的电阻成分，因此能够更加减小将正向偏置施加于半导体装置110的情况下的半导体区域4的电位。因此，进一步对来自阳极区域34的空穴的供给进行抑制。其结果，实现阳极电极7和半导体区域5之间的欧姆接触，并且进一步改善半导体装置110的恢复特性。
另外，如果将反向偏置施加于实施方式1涉及的半导体装置100，则在半导体区域5和半导体区域6的PN结处电场有可能集中。因此，存在产生碰撞电离化而使空穴载流子增加的可能性。其结果，在半导体装置100中，存在不能够大幅改善恢复特性的可能性。
相对于此，在本实施方式涉及的半导体装置110中，代替半导体区域6而形成有凹部8，该凹部8被绝缘膜3填充，因此不存在与半导体区域5接触的n型的半导体区域。因此，在半导体装置110中，能够降低通过碰撞电离化而使空穴载流子增加的可能性。因此，能够增大恢复特性的改善幅度。
在半导体装置110中，也可以将距离W设定为大于或等于5μm。即，也可以将凹部8的由半导体区域5和半导体区域4夹着的部分的宽度设定为大于或等于5μm。在该情况下，改善了半导体装置100的恢复特性，并且容易形成凹部8。
此外，半导体装置110的构造不限于上述例子。例如，凹部8的形状也可以是图12所示的形状之外的形状。例如，也可以如图13所示，凹部8的内侧面8a呈随着变深而前端变细的锥形状。另外，凹部8的形状也可以是图12及13所示的形状之外的形状。
另外，在半导体装置110中，同样地，半导体区域4的深度也可以大于或等于半导体区域2的深度。另外，如图14所示，凹部8的深度也可以比半导体区域5的深度大。在该情况下，由于浓度低的半导体区域2处的电流路径变长，因此将正向偏置施加于半导体装置110的情况下的半导体区域4的电位进一步变小。因此，半导体装置110中的空穴的积蓄量进一步减少，其结果，半导体装置110的恢复特性进一步得到改善。另外，在凹部8和半导体区域5之间也可以存在半导体区域2。另外，在凹部8和半导体区域4之间也可以存在半导体区域2。在图15中示出在凹部8和半导体区域4之间、凹部8和半导体区域5之间存在半导体区域2的情况下的半导体装置110的剖面构造的一个例子。另外，在半导体装置110中，也可以将p型的区域变更为n型的区域，将n型的区域变更为p型的区域。
本发明可以在其发明的范围内将各实施方式自由组合，对各实施方式适当进行变形、省略。

Claims (2)

1.一种半导体装置，其具有：
第1导电型的第1半导体区域；
所述第1半导体区域之上的第2导电型的第2半导体区域；
所述第2导电型的第3半导体区域，其位于所述第2半导体区域之上，杂质浓度比所述第2半导体区域高；
所述第2导电型的第4半导体区域，其杂质浓度比所述第2半导体区域高，在俯视观察时位于与所述第3半导体区域分离的位置，该第4半导体区域与所述第2半导体区域接触；
所述第1导电型的第5半导体区域，其位于所述第2半导体区域之上，在俯视观察时位于所述第3及第4半导体区域之间；以及
电极，其不与所述第4及第5半导体区域接触而是与所述第3半导体区域接触，
所述第5半导体区域的深度大于所述第3半导体区域的深度。
2.一种半导体装置，其具有：
第1导电型的第1半导体区域；
所述第1半导体区域之上的第2导电型的第2半导体区域；
所述第2导电型的第3半导体区域，其位于所述第2半导体区域之上，杂质浓度比所述第2半导体区域高；
所述第2导电型的第4半导体区域，其杂质浓度比所述第2半导体区域高，在俯视观察时位于与所述第3半导体区域分离的位置，该第4半导体区域与所述第2半导体区域接触；
凹部，其在俯视观察时位于所述第3及第4半导体区域之间，该凹部形成于所述第2半导体区域；
绝缘膜，其将所述凹部填充；以及
电极，其不与所述第4半导体区域接触而是与所述第3半导体区域接触，
所述凹部的深度大于所述第3半导体区域的深度。
CN202010730923.8A 2019-08-01 2020-07-27 半导体装置 Active CN112310191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-142130 2019-08-01
JP2019142130A JP7257912B2 (ja) 2019-08-01 2019-08-01 半導体装置

Publications (2)

Publication Number Publication Date
CN112310191A CN112310191A (zh) 2021-02-02
CN112310191B true CN112310191B (zh) 2024-05-07

Family

ID=74165591

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010730923.8A Active CN112310191B (zh) 2019-08-01 2020-07-27 半导体装置

Country Status (4)

Country Link
US (1) US11444156B2 (zh)
JP (1) JP7257912B2 (zh)
CN (1) CN112310191B (zh)
DE (1) DE102020118483A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6752259B2 (ja) * 2018-09-19 2020-09-09 本田技研工業株式会社 車両

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316480A (ja) * 1995-03-15 1996-11-29 Toshiba Corp 高耐圧半導体素子
JP2012151143A (ja) * 2011-01-14 2012-08-09 Toyota Motor Corp 半導体装置
CN103811561A (zh) * 2012-11-06 2014-05-21 株式会社东芝 半导体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6049108A (en) * 1995-06-02 2000-04-11 Siliconix Incorporated Trench-gated MOSFET with bidirectional voltage clamping
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
JP2007324428A (ja) 2006-06-02 2007-12-13 Toyota Motor Corp 半導体装置
JP5961865B2 (ja) * 2010-09-15 2016-08-02 ローム株式会社 半導体素子
CN104969359B (zh) * 2013-03-21 2017-10-17 富士电机株式会社 半导体装置
JP6296535B2 (ja) * 2013-12-09 2018-03-20 ローム株式会社 ダイオードおよびそれを含む信号出力回路
JP2016029685A (ja) * 2014-07-25 2016-03-03 株式会社東芝 半導体装置
WO2019186853A1 (ja) * 2018-03-29 2019-10-03 新電元工業株式会社 ワイドギャップ半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316480A (ja) * 1995-03-15 1996-11-29 Toshiba Corp 高耐圧半導体素子
JP2012151143A (ja) * 2011-01-14 2012-08-09 Toyota Motor Corp 半導体装置
CN103811561A (zh) * 2012-11-06 2014-05-21 株式会社东芝 半导体装置

Also Published As

Publication number Publication date
CN112310191A (zh) 2021-02-02
US11444156B2 (en) 2022-09-13
JP7257912B2 (ja) 2023-04-14
DE102020118483A1 (de) 2021-02-04
US20210036107A1 (en) 2021-02-04
JP2021027092A (ja) 2021-02-22

Similar Documents

Publication Publication Date Title
US9536875B2 (en) Semiconductor device
KR101840967B1 (ko) 반도체 장치
US9276137B2 (en) Diode and semiconductor device including built-in diode
JP5550589B2 (ja) 半導体装置
JP6053050B2 (ja) 逆導通ｉｇｂｔ
CN109155334B (zh) 半导体装置
JP5922886B2 (ja) ダイオードおよび半導体装置
JP2018110234A (ja) 半導体デバイスおよびその製造方法
JPWO2018220879A1 (ja) 半導体装置
JP5716865B2 (ja) ダイオード
JP6736531B2 (ja) 半導体装置
US20160079369A1 (en) Semiconductor device
JP2012186353A (ja) 複合半導体装置
JP2020047791A (ja) 半導体装置
JP6441192B2 (ja) 半導体装置
JP6293688B2 (ja) ダイオード及びそのダイオードを内蔵する逆導通ｉｇｂｔ
JP2015032627A (ja) 半導体装置
US20150263149A1 (en) Semiconductor device
JP6077309B2 (ja) ダイオード及びダイオードを内蔵した半導体装置
CN112310191B (zh) 半导体装置
CN109524458B (zh) 半导体装置
US11289476B2 (en) Semiconductor device including carrier injection layers
JP6170856B2 (ja) 半導体装置
JP7337739B2 (ja) 半導体装置
JP6089733B2 (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant