CN105355554A - 一种100v肖特基二极管台面制作方法 - Google Patents
一种100v肖特基二极管台面制作方法 Download PDFInfo
- Publication number
- CN105355554A CN105355554A CN201510920186.7A CN201510920186A CN105355554A CN 105355554 A CN105355554 A CN 105355554A CN 201510920186 A CN201510920186 A CN 201510920186A CN 105355554 A CN105355554 A CN 105355554A
- Authority
- CN
- China
- Prior art keywords
- silicon substrate
- metal
- barrier region
- groove
- table top
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 120
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 120
- 239000010703 silicon Substances 0.000 claims abstract description 120
- 239000000758 substrate Substances 0.000 claims abstract description 102
- 229910052751 metal Inorganic materials 0.000 claims abstract description 87
- 239000002184 metal Substances 0.000 claims abstract description 87
- 230000004888 barrier function Effects 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 23
- 229910045601 alloy Inorganic materials 0.000 claims abstract description 19
- 239000000956 alloy Substances 0.000 claims abstract description 19
- 230000007797 corrosion Effects 0.000 claims abstract description 19
- 238000005260 corrosion Methods 0.000 claims abstract description 19
- 230000003647 oxidation Effects 0.000 claims abstract description 14
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 14
- 239000013077 target material Substances 0.000 claims abstract description 7
- 238000004140 cleaning Methods 0.000 claims description 37
- 238000001259 photo etching Methods 0.000 claims description 30
- 230000008020 evaporation Effects 0.000 claims description 20
- 238000001704 evaporation Methods 0.000 claims description 20
- 239000012530 fluid Substances 0.000 claims description 20
- XEKOWRVHYACXOJ-UHFFFAOYSA-N Ethyl acetate Chemical compound CCOC(C)=O XEKOWRVHYACXOJ-UHFFFAOYSA-N 0.000 claims description 15
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 15
- 229920002120 photoresistant polymer Polymers 0.000 claims description 15
- CTQNGGLPUBDAKN-UHFFFAOYSA-N O-Xylene Chemical compound CC1=CC=CC=C1C CTQNGGLPUBDAKN-UHFFFAOYSA-N 0.000 claims description 10
- 238000004026 adhesive bonding Methods 0.000 claims description 10
- 238000000137 annealing Methods 0.000 claims description 10
- 229910052697 platinum Inorganic materials 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 claims description 5
- 229910052753 mercury Inorganic materials 0.000 claims description 5
- 150000002739 metals Chemical class 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000003860 storage Methods 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 abstract 1
- 238000000576 coating method Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 4
- 238000005036 potential barrier Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于电子元件技术领域,涉及一种100V肖特基二极管台面制作方法。本发明在于不增加产品尺寸的基础上,通过对势垒区台面腐蚀形成沟槽,达到增加肖特基势垒金属面积、降低正向压降的目的;硅腐蚀液中的HNO3对硅起氧化作用,HF对硅起腐蚀作用,HAC是在腐蚀过程对整个腐蚀过程起缓冲作用,使整个硅的过程沟槽表面均匀光滑;在衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成稳定的Ni-Pt60合金镀层,利用金属Ni与Pt金属的不同特性,降低了漏电流和正向压降,提高了产品结温。
Description
技术领域
本发明属于电子元件技术领域,涉及一种100V肖特基二极管台面制作方法。
背景技术
现有的100V肖特基二极管具有以下缺陷:
(1)肖特基二极管要减小正向压降,影响正向压降的主要因素是产品的势垒面积,势垒面积越大正向压降越小,增加产品面积才能够增大势垒面积,减小正向压降,产品面积增大产生的副效应就会出现漏电流的增大。随着漏电流增大,产品的结温降低, 器件容易出现损坏。
(2)肖特基二极管多采用Ni、Ti、Pt作为金属是垒,Ni、Ti是垒高度较低,正向压降较低,接温较低;在工作环境温度较高的情况下,器件容易出现早期失效。Pt势垒结温较高,但正向压降太大。
发明内容
本发明的目的是针对现有技术存在的问题提供一种100V肖特基二极管台面制作方法。
一种100V肖特基二极管台面制作方法,其特征在于,包括以下步骤:
(1)、对衬底硅片进行清洗,甩干待用;
(2)、对清洗后的衬底硅片进行初始氧化;
(3)、对氧化后的衬底硅片正面进行基区光刻,在衬底硅片P+环上注入硼,再进行退火处理;
(4)、对完成退火处理的衬底硅片进行引线孔光刻;
(5)、在完成引线孔光刻的衬底硅片势垒区台面上进行台面光刻,形成沟槽图形;
(6)、使用硅腐蚀液对衬底硅片势垒区台面上的沟槽图形进行腐蚀,使衬底硅片势垒区台面上形成完整的沟槽;
(7)、对完成腐蚀的衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成Ni-Pt60合金镀层;
(8)、对完成溅射的衬底硅片依次进行势垒区金属合金、势垒区金属腐蚀和势垒区金属清洗;
(9)、对完成势垒区金属清洗的衬底硅片依次进行Ti金属蒸发、Ni金属蒸发和Ag金属蒸发,使得衬底硅片上由内向外形成Ti金属镀层、Ni金属镀层和Ag金属镀层;
(10)、对完成金属蒸发的衬底硅片依次进行正面金属光刻、正面金属腐蚀、正面金属去胶和正面金属合金;
(11)、对完成正面金属合金的衬底硅片进行电性测试、减薄、背面去应力腐蚀,划片入库。
进一步的,步骤(1)中,清洗的具体过程为:依次采用清洗液Ⅰ和清洗液Ⅱ在75±5℃温度下对衬底硅片进行清洗,所述清洗液Ⅰ由NH3H2O、H2O2和H2O按体积比1:1:5混合而成,清洗液Ⅱ由HCL、H2O2和H2O按体积比1:1:5混合而成;
进一步的,步骤(2)中衬底硅片初始氧化的氧化层厚度为7000±200Å;
进一步的,步骤(5)中,台面光刻的具体过程为:在衬底硅片势垒区台面涂胶,光刻胶粘度为150±1SC,涂胶厚度为28500±2000Å,将涂胶后的衬底硅片在85±5℃的烘箱中烘干30±1分钟;在衬底硅片势垒区台面上设置带有沟槽图形1的掩膜版,并在光刻机的汞灯下曝光22±1秒,使掩膜版的沟槽图形成像到衬底硅片势垒区台面上;去除掩膜版后用二甲苯显影10±1秒,然后用乙酸丁脂定影8±1秒;将定影后的衬底硅片在140-155℃烘箱中烘干30±1分钟,最后沿沟槽图形1去除光刻胶;(请详细说明该工艺步骤的作用或优点)
进一步的,沟槽图形由均匀排布的矩形单元格构成,单元格中设置有相互平行沟槽线,相邻单元格中的沟槽线相互垂直;(请详细说明其作用或优点)
进一步的,步骤(6)中,硅腐蚀液由浓度为49~51%的HNO3、浓度为0.6~0.8%的HF、浓度为2.3~2.9%的HAC和H2O按体积比40:3:2:20混合而成;
进一步的,步骤(6)中沟槽的槽宽6±0.1um,槽长30um ,槽深 0.15±0.02 um;
进一步的,步骤(7)中,Ni-Pt60合金中含Ni的质量占40%,Pt的质量占60%;
进一步的,步骤(9)中,Ti金属镀层厚度为1000±100Å,Ni金属镀层厚度为5000±100Å,Ag金属镀层厚度为40000±1000Å。
本发明具有以下有益效果:
本发明在于不增加产品尺寸的基础上,通过对势垒区台面腐蚀形成沟槽,达到增加肖特基势垒金属面积、降低正向压降的目的;硅腐蚀液中的HNO3对硅起氧化作用,HF对硅起腐蚀作用,HAC是在腐蚀过程对整个腐蚀过程起缓冲作用,使整个硅的过程沟槽表面均匀光滑;在衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成稳定的Ni-Pt60合金镀层,利用金属Ni与Pt金属的不同特性,降低了漏电流和正向压降,提高了产品结温。
附图说明
图1为本发明的衬底硅片结构示意图。
具体实施方式
实施例1
一种100V肖特基二极管台面制作方法,其特征在于,包括以下步骤:
(1)、依次采用清洗液Ⅰ和清洗液Ⅱ在70℃温度下对衬底硅片进行清洗,甩干待用,所述清洗液Ⅰ由NH3H2O、H2O2和H2O按体积比1:1:5混合而成,清洗液Ⅱ由HCL、H2O2和H2O按体积比1:1:5混合而成;
(2)、对清洗后的衬底硅片进行初始氧化,氧化层厚度为6800Å;
(3)、对氧化后的衬底硅片正面进行基区光刻,在衬底硅片P+环上注入硼,再进行退火处理;
(4)、对完成退火处理的衬底硅片进行引线孔光刻;
(5)、在完成引线孔光刻的衬底硅片势垒区台面上进行台面光刻,台面光刻的具体过程为:在衬底硅片势垒区台面涂胶,光刻胶粘度为149SC,涂胶厚度为26500Å,将涂胶后的衬底硅片在80℃的烘箱中烘干29分钟;在衬底硅片势垒区台面上设置带有沟槽图形1的掩膜版,并在光刻机的汞灯下曝光21秒,使掩膜版的沟槽图形1成像到衬底硅片势垒区台面上;去除掩膜版后用二甲苯显影9秒,然后用乙酸丁脂定影7秒;将定影后的衬底硅片在140℃烘箱中烘干29分钟,最后沿沟槽图形1去除光刻胶;沟槽图形1由均匀排布的矩形单元格构成,单元格中设置有相互平行沟槽线,相邻单元格中的沟槽线相互垂直;
(6)、使用硅腐蚀液对衬底硅片势垒区台面上的沟槽图形1进行腐蚀,使衬底硅片势垒区台面上形成完整的沟槽;所述硅腐蚀液由浓度为49%的HNO3、浓度为0.6%的HF、浓度为2.3%的HAC和H2O按体积比40:3:2:20混合而成;所述沟槽的槽宽5.9um,槽长30um ,槽深 0.13 um;
(7)、对完成腐蚀的衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成Ni-Pt60合金镀层,所述Ni-Pt60合金中含Ni的质量占40%,Pt的质量占60%;
(8)、对完成溅射的衬底硅片依次进行势垒区金属合金、势垒区金属腐蚀和势垒区金属清洗;
(9)、对完成势垒区金属清洗的衬底硅片依次进行Ti金属蒸发、Ni金属蒸发和Ag金属蒸发,使得衬底硅片上由内向外形成Ti金属镀层、Ni金属镀层和Ag金属镀层,所述Ti金属镀层厚度为1000±100Å,Ni金属镀层厚度为4900Å,Ag金属镀层厚度为39000Å;
(10)、对完成金属蒸发的衬底硅片依次进行正面金属光刻、正面金属腐蚀、正面金属去胶和正面金属合金;
(11)、对完成正面金属合金的衬底硅片进行电性测试、减薄、背面去应力腐蚀,划片入库。
实施例2
一种100V肖特基二极管台面制作方法,其特征在于,包括以下步骤:
(1)、依次采用清洗液Ⅰ和清洗液Ⅱ在75℃温度下对衬底硅片进行清洗,甩干待用,所述清洗液Ⅰ由NH3H2O、H2O2和H2O按体积比1:1:5混合而成,清洗液Ⅱ由HCL、H2O2和H2O按体积比1:1:5混合而成;
(2)、对清洗后的衬底硅片进行初始氧化,氧化层厚度为7000Å;
(3)、对氧化后的衬底硅片正面进行基区光刻,在衬底硅片P+环上注入硼,再进行退火处理;
(4)、对完成退火处理的衬底硅片进行引线孔光刻;
(5)、在完成引线孔光刻的衬底硅片势垒区台面上进行台面光刻,台面光刻的具体过程为:在衬底硅片势垒区台面涂胶,光刻胶粘度为150SC,涂胶厚度为28500Å,将涂胶后的衬底硅片在85℃的烘箱中烘干30分钟;在衬底硅片势垒区台面上设置带有沟槽图形1的掩膜版,并在光刻机的汞灯下曝光22秒,使掩膜版的沟槽图形1成像到衬底硅片势垒区台面上;去除掩膜版后用二甲苯显影10秒,然后用乙酸丁脂定影8秒;将定影后的衬底硅片在145℃烘箱中烘干30分钟,最后沿沟槽图形1去除光刻胶;沟槽图形1由均匀排布的矩形单元格构成,单元格中设置有相互平行沟槽线,相邻单元格中的沟槽线相互垂直;
(6)、使用硅腐蚀液对衬底硅片势垒区台面上的沟槽图形1进行腐蚀,使衬底硅片势垒区台面上形成完整的沟槽;所述硅腐蚀液由浓度为50%的HNO3、浓度为0.7%的HF、浓度为2.5%的HAC和H2O按体积比40:3:2:20混合而成;所述沟槽的槽宽6um,槽长30um ,槽深 0.15 um;
(7)、对完成腐蚀的衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成Ni-Pt60合金镀层,所述Ni-Pt60合金中含Ni的质量占40%,Pt的质量占60%;
(8)、对完成溅射的衬底硅片依次进行势垒区金属合金、势垒区金属腐蚀和势垒区金属清洗;
(9)、对完成势垒区金属清洗的衬底硅片依次进行Ti金属蒸发、Ni金属蒸发和Ag金属蒸发,使得衬底硅片上由内向外形成Ti金属镀层、Ni金属镀层和Ag金属镀层,所述Ti金属镀层厚度为1000Å,Ni金属镀层厚度为5000Å,Ag金属镀层厚度为40000Å;
(10)、对完成金属蒸发的衬底硅片依次进行正面金属光刻、正面金属腐蚀、正面金属去胶和正面金属合金;
(11)、对完成正面金属合金的衬底硅片进行电性测试、减薄、背面去应力腐蚀,划片入库。
实施例3
一种100V肖特基二极管台面制作方法,其特征在于,包括以下步骤:
(1)、依次采用清洗液Ⅰ和清洗液Ⅱ在80℃温度下对衬底硅片进行清洗,甩干待用,所述清洗液Ⅰ由NH3H2O、H2O2和H2O按体积比1:1:5混合而成,清洗液Ⅱ由HCL、H2O2和H2O按体积比1:1:5混合而成;
(2)、对清洗后的衬底硅片进行初始氧化,氧化层厚度为7200Å;
(3)、对氧化后的衬底硅片正面进行基区光刻,在衬底硅片P+环上注入硼,再进行退火处理;
(4)、对完成退火处理的衬底硅片进行引线孔光刻;
(5)、在完成引线孔光刻的衬底硅片势垒区台面上进行台面光刻,台面光刻的具体过程为:在衬底硅片势垒区台面涂胶,光刻胶粘度为151SC,涂胶厚度为30500Å,将涂胶后的衬底硅片在90℃的烘箱中烘干31分钟;在衬底硅片势垒区台面上设置带有沟槽图形1的掩膜版,并在光刻机的汞灯下曝光23秒,使掩膜版的沟槽图形1成像到衬底硅片势垒区台面上;去除掩膜版后用二甲苯显影11秒,然后用乙酸丁脂定影9秒;将定影后的衬底硅片在155℃烘箱中烘干31分钟,最后沿沟槽图形1去除光刻胶;沟槽图形1由均匀排布的矩形单元格构成,单元格中设置有相互平行沟槽线,相邻单元格中的沟槽线相互垂直;
(6)、使用硅腐蚀液对衬底硅片势垒区台面上的沟槽图形1进行腐蚀,使衬底硅片势垒区台面上形成完整的沟槽;所述硅腐蚀液由浓度为51%的HNO3、浓度为0.8%的HF、浓度为2.9%的HAC和H2O按体积比40:3:2:20混合而成;所述沟槽的槽宽6.1um,槽长30um ,槽深 0.17 um;
(7)、对完成腐蚀的衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成Ni-Pt60合金镀层,所述Ni-Pt60合金中含Ni的质量占40%,Pt的质量占60%;
(8)、对完成溅射的衬底硅片依次进行势垒区金属合金、势垒区金属腐蚀和势垒区金属清洗;
(9)、对完成势垒区金属清洗的衬底硅片依次进行Ti金属蒸发、Ni金属蒸发和Ag金属蒸发,使得衬底硅片上由内向外形成Ti金属镀层、Ni金属镀层和Ag金属镀层,所述Ti金属镀层厚度为1100Å,Ni金属镀层厚度为5100Å,Ag金属镀层厚度为41000Å;
(10)、对完成金属蒸发的衬底硅片依次进行正面金属光刻、正面金属腐蚀、正面金属去胶和正面金属合金;
(11)、对完成正面金属合金的衬底硅片进行电性测试、减薄、背面去应力腐蚀,划片入库。
Claims (9)
1.一种100V肖特基二极管台面制作方法,其特征在于,包括以下步骤:
(1)、对衬底硅片进行清洗,甩干待用;
(2)、对清洗后的衬底硅片进行初始氧化;
(3)、对氧化后的衬底硅片正面进行基区光刻,在衬底硅片P+环上注入硼,再进行退火处理;
(4)、对完成退火处理的衬底硅片进行引线孔光刻;
(5)、在完成引线孔光刻的衬底硅片势垒区台面上进行台面光刻,形成沟槽图形;
(6)、使用硅腐蚀液对衬底硅片势垒区台面上的沟槽图形进行腐蚀,使衬底硅片势垒区台面上形成完整的沟槽;
(7)、对完成腐蚀的衬底硅片势垒区上溅射Ni-Pt60合金靶材,形成Ni-Pt60合金镀层;
(8)、对完成溅射的衬底硅片依次进行势垒区金属合金、势垒区金属腐蚀和势垒区金属清洗;
(9)、对完成势垒区金属清洗的衬底硅片依次进行Ti金属蒸发、Ni金属蒸发和Ag金属蒸发,使得衬底硅片上由内向外形成Ti金属镀层、Ni金属镀层和Ag金属镀层;
(10)、对完成金属蒸发的衬底硅片依次进行正面金属光刻、正面金属腐蚀、正面金属去胶和正面金属合金;
(11)、对完成正面金属合金的衬底硅片进行电性测试、减薄、背面去应力腐蚀,划片入库。
2.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于,所述步骤(1)中,清洗的具体过程为:依次采用清洗液Ⅰ和清洗液Ⅱ在75±5℃温度下对衬底硅片进行清洗,所述清洗液Ⅰ由NH3H2O、H2O2和H2O按体积比1:1:5混合而成,清洗液Ⅱ由HCL、H2O2和H2O按体积比1:1:5混合而成。
3.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于: 所述步骤(2)中衬底硅片初始氧化的氧化层厚度为7000±200Å。
4.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于,所述步骤(5)中,台面光刻的具体过程为:在衬底硅片势垒区台面涂胶,光刻胶粘度为150±1SC,涂胶厚度为28500±2000Å,将涂胶后的衬底硅片在85±5℃的烘箱中烘干30±1分钟;在衬底硅片势垒区台面上设置带有沟槽图形的掩膜版,并在光刻机的汞灯下曝光22±1秒,使掩膜版的沟槽图形1成像到衬底硅片势垒区台面上;去除掩膜版后用二甲苯显影10±1秒,然后用乙酸丁脂定影8±1秒;将定影后的衬底硅片在140-155℃烘箱中烘干30±1分钟,最后沿沟槽图形去除光刻胶。
5.如权利要求1或4所述一种100V肖特基二极管台面制作方法,其特征在于:所述沟槽图形由均匀排布的矩形单元格构成,单元格中设置有相互平行沟槽线,相邻单元格中的沟槽线相互垂直。
6.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于,所述步骤(6)中,硅腐蚀液由浓度为49~51%的HNO3、浓度为0.6~0.8%的HF、浓度为2.3~2.9%的HAC和H2O按体积比40:3:2:20混合而成。
7.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于,所述步骤(6)中沟槽的槽宽6±0.1um,槽长30um ,槽深 0.15±0.02 um。
8.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于:所述步骤(7)中,Ni-Pt60合金中含Ni的质量占40%,Pt的质量占60%。
9.如权利要求1所述一种100V肖特基二极管台面制作方法,其特征在于:所述步骤(9)中,Ti金属镀层厚度为1000±100Å,Ni金属镀层厚度为5000±100Å,Ag金属镀层厚度为40000±1000Å。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510920186.7A CN105355554B (zh) | 2015-12-10 | 2015-12-10 | 一种100v肖特基二极管台面制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510920186.7A CN105355554B (zh) | 2015-12-10 | 2015-12-10 | 一种100v肖特基二极管台面制作方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105355554A true CN105355554A (zh) | 2016-02-24 |
CN105355554B CN105355554B (zh) | 2019-01-18 |
Family
ID=55331496
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510920186.7A Active CN105355554B (zh) | 2015-12-10 | 2015-12-10 | 一种100v肖特基二极管台面制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105355554B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107833834A (zh) * | 2017-09-29 | 2018-03-23 | 天水天光半导体有限责任公司 | 一种瞬态电压抑制二极管芯片的制造方法 |
CN111627826A (zh) * | 2020-04-30 | 2020-09-04 | 天水天光半导体有限责任公司 | 一种半导体芯片正面焊接金属结构的方法 |
CN111883527A (zh) * | 2020-07-10 | 2020-11-03 | 安徽安芯电子科技股份有限公司 | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 |
WO2024078125A1 (zh) * | 2022-10-11 | 2024-04-18 | 华润微电子(重庆)有限公司 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031505A (ja) * | 1998-07-10 | 2000-01-28 | Sanyo Electric Co Ltd | ショットキーバリアダイオード |
CN1599041A (zh) * | 2003-09-17 | 2005-03-23 | 吴协霖 | 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法 |
CN102222615A (zh) * | 2011-07-07 | 2011-10-19 | 重庆平伟实业股份有限公司 | 一种肖特基芯片的生产工艺及生产工艺所用腐蚀液 |
-
2015
- 2015-12-10 CN CN201510920186.7A patent/CN105355554B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000031505A (ja) * | 1998-07-10 | 2000-01-28 | Sanyo Electric Co Ltd | ショットキーバリアダイオード |
CN1599041A (zh) * | 2003-09-17 | 2005-03-23 | 吴协霖 | 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法 |
CN102222615A (zh) * | 2011-07-07 | 2011-10-19 | 重庆平伟实业股份有限公司 | 一种肖特基芯片的生产工艺及生产工艺所用腐蚀液 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107833834A (zh) * | 2017-09-29 | 2018-03-23 | 天水天光半导体有限责任公司 | 一种瞬态电压抑制二极管芯片的制造方法 |
CN111627826A (zh) * | 2020-04-30 | 2020-09-04 | 天水天光半导体有限责任公司 | 一种半导体芯片正面焊接金属结构的方法 |
CN111883527A (zh) * | 2020-07-10 | 2020-11-03 | 安徽安芯电子科技股份有限公司 | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 |
CN111883527B (zh) * | 2020-07-10 | 2021-04-27 | 安徽安芯电子科技股份有限公司 | 一种用于大尺寸晶圆制造的沟槽型肖特基势垒芯片 |
WO2024078125A1 (zh) * | 2022-10-11 | 2024-04-18 | 华润微电子(重庆)有限公司 | 一种复合沟槽型肖特基二极管器件及其制作方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105355554B (zh) | 2019-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105355554A (zh) | 一种100v肖特基二极管台面制作方法 | |
Kim et al. | Direct laser patterning of transparent ITO–Ag–ITO multilayer anodes for organic solar cells | |
WO2018214870A1 (zh) | 一种异质结太阳能电池的制备方法及异质结太阳能电池 | |
WO2012004136A3 (en) | Method to form solder alloy deposits on substrates | |
EP2172978A3 (en) | Structure of solar cell panel and manufacturing method of electrode of solar cell panel | |
CN105293427A (zh) | 一种基于弯月面受限局部电镀的超疏水表面的制备方法 | |
US9472826B2 (en) | Thin film battery structure and manufacturing method thereof | |
KR20120085042A (ko) | 박막증착용 쉐도우마스크 제조 방법 | |
TW201515252A (zh) | 太陽能電池之製造方法 | |
CN109148615A (zh) | 一种异质结太阳能电池电极的制作方法 | |
CN106067421A (zh) | 减小氮化镓高电子迁移率晶体管欧姆接触电阻率的方法 | |
CN102956759B (zh) | 一种剥离制备ito图形的方法 | |
JP2011077240A (ja) | 光起電力装置 | |
CN104362219A (zh) | 一种晶体硅太阳能电池制造工艺 | |
CN103205697B (zh) | 蒸镀掩模板及其制造方法 | |
CN103487160A (zh) | 一种Pt电阻温度传感器的制造方法 | |
US20110265847A1 (en) | Thin-film solar cell module and manufacturing method thereof | |
Park et al. | Diffused transmission and texture-induced defect with transparent conducting oxide front electrode of amorphous silicon solar cell | |
Chen et al. | Nanophotonics-based low-temperature PECVD epitaxial crystalline silicon solar cells | |
CN111969077B (zh) | 一种太阳能电池片的返工方法 | |
US9952360B2 (en) | Method for producing a textured reflector for a thin-film photovoltaic cell, and resulting textured reflector | |
CN102623549A (zh) | 一种太阳能电池前电极的绒面掺铝氧化锌薄膜制备方法 | |
CN103199154B (zh) | 一种双层减反膜晶体硅太阳能电池的制备方法 | |
CN102709156B (zh) | 一种ZnO基透明导电薄膜湿法刻蚀方法 | |
CN105336807A (zh) | 一种异质结太阳能电池及其制备方法与太阳能电池组件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |