JP2003282864A - ショットキーバリアダイオードの製造方法 - Google Patents
ショットキーバリアダイオードの製造方法Info
- Publication number
- JP2003282864A JP2003282864A JP2002086331A JP2002086331A JP2003282864A JP 2003282864 A JP2003282864 A JP 2003282864A JP 2002086331 A JP2002086331 A JP 2002086331A JP 2002086331 A JP2002086331 A JP 2002086331A JP 2003282864 A JP2003282864 A JP 2003282864A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- increase
- metal layer
- area
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 低消費電力のために、ＳＢＤ素子には小さい
順方向電圧ＶＦが望まれる。順方向電圧ＶＦを小さくす
るには、バリア金属層４として仕事関数ΦＢの小さいも
のを採用する手法、エピタキシャル層２の不純物濃度を
増大する方法等がある。従って、ショットキー接触面積
を増大することも有効な手段であるといえる。しかしな
がら、接触面積を増大することは即ちチップ面積を増大
することであって、コスト高を招くという欠点があっ
た。 【解決手段】 シリコン層の表面にショットキーバリア
を形成する金属層を設け、該金属の表面を電極材料で被
覆したショットキーバリアダイオードにおいて、前記シ
リコン層の表面に複数の段差を設けてショットキー接触
の面積を増大したことを特徴とする。
順方向電圧ＶＦが望まれる。順方向電圧ＶＦを小さくす
るには、バリア金属層４として仕事関数ΦＢの小さいも
のを採用する手法、エピタキシャル層２の不純物濃度を
増大する方法等がある。従って、ショットキー接触面積
を増大することも有効な手段であるといえる。しかしな
がら、接触面積を増大することは即ちチップ面積を増大
することであって、コスト高を招くという欠点があっ
た。 【解決手段】 シリコン層の表面にショットキーバリア
を形成する金属層を設け、該金属の表面を電極材料で被
覆したショットキーバリアダイオードにおいて、前記シ
リコン層の表面に複数の段差を設けてショットキー接触
の面積を増大したことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明はショットキーバリア
ダイオード（Schottky Barrier Diode：以下ＳＢＤと称
す）の製造方法に関し、詳しくは、同一面積でより大き
な電流容量を得ることができるＳＢＤ素子を得るもので
ある。
ダイオード（Schottky Barrier Diode：以下ＳＢＤと称
す）の製造方法に関し、詳しくは、同一面積でより大き
な電流容量を得ることができるＳＢＤ素子を得るもので
ある。
【０００２】
【従来の技術】ＳＢＤは半導体層に所定の金属層を接触
させた場合に形成されるショットキーバリアを用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ。
させた場合に形成されるショットキーバリアを用いた半
導体素子である。一般のＰＮ接合ダイオードより高速
で、順方向電圧降下が小さいという特性を持つ。
【０００３】図３に基づいて、従来のＳＢＤを説明す
る。従来のＳＢＤはＮ＋型の半導体基板１の上にＮ−型
のエピタキシャル層２を形成し、エピタキシャル層２上
のシリコン酸化膜３を開口してシリコン表面を露出し、
露出したシリコン表面にバリア金属層４を接触させた構
成を有している。加えて、Ｎ−型エピタキシャル層２の
表面には環状のＰ＋ガードリング領域５を形成し、バリ
ア金属層３の上をアルミ電極６で被覆している。
る。従来のＳＢＤはＮ＋型の半導体基板１の上にＮ−型
のエピタキシャル層２を形成し、エピタキシャル層２上
のシリコン酸化膜３を開口してシリコン表面を露出し、
露出したシリコン表面にバリア金属層４を接触させた構
成を有している。加えて、Ｎ−型エピタキシャル層２の
表面には環状のＰ＋ガードリング領域５を形成し、バリ
ア金属層３の上をアルミ電極６で被覆している。
【０００４】半導体装置を製造する上で、上記のバリア
金属層４としてはニッケル(Ni)、チタン(Ti)、モリブデ
ン(Mo)が好適な材料とされている。それぞれが固有の仕
事関数ΦＢを持つことから、バリア金属層４として好適
な金属を選択することでＳＢＤの特性（順方向電圧Ｖ
Ｆ、逆方向電流ＩＲ）の大部分を決定することができ
る。これに、エピタキシャル層２の不純物濃度や、ショ
ットキー接触面の面積等の要素によってＳＢＤ素子のダ
イオード特性が決定付けられる。
金属層４としてはニッケル(Ni)、チタン(Ti)、モリブデ
ン(Mo)が好適な材料とされている。それぞれが固有の仕
事関数ΦＢを持つことから、バリア金属層４として好適
な金属を選択することでＳＢＤの特性（順方向電圧Ｖ
Ｆ、逆方向電流ＩＲ）の大部分を決定することができ
る。これに、エピタキシャル層２の不純物濃度や、ショ
ットキー接触面の面積等の要素によってＳＢＤ素子のダ
イオード特性が決定付けられる。
【０００５】
【発明が解決しようとする課題】低消費電力のために、
ＳＢＤ素子には小さい順方向電圧ＶＦが望まれる。順方
向電圧ＶＦを小さくするには、バリア金属層４として仕
事関数ΦＢの小さいものを採用する手法、エピタキシャ
ル層２の不純物濃度を増大する方法等がある。従って、
ショットキー接触面積を増大することも有効な手段であ
るといえる。しかしながら、接触面積を増大することは
即ちチップ面積を増大することであって、コスト高を招
くという欠点があった。
ＳＢＤ素子には小さい順方向電圧ＶＦが望まれる。順方
向電圧ＶＦを小さくするには、バリア金属層４として仕
事関数ΦＢの小さいものを採用する手法、エピタキシャ
ル層２の不純物濃度を増大する方法等がある。従って、
ショットキー接触面積を増大することも有効な手段であ
るといえる。しかしながら、接触面積を増大することは
即ちチップ面積を増大することであって、コスト高を招
くという欠点があった。
【０００６】
【課題を解決するための手段】本発明はかかる従来の課
題に鑑みなされたもので、シリコン層の表面にショット
キーバリアを形成する金属層を設け、該金属の表面を電
極材料で被覆したショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数の段差を設けてショッ
トキー接触の面積を増大したことを特徴とするものであ
る。つまり、酸化膜で覆われたシリコン層の表面を部分
的にマスクで覆い、前記酸化膜を部分的に除去した後、
前記マスクを除去し、残された酸化膜をマスクにしてシ
リコン層表面を段差を設けるようにエッチングし、残さ
れた酸化膜を除去し、前記シリコン層とのショットキー
バリアを形成するバリア金属層を設けるものである。そ
して、このことでショットキー接触の面積を増大するこ
とができる。
題に鑑みなされたもので、シリコン層の表面にショット
キーバリアを形成する金属層を設け、該金属の表面を電
極材料で被覆したショットキーバリアダイオードにおい
て、前記シリコン層の表面に複数の段差を設けてショッ
トキー接触の面積を増大したことを特徴とするものであ
る。つまり、酸化膜で覆われたシリコン層の表面を部分
的にマスクで覆い、前記酸化膜を部分的に除去した後、
前記マスクを除去し、残された酸化膜をマスクにしてシ
リコン層表面を段差を設けるようにエッチングし、残さ
れた酸化膜を除去し、前記シリコン層とのショットキー
バリアを形成するバリア金属層を設けるものである。そ
して、このことでショットキー接触の面積を増大するこ
とができる。
【０００７】
【発明の実施の形態】以下に本発明の一実施の形態を図
面に参照しながら詳細に説明する。図１は本発明による
ＳＢＤ素子を示す断面図である。Ｎ＋型のシリコン半導
体基板１１の上に気相成長法によってＮ−型のエピタキ
シャル層１２が形成されている。エピタキシャル層１２
は、所謂半導体層を形成するものである。そして、エピ
タキシャル層１２の表面を被覆するシリコン酸化膜１３
に開口部１４が形成されている。その開口部１４の周端
近傍のエピタキシャル層１２表面に環状のＰ＋型ガード
リング領域１５が形成されている。
面に参照しながら詳細に説明する。図１は本発明による
ＳＢＤ素子を示す断面図である。Ｎ＋型のシリコン半導
体基板１１の上に気相成長法によってＮ−型のエピタキ
シャル層１２が形成されている。エピタキシャル層１２
は、所謂半導体層を形成するものである。そして、エピ
タキシャル層１２の表面を被覆するシリコン酸化膜１３
に開口部１４が形成されている。その開口部１４の周端
近傍のエピタキシャル層１２表面に環状のＰ＋型ガード
リング領域１５が形成されている。
【０００８】次に、開口部１４に露出したエピタキシャ
ル層１２の表面にバリア金属層１６として例えばチタン
(Ti)層が形成され、更にバリア金属層１６を覆うように
アルミ電極１７が形成されている。
ル層１２の表面にバリア金属層１６として例えばチタン
(Ti)層が形成され、更にバリア金属層１６を覆うように
アルミ電極１７が形成されている。
【０００９】そして、開口部１４に露出するエピタキシ
ャル層１２表面には複数の段差１８を設けている。この
段差１８は、アルカリエッチによって形成されたシリコ
ン段差であり、結晶特有のものである。段差１８は開口
部１４の内部に多数個設けており、島状、ストライプ
状、等様々な形をとることが出来る。そして、バリア金
属層１６はエピタキシャル層１２の平坦面のみならず、
段差１８にも被着してシリコンとのショットキーバリア
を形成している。
ャル層１２表面には複数の段差１８を設けている。この
段差１８は、アルカリエッチによって形成されたシリコ
ン段差であり、結晶特有のものである。段差１８は開口
部１４の内部に多数個設けており、島状、ストライプ
状、等様々な形をとることが出来る。そして、バリア金
属層１６はエピタキシャル層１２の平坦面のみならず、
段差１８にも被着してシリコンとのショットキーバリア
を形成している。
【００１０】上記の構成であれば、シリコンとバリア金
属層１６との接触面積を増大できるので、ショットキー
バリアの面積を実質的に増大することができる。これに
より、単位面積当たりの順方向電流ＩＦを増大でき、素
子の電流容量を増大できる。このことは、チップ面積を
拡大することに等しいので、ある順方向電圧ＶＦを小さ
くできることを意味し、しかもチップ面積の増大がな
い。
属層１６との接触面積を増大できるので、ショットキー
バリアの面積を実質的に増大することができる。これに
より、単位面積当たりの順方向電流ＩＦを増大でき、素
子の電流容量を増大できる。このことは、チップ面積を
拡大することに等しいので、ある順方向電圧ＶＦを小さ
くできることを意味し、しかもチップ面積の増大がな
い。
【００１１】図２に、製造方法の一例を示した。図２ａ
において、Ｎ＋型半導体基板１１上に比抵抗が０．５〜
２Ω・ｃｍ、膜厚が２〜１０μのＮ−型のエピタキシャ
ル層１２を形成する。そして、選択拡散によってエピタ
キシャル層１２の表面に環状のＰ＋ガードリング領域１
５を形成する。そして、エピタキシャル層１２表面を清
浄にした後、酸化膜２０を形成する。
において、Ｎ＋型半導体基板１１上に比抵抗が０．５〜
２Ω・ｃｍ、膜厚が２〜１０μのＮ−型のエピタキシャ
ル層１２を形成する。そして、選択拡散によってエピタ
キシャル層１２の表面に環状のＰ＋ガードリング領域１
５を形成する。そして、エピタキシャル層１２表面を清
浄にした後、酸化膜２０を形成する。
【００１２】図２ｂにおいて、図示しないマスクを用
い、エッチングにより酸化膜２０をパターニングして部
分的にエピタキシャル層１２表面を露出する。
い、エッチングにより酸化膜２０をパターニングして部
分的にエピタキシャル層１２表面を露出する。
【００１３】図２ｃにおいて、上記基板をアルカリ溶液
に浸漬する。これにより、エピタキシャル層１２表面が
露出している部分のみのＮ−型のエピタキシャル層１２
が選択的にエッチングされ、段差１８（凹凸）が形成さ
れる。つまり、残された酸化膜２０は、このエッチング
のマスクとして働く。こののち、バリア金属を被着する
ため、環状のＰ＋ガードリング領域１５内（開口部１
４）に残された酸化膜２０を除去する。
に浸漬する。これにより、エピタキシャル層１２表面が
露出している部分のみのＮ−型のエピタキシャル層１２
が選択的にエッチングされ、段差１８（凹凸）が形成さ
れる。つまり、残された酸化膜２０は、このエッチング
のマスクとして働く。こののち、バリア金属を被着する
ため、環状のＰ＋ガードリング領域１５内（開口部１
４）に残された酸化膜２０を除去する。
【００１４】図２ｄにおいて、段差１８を形成した開口
部１４にスパッタ堆積法により、膜厚３００〜２０００
Åのチタン(Ti)層を堆積し、堆積したチタン層を周知の
フォトエッチング法によってパターニングして、バリア
金属層１６を形成する。
部１４にスパッタ堆積法により、膜厚３００〜２０００
Åのチタン(Ti)層を堆積し、堆積したチタン層を周知の
フォトエッチング法によってパターニングして、バリア
金属層１６を形成する。
【００１５】図２ｅにおいて、再度スパッタ堆積法によ
り膜厚１〜３μのアルミニウム層を堆積し、フォトエッ
チングによってバリア金属層１６を覆い、且つ外部接続
用のパッドを構成するアルミ層１７を形成して図１の構
成を得る。
り膜厚１〜３μのアルミニウム層を堆積し、フォトエッ
チングによってバリア金属層１６を覆い、且つ外部接続
用のパッドを構成するアルミ層１７を形成して図１の構
成を得る。
【００１６】尚、上述した実施の形態においては、バリ
ア金属層１６としてチタンで説明したが、他のバリア金
属、例えばニッケルやモリブデン等でも実施が可能であ
ることは言うまでもない。
ア金属層１６としてチタンで説明したが、他のバリア金
属、例えばニッケルやモリブデン等でも実施が可能であ
ることは言うまでもない。
【００１７】
【発明の効果】以上に説明した通り、本発明によれば、
開口部１４に段差１８（凹凸）を設けることによって、
バリア金属層１６とシリコンとのショットキー接触面積
を増大できる。これにより、開口部１４の面積が同じも
ので比較した場合、同じ順方向電圧ＶＦでも多くの順方
向電流ＩＦを流すことができ、結果として、順方向電圧
ＶＦが小さいＳＢＤ装置を得ることができる利点を有す
る。また、開口部１４の面積を増大させないで、ペレッ
トサイズを増大することなく、より電流容量の大きな素
子を得ることができるものである。
開口部１４に段差１８（凹凸）を設けることによって、
バリア金属層１６とシリコンとのショットキー接触面積
を増大できる。これにより、開口部１４の面積が同じも
ので比較した場合、同じ順方向電圧ＶＦでも多くの順方
向電流ＩＦを流すことができ、結果として、順方向電圧
ＶＦが小さいＳＢＤ装置を得ることができる利点を有す
る。また、開口部１４の面積を増大させないで、ペレッ
トサイズを増大することなく、より電流容量の大きな素
子を得ることができるものである。
【図１】本発明を説明するための断面図である。
【図２】製造方法を説明するための断面図である。
【図３】従来例を説明するための断面図である。
１１ シリコン半導体基板
１２ エピタキシャル層
１３ シリコン酸化膜
１４ 開口部
１６ バリア金属層
１７ アルミ電極
１８ 段差
Claims (2)
- 【請求項１】 酸化膜で覆われたシリコン層の表面を部
分的にマスクで覆い、前記酸化膜を部分的に除去した
後、前記マスクを除去し、 残された酸化膜をマスクにしてシリコン層表面を段差を
設けるようにエッチングし、 残された酸化膜を除去し、 前記シリコン層とのショットキーバリアを形成するバリ
ア金属層を設けることでショットキー接触の面積を増大
したことを特徴とするショットキーバリアダイオードの
製造方法。 - 【請求項２】 前記段差がメサエッチによりできたこと
を特徴とする請求項１記載のショットキーバリアダイオ
ードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086331A JP2003282864A (ja) | 2002-03-26 | 2002-03-26 | ショットキーバリアダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002086331A JP2003282864A (ja) | 2002-03-26 | 2002-03-26 | ショットキーバリアダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003282864A true JP2003282864A (ja) | 2003-10-03 |
Family
ID=29232965
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002086331A Pending JP2003282864A (ja) | 2002-03-26 | 2002-03-26 | ショットキーバリアダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003282864A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103646967A (zh) * | 2013-11-14 | 2014-03-19 | 中航（重庆）微电子有限公司 | 一种沟槽式肖特基二极管结构及其制备方法 |
| JP2016096351A (ja) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | ショットキバリアダイオード |
| US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
| CN113314618A (zh) * | 2021-06-04 | 2021-08-27 | 厦门吉顺芯微电子有限公司 | 一种具有提高接触面积的平面肖特基整流器件及制造方法 |
-
2002
- 2002-03-26 JP JP2002086331A patent/JP2003282864A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9859370B2 (en) | 2010-07-14 | 2018-01-02 | Rohm Co., Ltd. | Schottky barrier diode |
| US10186578B2 (en) | 2010-07-14 | 2019-01-22 | Rohm Co., Ltd. | Schottky barrier diode |
| US10559658B2 (en) | 2010-07-14 | 2020-02-11 | Rohm Co., Ltd. | Schottky barrier diode |
| CN103646967A (zh) * | 2013-11-14 | 2014-03-19 | 中航（重庆）微电子有限公司 | 一种沟槽式肖特基二极管结构及其制备方法 |
| JP2016096351A (ja) * | 2015-12-17 | 2016-05-26 | ローム株式会社 | ショットキバリアダイオード |
| CN113314618A (zh) * | 2021-06-04 | 2021-08-27 | 厦门吉顺芯微电子有限公司 | 一种具有提高接触面积的平面肖特基整流器件及制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4594113B2 (ja) | 半導体装置の製造方法 | |
| JP4610207B2 (ja) | 半導体装置およびその製造方法 | |
| JP5303819B2 (ja) | 半導体装置およびその製造方法 | |
| US20210074826A1 (en) | Power semiconductor device | |
| JP3588256B2 (ja) | ショットキーバリアダイオード | |
| JP5846178B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08116072A (ja) | ショットキーバリア半導体装置 | |
| JP5982109B2 (ja) | 炭化珪素半導体装置 | |
| JP2003282864A (ja) | ショットキーバリアダイオードの製造方法 | |
| TWI451498B (zh) | 具快速反應速度的金氧半ｐ－ｎ接面二極體及其製作方法 | |
| JP3588257B2 (ja) | ショットキーバリアダイオード | |
| JP4829476B2 (ja) | ショットキーバリアダイオードおよびその製造方法 | |
| JP2006032457A (ja) | ＳｉＣ半導体装置およびＳｉＣ半導体装置の製造方法 | |
| JP2008210938A (ja) | 半導体装置およびその製造方法 | |
| JP3623687B2 (ja) | ショットキバリアダイオード及びその製造方法 | |
| JP2000022178A (ja) | ショットキーバリアダイオード | |
| CN210272370U (zh) | 一种肖特基二极管芯片 | |
| JP2003249664A (ja) | ショットキーバリアダイオード | |
| JPH08264812A (ja) | 炭化けい素ショットキーダイオードの製造方法 | |
| JP2000022177A (ja) | ショットキーバリアダイオード | |
| JPH10125936A (ja) | ショットキーバリア半導体装置およびその製法 | |
| JP3663301B2 (ja) | ショットキーバリア半導体装置およびその製法 | |
| JPH0982988A (ja) | 半導体装置 | |
| JP3175761B2 (ja) | ショットキバリア半導体装置の製造方法 | |
| JP2012190909A (ja) | 炭化珪素半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Effective date: 20040304 Free format text: JAPANESE INTERMEDIATE CODE: A7421 |