CN114122152A - 一种制备肖特基结构二极管的方法、装置和二极管 - Google Patents
一种制备肖特基结构二极管的方法、装置和二极管 Download PDFInfo
- Publication number
- CN114122152A CN114122152A CN202010904608.2A CN202010904608A CN114122152A CN 114122152 A CN114122152 A CN 114122152A CN 202010904608 A CN202010904608 A CN 202010904608A CN 114122152 A CN114122152 A CN 114122152A
- Authority
- CN
- China
- Prior art keywords
- active region
- layer
- electron expansion
- expansion layer
- schottky structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 36
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 47
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000005468 ion implantation Methods 0.000 claims abstract description 27
- 238000004519 manufacturing process Methods 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 42
- 229910052751 metal Inorganic materials 0.000 claims description 42
- 239000012535 impurity Substances 0.000 claims description 33
- 238000000151 deposition Methods 0.000 claims description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 230000004888 barrier function Effects 0.000 abstract description 26
- 238000009826 distribution Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 29
- 238000002360 preparation method Methods 0.000 description 13
- 238000005530 etching Methods 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 238000004590 computer program Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000005280 amorphization Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本申请提供一种制备肖特基结构二极管的方法、装置和二极管，用于在不增加肖特基结构二极管体积的前提下，降低肖特基结构二极管的正向导通损耗，减少肖特基势垒分布不均匀的情况。该方法包括：在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；生成肖特基结构二极管。
Description
技术领域
本申请涉及电子技术领域，尤其涉及一种制备肖特基结构二极管的方法、装置和二极管。
背景技术
碳化硅SiC作为第三代新型半导体，具有禁带宽度宽、临界击穿电场高、热导率高等特点。SiC常应用在高温、高压、高频、大功率等领域，相较于硅基器件有很大的使用价值。SiC元器件，例如肖特基结构二极管，具有正向开启电压小，反向阻断电压大，开关速度快等特点，另外，肖特基结构二极管还具有较好的温度特性。
为了降低肖特基结构二极管的正向导通损耗，以及减少肖特基势垒分布不均匀的情况，一般是通过增大芯片元胞面积的方式，然而，增大芯片元胞面积会使得肖特基结构二极管体积变大，生产成本和使用成本均较高，不适用于现在小型化设备的使用场景。
发明内容
本申请实施例提供一种制备肖特基结构二极管的方法、装置和二极管，解决了需要通过增大芯片元胞面积的方式来降低肖特基结构二极管的正向导通损耗、减少肖特基势垒分布不均，从而导致肖特基结构二极管体积变大，生产成本和使用成本均较高的问题。
第一方面，提供一种制备肖特基结构二极管的方法，该方法包括：
在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；
在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；
生成肖特基结构二极管。
可选的，在碳化硅衬底的外延层上生长电子扩展层，包括：
在外延层上沉积碳化硅，并掺杂n型杂质；
控制沉积厚度在第二预设厚度范围内，形成电子扩展层。
可选的，所述第二预设厚度范围为0～1微米。
可选的，分别针对所述有源区和所述非有源区进行离子注入，包括：
针对所述非有源区，以第一预设剂量范围注入n型杂质，形成n型重掺杂的非有源区。
可选的，分别针对所述有源区和所述非有源区进行离子注入，包括：
针对所述有源区，以第二预设剂量范围注入的p型杂质，形成p型重掺杂的有源区。
可选的，在所述电子扩展层上划分有源区和非有源区，针对所述有源区和所述非有源区进行离子注入之前，包括：
在所述电子扩展层上沉积二氧化硅，并控制沉积厚度在第三预设厚度范围内，形成缓冲层。
可选的，所述第三预设厚度范围为0.5～1微米。
第二方面，提供一种制备肖特基结构二极管的装置，该装置包括：
处理模块：用于在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；
注入模块：用于在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；
所述处理模块还用于：生成肖特基结构二极管。
可选的，所述处理模块具体用于：
在外延层上沉积碳化硅，并掺杂n型杂质；
控制沉积厚度在第二预设厚度范围内，形成电子扩展层。
可选的，所述第二预设厚度范围为0～1微米。
可选的，所述注入模块具体用于：
针对所述非有源区，以第一预设剂量范围注入n型杂质，形成n型重掺杂的非有源区。
可选的，所述注入模块具体用于：
针对所述有源区，以第二预设剂量范围注入的p型杂质，形成p型重掺杂的有源区。
可选的，所述处理模块还用于：
在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入之前，在所述电子扩展层上沉积二氧化硅，并控制沉积厚度在第三预设厚度范围内，形成缓冲层。
可选的，所述第三预设厚度范围为0.5～1微米。
第三方面，提供一种肖特基结构二极管，采用如第一方面所述的方法制备而成，包括：碳化硅衬底、外延层、电子扩展层、有源区、非有源区和金属层。
第四方面，供一种肖特基结构二极管，包括碳化硅衬底、外延层、电子扩展层、至少一个有源区、非有源区、第一金属层和第二金属层，其中：
所述碳化硅衬底的第一面与所述外延层的第二面接触，所述碳化硅衬底的第二面与所述第一金属层的第一面接触；
所述电子扩展层的第一面与所述非有源区的第二面接触，所述电子扩展层的第二面与所述外延层的第一面接触；
所述至少一个有源区中每个有源区，嵌入在所述外延层、所述电子扩展层和所述非有源区形成的结构内，所述每个有源区与所述外延层、所述电子扩展层和所述非有源区均存在接触面；
所述第二金属层的第二面与所述非有源区的第一面接触，所述第二金属层的第二面与所述每个有源区存在接触面。
本申请实施例中，通过增加非有源区，使得肖特基结构二极管的功函数减小，降低了肖特基结构二极管的势垒高度，从而降低了肖特基结构二极管的正向工作电压。且，通过在非有源区与外延层之间，增加电子扩展层，使得电子扩展层的电阻率小于外延层的电阻率，降低了电子传输路径中的电阻，进一步降低了肖特基结构二极管的正向工作电压。在不增加肖特基结构二极管体积的前提下，降低了肖特基结构二极管的正向工作电压，减少了导通损耗，也减少了肖特基势垒分布不均匀的情况。
附图说明
图1为相关技术中肖特基结构二极管的结构示意图；
图2为本申请实施例提供的肖特基结构二极管的结构示意图一；
图3为本申请实施例提供的肖特基结构二极管的结构示意图二；
图4为本申请实施例提供的肖特基结构二极管的结构示意图三；
图5为本申请实施例提供的肖特基结构二极管的结构示意图四；
图6为本申请实施例提供的肖特基结构二极管的结构示意图五；
图7为本申请实施例提供的肖特基结构二极管的结构示意图六；
图8为本申请实施例提供的肖特基结构二极管的结构示意图七；
图9为本申请实施例提供的肖特基结构二极管的结构示意图八；
图10为本申请实施例提供的肖特基结构二极管的结构示意图九；
图11为本申请实施例提供的肖特基结构二极管的结构示意图十；
图12为本申请实施例提供的制备肖特基结构二极管的装置的结构示意图。
具体实施方式
为了使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。
另外，本申请实施例中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A,B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a,b,或c中的至少一项(个)，可以表示：a,b,c,a-b,a-c,b-c,或a-b-c，其中a,b,c可以是单个，也可以是多个。
肖特基结构二极管的正向工作电压越高，正向导通损耗就越高，肖特基势垒存在分布不均匀的可能性越大，肖特基势垒分布不均匀会导致同一批生产的肖特基结构二极管的正向导通电压不同，肖特基结构二极管的电性参数不一致等问题。请参考图1，为相关技术中肖特基结构二极管的一种结构示意图。该肖特基结构二极管包括衬底101、外延层102、有源区103和金属层104。在相关技术中，为了降低肖特基结构二极管的正向工作电压，通常是采用增加肖特基结构二极管的芯片元胞面积的方式，即增加各个有源区103之间的距离，降低肖特基结构二极管的导通电阻，起到降低肖特基结构二极管的正向工作电压的效果。
然而，随着人们对便携性要求的增加，电子设备的体积设计的越来越小，因此，增加肖特基结构二极管的芯片体积的方式已经不能够满足市场需求，且增加芯片体积会造成不必要的资源浪费，使得芯片的生产成本增加。
鉴于此，本申请实施例提供一种制备肖特基结构二极管的方法，请参考图2，为肖特基结构二极管的一种结构示意图。该肖特基结构二极管包括碳化硅衬底201、外延层202、电子扩展层203、有源区204、非有源区205和金属层206。金属层206包括第一金属层2061和第二金属层2062。其中，有源区204的数量可以是一个，也可以是多个，具体不做限制。
碳化硅衬底201的第二面与第一金属层2061的第一面接触，碳化硅衬底201的第一面与外延层202的第二面接触，外延层202的第一面与电子扩展层203的第二面接触，电子扩展层203的第一面与非有源区205的第二面接触，非有源区205的第一面与第二金属层2062的第二面接触，有源区204嵌入在外延层202、电子扩展层203非有源区205形成的结构内，有源区204与外延层202、电子扩展层203、非有源区205和第二金属层2062均存在接触面。
下面基于图2对制备肖特基结构二极管的方法进行介绍。该方法可以由制备肖特基结构二极管的装置实现，下文中简称为制备设备。
制备设备在碳化硅衬底201的第一面上生长外延层202，在外延层202的第一面上生长电子扩展层203。制备设备在电子扩展层203的第一面上划分有源区204和非有源区205。制备设备分别针对有源区204和非有源区205进行离子注入。制备设备在碳化硅衬底201的第二面上，以及非有源区205的第一面上生长金属层，获得肖特基结构二极管。
本申请实施例中，通过在金属层和电子扩展层之间，增加非有源区，使得半导体的费米能级和金属的费米能级之间的差值减小，使得肖特基结构二极管的功函数减小，降低了肖特基结构二极管的势垒高度，从而降低了肖特基结构二极管的正向工作电压。且，通过在非有源区与外延层之间，增加电子扩展层，使得电子扩展层的电阻率小于外延层的电阻率，降低了电子传输路径中的电阻，进一步降低了肖特基结构二极管的正向工作电压。在不增加肖特基结构二极管体积的前提下，降低了肖特基结构二极管的正向工作电压，减少了导通损耗，也减少了肖特基势垒分布不均匀的情况。
下面对肖特基结构二极管的制备过程进行具体介绍。
请参考图3，为制备肖特基结构二极管的一种流程示意图。
S301，制备设备在碳化硅衬底201上生长外延层202。
制备设备可以以衬底掺杂浓度对碳化硅衬底201进行n型杂质的掺杂，其中，n型杂质可以是氮元素，例如氮气等。碳化硅衬底201的厚度可以是任意的，具体不做限制。衬底掺杂浓度可以是高浓度，例如1×1019cm-3，也可以是其他浓度，具体不做限制。
在获得碳化硅衬底201之后，制备设备可以在碳化硅衬底201的第一面上生长外延层202，请参考图4，为碳化硅衬底201的第一面上生长外延层202之后的一种结构示意图。碳化硅衬底201的第一面与外延层202的第二面接触。外延层202可以是碳化硅或其他材质，具体不做限制，本申请实施例中以外延层202是碳化硅为例进行介绍。制备设备可以以第一预设浓度对碳化硅衬底201进行n型杂质的掺杂，外延层202的厚度可以是第一预设厚度范围内的值，其中，第一预设浓度和第一预设厚度范围可以是根据肖特基结构二极管的正向工作电压确定的。肖特基结构二极管的正向工作电压是肖特基结构二极管制备完成之后，正常工作时要求的正向工作电压。
S302，制备设备在外延层202上生长电子扩展层203。
在生长完外延层202之后，制备设备可以在外延层202的第一面上生长电子扩展层203，请参考图5，为外延层202的第一面上生长电子扩展层203的一种结构示意图。电子扩展层203的第二面与外延层202的第一面接触。
制备设备可以通过化学气相沉积法(chemical vapour deposition，CVD)，在外延层202的第一面上沉积碳化硅，形成电子扩展层203。制备设备可以对电子扩展层203进行n型杂质掺杂，掺杂浓度可以是中等浓度等，具体不做限制。在外延层202的第一面上沉积碳化硅时，制备设备可以控制厚度在第二预设厚度范围内。第二预设厚度范围可以是0～1微米，具体不做限制。
S303，制备设备在电子扩展层203上划分有源区204和非有源区205。
在生长完电子扩展层203之后，制备设备可以在电子扩展层203上进行刻蚀，划分有源区204和非有源区205，下面对划分有源区204和非有源区205的过程进行具体介绍。
S1.1，制备设备在电子扩展层203上生长缓冲层。
为了防止制备设备进行离子注入时，在电子扩展层203表面引起表面非晶化，造成制备出来的肖特基结构二极管漏电较大，制备设备可以在电子扩展层203的第一面上沉积二氧化硅，形成缓冲层，降低电子扩展层203表面非晶化的可能性，请参考图6，为在电子扩展层203上生长缓冲层之后的一种结构示意图。缓冲层601的第二面与电子扩展层203的第一面接触。缓冲层的厚度可以在第三预设厚度范围内，第三预设厚度范围可以是0.5～1微米，也可以是其他范围，具体不做限制。
S1.2，制备设备在缓冲层上生长阻挡层。
为了防止注入到有源区204的离子被注入到非有源区205，可以在缓冲层的第一面上生长阻挡层，以阻挡非有源区205，避免了针对有源区204的离子被注入到非有源区205，请参考图7，为缓冲层上生长阻挡层之后的一种结构示意图。阻挡层701的第二面与缓冲层的第一面接触。
制备设备通过等离子体增强化学的气相沉积法(plasma enhanced chemicalvapor deposition，PECVD)，在缓冲层的第一面上沉积多晶硅，形成阻挡层。阻挡层的厚度可以是2.5微米，也可以是其他厚度，具体不做限制。
S1.3，制备设备在阻挡层上划分有源区204和非有源区205。
在生长完阻挡层之后，制备设备在阻挡层上进行刻蚀，划分有源区204和非有源区205，请参考图8，为划分有源区204和非有源区205之后的一种结构示意图。其中，被阻挡层阻挡的区域为非有源区205，刻蚀后的区域为有源区204。有源区204的形状可以是任意形状，有源区204的数量可以是一个或多个，具体不做限制。刻蚀的方法有多种，例如通过浓酸液对阻挡层进行刻蚀。
S304，制备设备针对有源区204进行离子注入。
在划分了有源区204和非有源区205之后，制备设备可以针对有源区204进行离子注入，请参考图9，为针对有源区204进行离子注入之后的一种结构示意图。制备设备给p型杂质施加第一预设能量范围内的能量，向有源区204注入p型杂质。由于杂质在碳化硅中的扩散系数较低，无法通过一般的扩散工艺注入离子，因此需要给p型杂质施加较高的能量，将p型杂质注入到有源区204，实现更深的结深。第一预设能量范围可以是200～350千电子伏特，也可以是其他范围，具体不做限制。制备设备可以通过在预设温度范围内的某一温度值注入p型杂质的方式，向p型杂质提供能量，温度范围可以是500℃～600℃，也可以是其他范围，具体不做限制。制备设备可以以第二预设剂量范围内的剂量值，向有源区204注入p型杂质。第二预设剂量范围可以是1×1014～1×1015cm-2，也可以是其他范围，具体不做限制。p型杂质可以是三甲基铝中的Al离子，也可以是其他离子，具体不做限制。
S305，制备设备针对非有源区205进行离子注入。
由于非有源区205上覆盖了缓冲层和阻挡层，在对非有源区205进行离子注入之前，制备设备可以先刻蚀非有源区205上覆盖的缓冲层和阻挡层，下面进行具体介绍。
S2.1制备设备刻蚀有源区204上覆盖的缓冲层和阻挡层。
在对有源区204进行离子注入之后，制备设备对有源区204上覆盖的缓冲层和阻挡层进行刻蚀，请参考图10，为刻蚀之后的一种结构示意图。
S2.2制备设备针对非有源区205进行离子注入。
在刻蚀之后，制备设备可以针对非有源区205进行离子注入，请参考图11，为针对非有源区205进行离子注入之后的一种结构示意图。制备设备给n型杂质施加第二预设能量范围内的能量，向非有源区205注入n型杂质。第二预设能量范围可以是100～150千电子伏特，也可以是其他范围，具体不做限制。制备设备可以通过在预设温度范围内的某一温度值注入n型杂质的方式，向n型杂质提供能量，温度范围可以是500℃～600℃，也可以是其他范围，具体不做限制。制备设备可以以第一预设剂量范围内的剂量值，向非有源区205注入n型杂质。第一预设剂量范围可以是1×1014～5×1014cm-2，也可以是其他范围，具体不做限制。
在n型杂质注入非有源区205之后，非有源区205中的n型杂质(带有负电)会和有源区204中的p型杂质(带有正点)进行中和，在有源区204与非有源区205之间的接触面上形成p型中掺杂区域。由于非有源区205与第一金属层2061之间的肖特基势垒小于各个有源区204之间的肖特基势垒，那么，在肖特基结构二极管外加正向电压时，非有源区205与第一金属层2061之间会先导通，因此，各个有源区204之间的肖特基势垒决定了肖特基结构二极管的正向导通电压，也就是说，p型中掺杂区域不会对肖特基结构二极管的正向导通电压产生影响。
S306，制备设备生成肖特基结构二极管。
在生成肖特基结构二极管之前，制备设备可以在表面生长金属层206，在金属与半导体之间形成肖特基势垒，下面对制备设备生成肖特基结构二极管的过程进行介绍。
S3.1，制备设备进行表面平坦化处理。
在针对非有源区205进行离子注入之后，制备设备可以进行表面平坦化处理，以提高肖特基接触面的接触质量。高能的离子注入，会造成离子注入之后的表面较为粗糙，或轻微的表面非晶化的情况。表面粗糙或表面非晶化的情况，会造成制备之后的肖特基结构二极管存在反向漏电的情况，也就是说，肖特基结构二极管反向接入电压时，肖特基结构二极管内部会流过电流。因此，制备设备可以在表面通过浓碱液进行刻蚀，刻蚀掉一定厚度之后，将表面粗糙或表面非晶化的部分处理掉。刻蚀掉的厚度可以是0.1～0.3微米中的一个厚度值，也可以是其他厚度范围内的值，具体不做限制。
S3.2，制备设备生长金属层206。
在进行表面平坦化处理之后，制备设备可以在碳化硅衬底201的第二面上，以及在有源区204和非有源区205的第一面上，生长金属层206，请继续参考图2，为生长金属层206之后的一种结构示意图。
制备设备对碳化硅衬底201的第二面，以及，有源区204和非有源区205的第一面进行电子束蒸发，电子束是一种高速的电子流，在进行加热蒸发金属材料之后，在表面形成金属薄膜。金属材料可以是钛Ti，或镍Ni，或银Ag等，具体不做限制。在形成金属薄膜之后，制备设备可以进行溅射，轰击表面，溢出AL金属材料。最后，制备设备在预设温度下，进行金属热处理工艺，如退火处理，使得表面合金化，形成金属层206。预设温度可以是800℃～1000℃，或其他高温，具体不做限制。在生长金属层206之后，制备设备可以获得肖特基结构二极管。
基于同一发明构思，本申请实施例提供一种制备肖特基结构二极管的装置，该装置相当于前文论述的制备设备，能够实现前述制备肖特基结构二极管的方法对应的功能。请参考图12，该装置包括处理模块1201和注入模块1202，其中：
处理模块1201：用于在碳化硅衬底的外延层上生长电子扩展层，其中，电子扩展层的电阻率小于外延层的电阻率；
注入模块1202：用于在电子扩展层上划分有源区和非有源区，分别针对有源区和非有源区进行离子注入；
处理模块1201还用于：生成肖特基结构二极管。
在一种可能的实施例中，处理模块1201具体用于：
在外延层上沉积碳化硅，并掺杂n型杂质；
控制沉积厚度在第二预设厚度范围内，形成电子扩展层。
在一种可能的实施例中，第二预设厚度范围为0～1微米。
在一种可能的实施例中，注入模块1202具体用于：
针对非有源区，以第一预设剂量范围注入n型杂质，形成n型重掺杂的非有源区。
在一种可能的实施例中，注入模块1202具体用于：
针对有源区，以第二预设剂量范围注入的p型杂质，形成p型重掺杂的有源区。
在一种可能的实施例中，处理模块1201还用于：
在电子扩展层上划分有源区和非有源区，分别针对有源区和非有源区进行离子注入之前，在电子扩展层上沉积二氧化硅，并控制沉积厚度在第三预设厚度范围内，形成缓冲层。
在一种可能的实施例中，第三预设厚度范围为0.5～1微米。
基于同一发明构思，本申请实施例提供一种肖特基结构二极管，该肖特基结构二极管可以由前述的制备肖特基结构二极管的方法制成，或者也可以由其他方法制成。请继续参考图2，该肖特基结构二极管包括碳化硅衬底201、外延层202、电子扩展层203、有源区204、非有源区205和金属层206。金属层206包括第一金属层2061和第二金属层2062。其中，有源区204的数量可以是一个，也可以是多个，具体不做限制。
碳化硅衬底的第一面与外延层的第二面接触，碳化硅衬底的第二面与第一金属层的第一面接触；
电子扩展层的第一面与非有源区的第二面接触，电子扩展层的第二面与外延层的第一面接触；
至少一个有源区中每个有源区，嵌入在外延层、电子扩展层和非有源区形成的结构内，每个有源区与外延层、电子扩展层和非有源区均存在接触面；
第二金属层的第二面与非有源区的第一面接触，第二金属层的第二面与每个有源区存在接触面。
本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。
本申请是参照根据本申请的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。
这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。
这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (10)
1.一种制备肖特基结构二极管的方法，其特征在于，包括：
在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；
在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；
生成肖特基结构二极管。
2.根据权利要求1所述的方法，其特征在于，在碳化硅衬底的外延层上生长电子扩展层，包括：
在外延层上沉积碳化硅，并掺杂n型杂质；
控制沉积厚度在第二预设厚度范围内，形成电子扩展层。
3.根据权利要求2所述的方法，其特征在于，所述第二预设厚度范围为0～1微米。
4.根据权利要求1所述的方法，其特征在于，分别针对所述有源区和所述非有源区进行离子注入，包括：
针对所述非有源区，以第一预设剂量范围注入n型杂质，形成n型重掺杂的非有源区。
5.根据权利要求1所述的方法，其特征在于，分别针对所述有源区和所述非有源区进行离子注入，包括：
针对所述有源区，以第二预设剂量范围注入的p型杂质，形成p型重掺杂的有源区。
6.根据权利要求1所述的方法，其特征在于，在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入之前，包括：
在所述电子扩展层上沉积二氧化硅，并控制沉积厚度在第三预设厚度范围内，形成缓冲层。
7.根据权利要求6所述的方法，其特征在于，所述第三预设厚度范围为0.5～1微米。
8.一种制备肖特基结构二极管的装置，其特征在于，包括：
处理模块：用于在碳化硅衬底的外延层上生长电子扩展层，其中，所述电子扩展层的电阻率小于所述外延层的电阻率；
注入模块：用于在所述电子扩展层上划分有源区和非有源区，分别针对所述有源区和所述非有源区进行离子注入；
所述处理模块还用于：生成肖特基结构二极管。
9.一种肖特基结构二极管，其特征在于，所述肖特基结构二极管采用如权利要求1～7任一所述的方法制备而成，包括：碳化硅衬底、外延层、电子扩展层、有源区、非有源区和金属层。
10.一种肖特基结构二极管，其特征在于，包括碳化硅衬底、外延层、电子扩展层、至少一个有源区、非有源区、第一金属层和第二金属层，其中：
所述碳化硅衬底的第一面与所述外延层的第二面接触，所述碳化硅衬底的第二面与所述第一金属层的第一面接触；
所述电子扩展层的第一面与所述非有源区的第二面接触，所述电子扩展层的第二面与所述外延层的第一面接触；
所述至少一个有源区中每个有源区，嵌入在所述外延层、所述电子扩展层和所述非有源区形成的结构内，所述每个有源区与所述外延层、所述电子扩展层和所述非有源区均存在接触面；
所述第二金属层的第二面与所述非有源区的第一面接触，所述第二金属层的第二面与所述每个有源区存在接触面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010904608.2A CN114122152A (zh) | 2020-09-01 | 2020-09-01 | 一种制备肖特基结构二极管的方法、装置和二极管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010904608.2A CN114122152A (zh) | 2020-09-01 | 2020-09-01 | 一种制备肖特基结构二极管的方法、装置和二极管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114122152A true CN114122152A (zh) | 2022-03-01 |
Family
ID=80360349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010904608.2A Pending CN114122152A (zh) | 2020-09-01 | 2020-09-01 | 一种制备肖特基结构二极管的方法、装置和二极管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122152A (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085705A (ja) * | 1999-09-16 | 2001-03-30 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| US20090179297A1 (en) * | 2008-01-16 | 2009-07-16 | Northrop Grumman Systems Corporation | Junction barrier schottky diode with highly-doped channel region and methods |
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| WO2015008385A1 (ja) * | 2013-07-19 | 2015-01-22 | 株式会社日立パワーデバイス | パワーモジュール |
| CN104576762A (zh) * | 2014-12-25 | 2015-04-29 | 株洲南车时代电气股份有限公司 | 肖特基势垒二极管及其制造方法 |
| CN109461768A (zh) * | 2018-10-31 | 2019-03-12 | 秦皇岛京河科学技术研究院有限公司 | 一种SiC结势垒肖特基二极管及其制造方法 |
-
2020
- 2020-09-01 CN CN202010904608.2A patent/CN114122152A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085705A (ja) * | 1999-09-16 | 2001-03-30 | Fuji Electric Co Ltd | ショットキーバリアダイオードの製造方法 |
| US20090179297A1 (en) * | 2008-01-16 | 2009-07-16 | Northrop Grumman Systems Corporation | Junction barrier schottky diode with highly-doped channel region and methods |
| CN102184972A (zh) * | 2011-04-07 | 2011-09-14 | 江阴新顺微电子有限公司 | 双层硅外延片结构肖特基二极管芯片 |
| KR20140079027A (ko) * | 2012-12-18 | 2014-06-26 | 현대자동차주식회사 | 쇼트키 배리어 다이오드 및 그 제조 방법 |
| WO2015008385A1 (ja) * | 2013-07-19 | 2015-01-22 | 株式会社日立パワーデバイス | パワーモジュール |
| CN104576762A (zh) * | 2014-12-25 | 2015-04-29 | 株洲南车时代电气股份有限公司 | 肖特基势垒二极管及其制造方法 |
| CN109461768A (zh) * | 2018-10-31 | 2019-03-12 | 秦皇岛京河科学技术研究院有限公司 | 一种SiC结势垒肖特基二极管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7534666B2 (en) | High voltage non punch through IGBT for switch mode power supplies | |
| CN101958283A (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| US20120286324A1 (en) | Manufacturing method for insulated-gate bipolar transitor and device using the same | |
| CN109686781A (zh) | 一种多次外延的超结器件制作方法 | |
| CN109461767A (zh) | 一种超结结构及其制作方法 | |
| CN114122152A (zh) | 一种制备肖特基结构二极管的方法、装置和二极管 | |
| CN112397566A (zh) | 碳化硅器件及其制备方法 | |
| CN105633171A (zh) | 一种薄膜晶体管及其制作方法、显示装置 | |
| US8314002B2 (en) | Semiconductor device having increased switching speed | |
| CN102931081B (zh) | 带场阻挡层的半导体器件的制造方法 | |
| CN107342224B (zh) | Vdmos器件的制作方法 | |
| CN115394853A (zh) | 一种沟槽型碳化硅mosfet器件结构及其制备方法 | |
| CN114999913A (zh) | 一种SiC JBS器件及其制备方法 | |
| CN104979214B (zh) | 一种超结结构的制备方法 | |
| CN209766431U (zh) | Mps二极管器件 | |
| CN112582469A (zh) | 衬底、半导体器件及其制备方法 | |
| CN111194477B (zh) | 用于制造栅格的方法 | |
| CN105679668A (zh) | 一种沟槽igbt器件的制造方法 | |
| JP2004063479A (ja) | 半導体装置およびその製造方法 | |
| CN112531007A (zh) | 具有梯度深度p型区域的结势垒肖特基二极管及制备方法 | |
| US11695060B2 (en) | Ion implantation to form trench-bottom oxide of MOSFET | |
| CN117594438B (zh) | 一种快恢复二极管的锰掺杂方法及快恢复二极管 | |
| CN104299900A (zh) | 制造场截止型绝缘栅双极晶体管的方法 | |
| US11538925B2 (en) | Ion implantation to form step-oxide trench MOSFET | |
| CN116072543B (zh) | 一种rc-igbt器件及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |