CN103531617A - 一种具有沟槽终端结构肖特基器件及其制备方法 - Google Patents
一种具有沟槽终端结构肖特基器件及其制备方法 Download PDFInfo
- Publication number
- CN103531617A CN103531617A CN201210242399.5A CN201210242399A CN103531617A CN 103531617 A CN103531617 A CN 103531617A CN 201210242399 A CN201210242399 A CN 201210242399A CN 103531617 A CN103531617 A CN 103531617A
- Authority
- CN
- China
- Prior art keywords
- metal
- junction
- groove
- layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000001259 photo etching Methods 0.000 claims abstract description 4
- 239000002184 metal Substances 0.000 claims description 36
- 229910052751 metal Inorganic materials 0.000 claims description 36
- 230000004888 barrier function Effects 0.000 claims description 22
- 239000000758 substrate Substances 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 238000005260 corrosion Methods 0.000 claims description 6
- 230000007797 corrosion Effects 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 230000003628 erosive effect Effects 0.000 claims description 6
- 238000005516 engineering process Methods 0.000 claims description 5
- 238000001465 metallisation Methods 0.000 claims description 4
- 238000005245 sintering Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000011810 insulating material Substances 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000002210 silicon-based material Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 5
- 235000012239 silicon dioxide Nutrition 0.000 description 5
- 238000001459 lithography Methods 0.000 description 4
- 125000004437 phosphorous atom Chemical group 0.000 description 4
- 239000004020 conductor Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有沟槽终端结构肖特基器件，本发明的半导体器件具有沟槽结构的终端，从而改变器件边缘电势的分布，同时简化了器件的制造流程，使用两次光刻工艺，可以实现器件的生产制造。
Description
技术领域
本发明涉及到一种具有沟槽终端结构肖特基器件，本发明还涉及一种具有沟槽终端结构肖特基器件的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管具有较为复杂的制造工艺，需要三次光刻腐蚀工艺完成器件的生产制造。
发明内容
本发明针对上述问题提出，提供一种具有沟槽终端结构肖特基器件及其制备方法。
衬底层，为第一传导类型半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；一个或多个沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料；主结肖特基势垒结，位于器件中心漂移层表面；副结肖特基势垒结，位于多个沟槽之间的漂移层表面。
一种具有沟槽终端结构肖特基器件的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；在器件表面淀积势垒金属，进行烧结形成肖特基势垒结；上表面淀积电极金属，进行光刻腐蚀去除部分电极金属；进行背面金属化工艺，在衬底层背面形成电极金属。
本发明的半导体器件具有沟槽结构的终端，未将第二导电材料作为肖特基器件终端结构，而是通过沟槽结构减缓器件反向偏压时在肖特基边缘电场的集中，简化了器件的制造流程；同时杜绝了传统器件在正向导电时第二导电材料向漂移区注入大量少子，提高器件高频特性。
附图说明
图1为本发明的一种单沟槽终端结构肖特基器件剖面示意图；
图2为本发明的一种单沟槽终端结构肖特基器件剖面示意图；
图3为本发明的一种多沟槽终端结构肖特基器件剖面示意图；
图4为本发明的一种多沟槽终端结构肖特基器件剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
5、肖特基势垒结；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种具有单个沟槽终端结构肖特基器件剖面图，下面结合图1详细说明本发明的半导体装置。
一种具有沟槽终端结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽宽度为12um，沟槽深度为3um；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅；
第五步；在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5；
第六步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成上表面金属层10；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
图2为在图1器件制造的基础上，通过改变版图，将沟槽的单个侧壁和底部作为器件终端结构。
实施例2
图3为本发明的一种具有多个沟槽终端结构肖特基器件剖面图，下面结合图3详细说明本发明的半导体装置。
一种具有沟槽终端结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于多个沟槽内壁；器件边缘的沟槽宽度同为5um，沟槽间距为2um，沟槽深度为3um；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延形成第一导电半导体材料层3；
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第四步，在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅；
第五步；在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5；
第六步，在表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属，形成上表面金属层10；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图3所示。
图4为在图3器件制造的基础上，通过改变版图，将三个沟槽作为器件终端结构。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (10)
1.一种具有沟槽终端结构肖特基器件，其特征在于：包括：
衬底层，为第一传导类型半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；一个或多个
沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料；
主结肖特基势垒结，位于器件中心漂移层表面；
副结肖特基势垒结，位于多个沟槽之间的漂移层表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽构成器件的终端结构。
3.如权利要求1所述的半导体装置，其特征在于：所述的沟槽的深度可以大于漂移层的厚度。
4.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内壁表面和副结肖特基势垒结表面可以覆盖浮空金属。
5.如权利要求1所述的半导体装置，其特征在于：所述的主结肖特基势垒结和临靠主结肖特基势垒结沟槽内壁表面可以覆盖器件的电极金属。
6.如权利要求4和5所述的半导体装置，其特征在于：所述的浮空金属和电极金属可以为相同材料。
7.如权利要求1所述的半导体装置，其特征在于：所述的器件中心的主结肖特基势垒结被沟槽包围。
8.如权利要求1所述的半导体装置，其特征在于：所述的器件衬底层背面设置有背面电极金属。
9.如权利要求1所述的一种具有沟槽终端结构肖特基器件的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生产形成第一传导类型的半导体材料层；
2)在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；
3)进行刻蚀半导体材料，形成沟槽；
4)在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；
5)在器件表面淀积势垒金属，进行烧结形成肖特基势垒结；
6)上表面淀积电极金属，进行光刻腐蚀去除部分电极金属；
7)进行背面金属化工艺，在衬底层背面形成电极金属。
10.权利要求9所述的半导体装置的制备方法，其特征在于：所述的势垒金属和上表面电极金属可以为相同的金属材料，可以通过一次上表面金属淀积工艺实现器件的制造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210242399.5A CN103531617B (zh) | 2012-07-02 | 2012-07-02 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210242399.5A CN103531617B (zh) | 2012-07-02 | 2012-07-02 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531617A true CN103531617A (zh) | 2014-01-22 |
| CN103531617B CN103531617B (zh) | 2017-09-08 |
Family
ID=49933482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210242399.5A Active CN103531617B (zh) | 2012-07-02 | 2012-07-02 | 一种具有沟槽终端结构肖特基器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531617B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN108807554A (zh) * | 2018-08-03 | 2018-11-13 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| CN115084231A (zh) * | 2022-07-19 | 2022-09-20 | 浙江大学 | 一种二极管及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| JP2011243811A (ja) * | 2010-05-19 | 2011-12-01 | Fuji Electric Co Ltd | 半導体装置 |
| CN103390654A (zh) * | 2012-05-10 | 2013-11-13 | 朱江 | 一种多沟槽终端肖特基器件及其制备方法 |
| CN103426937A (zh) * | 2012-05-19 | 2013-12-04 | 朱江 | 一种沟槽终端结构肖特基器件及其制备方法 |
| CN103515387A (zh) * | 2012-06-30 | 2014-01-15 | 盛况 | 一种具有可调节电势分布的半导体装置及其制备方法 |
-
2012
- 2012-07-02 CN CN201210242399.5A patent/CN103531617B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5612567A (en) * | 1996-05-13 | 1997-03-18 | North Carolina State University | Schottky barrier rectifiers and methods of forming same |
| JP2011243811A (ja) * | 2010-05-19 | 2011-12-01 | Fuji Electric Co Ltd | 半導体装置 |
| CN103390654A (zh) * | 2012-05-10 | 2013-11-13 | 朱江 | 一种多沟槽终端肖特基器件及其制备方法 |
| CN103426937A (zh) * | 2012-05-19 | 2013-12-04 | 朱江 | 一种沟槽终端结构肖特基器件及其制备方法 |
| CN103515387A (zh) * | 2012-06-30 | 2014-01-15 | 盛况 | 一种具有可调节电势分布的半导体装置及其制备方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107293601A (zh) * | 2016-04-12 | 2017-10-24 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN107293601B (zh) * | 2016-04-12 | 2021-10-22 | 朱江 | 一种肖特基半导体装置及其制备方法 |
| CN108807554A (zh) * | 2018-08-03 | 2018-11-13 | 深圳市晶相技术有限公司 | 肖特基二极管及其制作方法 |
| CN115084231A (zh) * | 2022-07-19 | 2022-09-20 | 浙江大学 | 一种二极管及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531617B (zh) | 2017-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103531617A (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
| CN103199119A (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103378171A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103022155A (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN103545381A (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103367396A (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103531642A (zh) | 一种具有肖特基终端结构的肖特基器件及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103390651A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378131A (zh) | 一种电荷补偿肖特基半导体装置及其制造方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN103390652A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378172A (zh) | 一种肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210426 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |