CN115084231A - 一种二极管及其制造方法 - Google Patents

一种二极管及其制造方法 Download PDF

Info

Publication number
CN115084231A
CN115084231A CN202210846369.9A CN202210846369A CN115084231A CN 115084231 A CN115084231 A CN 115084231A CN 202210846369 A CN202210846369 A CN 202210846369A CN 115084231 A CN115084231 A CN 115084231A
Authority
CN
China
Prior art keywords
layer
floating
electric field
disposed
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210846369.9A
Other languages
English (en)
Other versions
CN115084231B (zh
Inventor
盛况
王珩宇
任娜
陈虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
Original Assignee
Zhejiang University ZJU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU filed Critical Zhejiang University ZJU
Priority to CN202210846369.9A priority Critical patent/CN115084231B/zh
Publication of CN115084231A publication Critical patent/CN115084231A/zh
Application granted granted Critical
Publication of CN115084231B publication Critical patent/CN115084231B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体技术领域中的一种二极管及其制造方法，包括衬底层、半导体层、阴极层和阳极层，半导体层设置在衬底层上，阳极层设置在半导体层上，阴极层设置在衬底层上或设置在半导体层上，半导体层上还设置有若干组电场扩散层，每组电场扩散层间隔设置，且电场扩散层与半导体层形成肖特基接触，具有耐压性能高的优点，突破了器件电场集聚导致终端区域电场无法有效调制的瓶颈。

Description

一种二极管及其制造方法
技术领域
本发明涉及半导体技术领域，具体涉及一种二极管及其制造方法。
背景技术
传统硅基半导体器件的性能已经逐渐接近材料的物理极限，氧化镓（GalliumOxide，Ga2O3）作为一种新型超宽禁带半导体，近年受到广泛关注。β-Ga2O3的禁带宽度高达4.8eV~5.0eV，相比于第三代半导体SiC和GaN，具有禁带宽度更大、击穿场强更高、Baliga品质因子更大、吸收截止边更短、生长成本更低的优点，有望成为高压、大功率、低损耗功率器件和深紫外光电子器件的优选材料。
如图1所示，为具有NiO JTE终端的Ga2O3 SBD的截面图。在P型氧化物区域104空穴浓度较低时，电场集聚主要发生在场板金属区域106和P型氧化物区域104的交界处，在N型半导体区域103中的电场集聚发生在场板金属区域106边角的正下方。在P型氧化物区域104空穴浓度较高时，电场集聚主要发生在P型氧化物区域104和N型半导体区域103的交界处，在N型半导体区域103中的电场集聚发生在P型氧化物区域104边角的正下方，从而不能有效调制终端区域电场。
发明内容
本发明针对现有技术中的缺点，提供了一种二极管及其制造方法，具有耐压性能高的优点，突破了器件电场集聚导致中段区域电场无法有效调制的瓶颈。
为了解决上述技术问题，本发明通过下述技术方案得以解决：
一种二极管，包括衬底层、半导体层、阴极层和阳极层，所述半导体层设置在衬底层上，所述阳极层设置在半导体层上，所述阴极层设置在衬底层上或设置在半导体层上，所述半导体层上还设置有若干组电场扩散层，每组所述电场扩散层间隔设置，且所述电场扩散层与半导体层形成肖特基接触。
可选的，所述电场扩散层与阳极层设置在不同平面上，所述半导体层的侧壁倾斜设置，且所有所述电场扩散层设置在半导体层的侧壁上。
可选的，所述电场扩散层与阳极层设置在不同平面上，所述半导体层的侧壁呈阶梯状设置，所述半导体层的侧壁的每一层阶梯上均设置有至少一组电场扩散层。
可选的，所述半导体层的侧壁或所述半导体层的阶梯斜面与阳极层所在平面呈一夹角，且所述夹角为90°~180°。
可选的，所述电场扩散层与阳极层设置在同一平面上，且若干组所述电场扩散层间隔设置在阳极层的外围。
可选的，所述阴极层与阳极层均设置在半导体层上，且所述阴极层与阳极层设置在同一平面，所述阴极层设置在阳极层的外围，若干组间隔设置的电场扩散层位于阴极层与阳极层之间。
可选的，所述电场扩散层为浮空金属层。
可选的，所述电场扩散层包括浮空氧化物层、浮空金属层和浮空场板金属层，所述浮空场板金属层设置在浮空氧化物层上，所述浮空金属层与浮空场板金属层接触设置，且所述浮空氧化物层与半导体层的掺杂类型相反。
可选的，还包括非浮空场板金属层和非浮空氧化物层，所述非浮空氧化物层设置在半导体层上，且所述非浮空氧化物层与半导体层的掺杂类型相反，所述非浮空场板金属层设置在非浮空氧化物层上，且所述非浮空场板金属层与阳极层接触设置。
可选的，所述浮空氧化物层、浮空场板金属层、非浮空氧化物层和非浮空场板金属层的截面均设置为梯形。
一种二极管的制造方法，所述方法用于制造如上述任意一项所述的二极管。
采用本发明提供的技术方案，与现有技术相比，具有如下有益效果：
通过在半导体层上设置电场扩散层，从而提高器件的终端区的耗尽区的扩展距离，进而使得集聚在半导体层与阳极层之间的电场进行逐级扩散，从而提高器件的耐压性，同时通过各个电场扩散层之间的间距设置以及电场扩散层的界面宽度设置，克服了因空穴浓度调制困难导致器件终端的工艺窗口很小的困难，使得器件耐压等级不受空穴浓度的制约。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术，具有NiO JTE终端的Ga2O3 SBD的截面图；
图2为本实施例一提出的一种二极管的截面图；
图3为本实施例一提出的一种二极管的俯视图；
图4为本实施例一提出的一种二极管的电势分布截面图；
图5为本实施例一提出的一种二极管与现有技术以及设置多个电场扩散层情况下的反向特性比较图；
图6为本实施例一提出的一种二极管在具有不同数量电场扩散层情况下，电压击穿时水平方向位置的电势分布图；
图7为本实施例二提出的一种二极管的截面图；
图8为本实施例二提出的一种二极管的电势分布截面图；
图9为本实施例三提出的一种二极管的截面图；
图10为本实施例四提出的一种二极管的截面图；
图11为本实施例四提出的一种二极管的电势分布截面图；
图12为本实施例五提出的一种二极管的截面图；
图13为本实施例五提出的一种二极管的电势分布截面图；
图14为本实施例六提出的一种二极管的截面图；
图15为本实施例六提出的一种二极管的俯视图。
附图标记：101、阴极电极；102、衬底区域；103、N型半导体区域；104、P型氧化物区域；105、阳极电极；106、场板金属区域；1、衬底层；2、半导体层；3、电场扩散层；4、阴极层；5、阳极层；6、浮空氧化物层；7、浮空金属层；8、浮空场板金属层；9、非浮空场板金属层；10、非浮空氧化物层。
具体实施方式
下面结合实施例对本发明做进一步的详细说明，以下实施例是对本发明的解释而本发明并不局限于以下实施例。
实施例一
如图2所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4设置在衬底层1远离半导体层2的一端面上，所有电场扩散层3设置在半导体层2上，每组电场扩散层3间隔设置，且电场扩散层3与半导体层2形成肖特基接触，电场扩散层3与阳极层5设置在同一平面上，且若干组电场扩散层3间隔设置在阳极层5的外围。
具体的，电场扩散层3包括浮空氧化物层6、浮空金属层7和浮空场板金属层8，浮空场板金属层8设置在浮空氧化物层6上，浮空金属层7与浮空场板金属层8接触设置，且浮空氧化物层6与半导体层2的掺杂类型相反，二极管还包括非浮空场板金属层9和非浮空氧化物层10，非浮空氧化物层10设置在半导体层2上，且非浮空氧化物层10与半导体层2的掺杂类型相反，非浮空场板金属层9设置在非浮空氧化物层10上，且非浮空场板金属层9与阳极层5接触设置，其中，阴极层4与衬底层1形成欧姆接触；阳极层5与半导体层2形成肖特基接触；浮空场板金属层8与浮空氧化物层6形成肖特基接触，非浮空场板金属层9与非浮空氧化物层10形成肖特基接触。
在本实施例中，如图2和图3所示，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的截面均设置为梯形，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的俯视图为圆角矩形或圆形，同样的，阳极层5也为圆角矩形电极或圆形电极，若使用圆角矩形电极时，则可以提高半导体的面积利用率，而采用圆形电极设计时，可以减小终端的曲率，避免终端区域的电场在三维空间的集聚，在本实施例中，半导体层2的掺杂类型以N型掺杂为例，可以是Si掺杂的Ga2O3其掺杂浓度为1×1016~9×1016cm-3，此时非浮空氧化物层10和浮空氧化物层6的掺杂类型可以为P型，且可以为NiO材料，非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3。
此外，电场扩散层3的数量、长度和间距可以根据实际情况作出调整，若非浮空氧化物层10和浮空氧化物层6的空穴浓度过大，则电场会集聚发生在浮空氧化物层6与N型的半导体层2的交界处，此时可通过缩小各个电场扩散层3之间的间距来缓解电场集聚；而若是非浮空氧化物层10和浮空氧化物层6的空穴浓度较小时，电场集聚发生在浮空场板金属层8与浮空氧化物层6的交界处，此时通过减小浮空场板金属层8的长度和增加电场扩散层3的数量来缓解电场集聚，提高耐压力，此处所说的减小浮空场板金属层8的长度指的是浮空场板金属层8的截面的宽度，因此非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3最为合适。
另一方面，如图4所示，当阴极层4施加反向偏置电压时，随着电压增大，耗尽区从有源区向终端区逐渐扩展，其中当扩展到第一个电场扩散层3的浮空金属层7，即最靠近阳极层5的一个电场扩散层3的浮空金属层7时，该位置的浮空金属层7将下方相连的N型半导体层2的电势吸引到第一个电场扩散层3的浮空场板金属层8，该位置的浮空场板金属层8下方的P型的浮空氧化物层6将耗尽区向下一个相邻的电场扩散层3扩展，从而通过逐级扩展，缓解阳极层5边角的电场集聚，提高二极管的耐压能力。
相对于现有技术，本实施例通过设置电场扩散层3避免了阳极层5边角a和浮空金属层7远离阳极层5的边角b和c中产生电场集聚，提高了器件的耐压能力，同时维持了器件较好的正向特性和器件面积。
在本实施例中，电场扩散层3可以理解为浮空P型氧化物JTE区域，如图5所示，为在具有不同数量的浮空P型氧化物JTE区域情况下的反向特性的比较图，以及与现有技术中具有NiO JTE终端的二极管的反向特性、现有技术中具有平面浮空金属环终端的二极管的反向特性的比较图，因此，由图可知，本实施例中具有一个以上的浮空P型氧化物JTE区域的功率器件在相同电流密度下，其耐压性能更强。
另一方面，如图6所示，由图可知，具有一个以上的浮空P型氧化物JTE区域的功率器件，浮空P型氧化物JTE区域的截面的水平方向位置越宽，则器件的耐压性能越强，需要说明的是，阳极电势、第一个浮空P型氧化物JTE区域电势、第二个浮空P型氧化物JTE区域电势和第三个浮空P型氧化物JTE区域电势在图6中的曲线均与横坐标平行，具体地，阳极电势为靠近横坐标且与横坐标平行的第一条横向直线；第一个浮空P型氧化物JTE区域电势为靠近横坐标且与横坐标平行的第二条横向直线；第二个浮空P型氧化物JTE区域电势为靠近横坐标且与横坐标平行的第三条横向直线；第三个浮空P型氧化物JTE区域电势为靠近横坐标且与横坐标平行的第四条横向直线。
实施例二
如图7所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4设置在衬底层1远离半导体层2的一端面上，所有电场扩散层3设置在半导体层2上，每组电场扩散层3间隔设置，且电场扩散层3为浮空金属层7，浮空金属层7与半导体层2形成肖特基接触。
具体的，电场扩散层3与阳极层5设置在不同平面上，半导体层2的侧壁呈阶梯状设置，半导体层2的侧壁的每一层阶梯上均设置有至少一组电场扩散层3，半导体层2侧壁上的阶梯斜面与阳极所在平面呈一夹角，即夹角a、夹角b和夹角c，且夹角a、夹角b和夹角c为90°~180°，能够截止阳极层5的夹角a处的电场集聚，并将集聚的电场纵向扩展。
更进一步的，设定半导体层2侧壁上的阶梯斜面分别为A、B、C，此时斜面A、斜面B以及斜面C与阳极层5所在平面所成夹角分别为夹角a、夹角b和夹角c，此时在，在满足各自夹角的大小在90°~180°外，为满足电场从有源区向终端区逐渐增大的情况下，还需设置夹角a小于夹角b，夹角b小于夹角c，如此才能够将每一阶梯上的电场扩散层3与半导体层2相连部分的电场截止掉，从而缓解电场集聚，有利于耗尽区的进一步扩展，从而提高器件的耐压能力。
具体的，如图8所示，在本实施例中，以半导体层2设置有两层阶梯，且每层阶梯上设置有一组电场扩散层3为例，此时电场扩散层3为浮空金属层7，半导体层2的掺杂类型以N型掺杂为例，可以是Si掺杂的Ga2O3其掺杂浓度为1×1016~9×1016cm-3，此时，靠近阳极层5处的夹角a、靠近浮空金属层7处的夹角b以及夹角c处的电场被截止，从而避免半导体层2内部产生柱面结，使得半导体层2内部的电势分布更加均匀，从而提高器件的耐压能力。
实施例三
如图9所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4设置在衬底层1远离半导体层2的一端面上，所有电场扩散层3设置在半导体层2上，每组电场扩散层3间隔设置，且电场扩散层3与半导体层2形成肖特基接触。
具体的，电场扩散层3与阳极层5设置在不同平面上，半导体层2的侧壁呈阶梯状设置，半导体层2的侧壁的每一层阶梯上均设置有至少一组电场扩散层3，半导体层2侧壁上的阶梯斜面与阳极所在平面呈一夹角，即夹角a、夹角b和夹角c，且夹角a、夹角b和夹角c为90°~180°，能够截止阳极层5与半导体层2交界处的电场，从而进一步提高器件耐压能力。
更进一步的，设定半导体层2侧壁上的阶梯斜面分别为A、B、C，此时斜面A、斜面B以及斜面C与阳极层5所在平面所成夹角分别为夹角a、夹角b和夹角c，此时在，在满足各自夹角的大小在90°~180°外，为满足电场从有源区向终端区逐渐增大的情况下，还需设置夹角a小于夹角b，夹角b小于夹角c，如此才能够将每一阶梯上的电场扩散层3与半导体层2相连部分的电场截止掉，从而缓解电场集聚，有利于耗尽区的进一步扩展，从而提高器件的耐压能力。
与实施例二不同的是，电场扩散层3包括浮空氧化物层6、浮空金属层7和浮空场板金属层8，浮空场板金属层8设置在浮空氧化物层6上，形成肖特基接触，浮空金属层7与浮空场板金属层8接触设置，浮空金属层7与半导体层2形成肖特基接触，且浮空氧化物层6与半导体层2的掺杂类型相反，二极管还包括非浮空场板金属层9和非浮空氧化物层10，非浮空氧化物层10设置在半导体层2上，且非浮空氧化物层10与半导体层2的掺杂类型相反，非浮空场板金属层9设置在非浮空氧化物层10上，形成肖特基接触，且非浮空场板金属层9与阳极层5接触设置。
另一方面，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的截面均设置为梯形，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的俯视图为圆角矩形或圆形，同样的，阳极层5也为圆角矩形电极或圆形电极，若使用圆角矩形电极时，则可以提高半导体的面积利用率，而采用圆形电极设计时，可以减小终端的曲率，避免终端区域的电场在三维空间的集聚，在本实施例中，半导体层2的掺杂类型以N型掺杂为例，可以是Si掺杂的Ga2O3其掺杂浓度为1×1016~9×1016cm-3，此时非浮空氧化物层10和浮空氧化物层6的掺杂类型可以为P型，且可以为NiO材料，非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3。
此外，电场扩散层3的数量、长度和间距可以根据实际情况做出调整，若非浮空氧化物层10和浮空氧化物层6的空穴浓度过大，则电场会集聚发生在浮空氧化物层6与N型的半导体层2的交界处，此时可通过缩小各个电场扩散层3之间的间距来缓解电场集聚；而若非浮空氧化物层10和浮空氧化物层6的空穴浓度较小时，电场集聚发生在浮空场板金属层8与浮空氧化物层6的交界处，此时通过减小浮空场板金属层8的长度和增加电场扩散层3的数量来缓解电场集聚，提高耐压力，此处所说的减小浮空场板金属层8的长度指的是浮空场板金属层8的截面的宽度，因此非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3最为合适。
另一方面，当阴极层4施加反向偏置电压时，随着电压增大，耗尽区从有源区向终端区逐渐扩展，其中当扩展到半导体层2上的第一个阶梯处的电场扩散层3的浮空金属层7，即最靠近阳极层5的一个电场扩散层3的浮空金属层7时，该位置的浮空金属层7将下方相连的N型半导体层2的电势吸引到第一个电场扩散层3的浮空场板金属层8，该位置的浮空场板金属层8下方的P型的浮空氧化物层6将耗尽区向下一个相邻的电场扩散层3扩展，从而通过逐级扩展，缓解阳极层5边角的电场集聚，且由于设置浮空氧化物层6，能够彻底解决阳极层5夹角a、夹角b和夹角c处的电场集聚问题，提高二极管的耐压能力。
相对于现有技术，本实施例通过设置电场扩散层3避免了阳极层5边角a和浮空金属层7远离阳极层5的边角b和c中产生电场集聚，提高了器件的耐压能力，同时维持了器件较好的正向特性和器件面积。
实施例四
如图10所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4设置在衬底层1远离半导体层2的一端面上，所有电场扩散层3设置在半导体层2上，每组电场扩散层3间隔设置，且电场扩散层3为浮空金属层7，浮空金属层7与半导体层2形成肖特基接触。
如图11所示，与实施例二不同的是，电场扩散层3与阳极层5设置在不同平面上，半导体层2的侧壁倾斜设置，且所有电场扩散层3设置在半导体层2的侧壁上，半导体层2的侧壁与阳极所在平面呈一夹角，且夹角为90°~180°，能够截止阳极层5与半导体层2相连处的电场集聚，并将集聚的电场纵向扩展，使得耗尽区能够逐级扩展，并且相对于实施例二，本实施例的二极管的工艺制备更简单。
实施例五
如图12所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4设置在衬底层1远离半导体层2的一端面上，所有电场扩散层3设置在半导体层2上，形成肖特基接触，每组电场扩散层3间隔设置。
具体的，电场扩散层3与阳极层5设置在不同平面上，半导体层2的侧壁呈倾斜设置，且所有电场扩散层3设置在半导体层2的侧壁上，半导体层2的侧壁与阳极所在平面呈一夹角，且夹角为90°~180°，能够截止阳极层5于半导体层2处的电场集聚，并将集聚的电场纵向扩展。
与实施例四不同的是，电场扩散层3包括浮空氧化物层6、浮空金属层7和浮空场板金属层8，浮空场板金属层8设置在浮空氧化物层6上，形成肖特基接触，浮空金属层7与浮空场板金属层8接触设置，浮空金属层7与半导体层2形成肖特基接触，且浮空氧化物层6与半导体层2的掺杂类型相反，二极管还包括非浮空场板金属层9和非浮空氧化物层10，非浮空氧化物层10设置在半导体层2上，且非浮空氧化物层10与半导体层2的掺杂类型相反，非浮空场板金属层9设置在非浮空氧化物层10上，形成肖特基接触，且非浮空场板金属层9与阳极层5接触设置。
另一方面，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的截面均设置为梯形，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的俯视图为圆角矩形或圆形，同样的，阳极层5也为圆角矩形电极或圆形电极，若使用圆角矩形电极时，则可以提高半导体的面积利用率，而采用圆形电极设计时，可以减小终端的曲率，避免终端区域的电场在三维空间的集聚，在本实施例中，半导体层2的掺杂类型以N型掺杂为例，可以是Si掺杂的Ga2O3其掺杂浓度为1×1016~9×1016cm-3，此时非浮空氧化物层10和浮空氧化物层6的掺杂类型可以为P型，且可以为NiO材料，非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3。
此外，电场扩散层3的数量、长度和间距可以根据实际情况作出调整，若非浮空氧化物层10和浮空氧化物层6的空穴浓度过大，则电场会集聚发生在浮空氧化物层6与N型的半导体层2的交界处，此时可通过缩小各个电场扩散层3之间的间距来缓解电场集聚；而若非浮空氧化物层10和浮空氧化物层6的空穴浓度较小时，电场集聚发生在浮空场板金属层8与浮空氧化物层6的交界处，此时通过减小浮空场板金属层8的长度和增加电场扩散层3的数量来缓解电场集聚，提高耐压力，此处所说的减小浮空场板金属层8的长度指的是浮空场板金属的截面的宽度，因此非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3最为合适。
另一方面，如图13所示，当阴极层4施加反向偏置电压时，随着电压增大，耗尽区从有源区向终端区逐渐扩展，其中当扩展到半导体层2上的第一个阶梯处的电场扩散层3的浮空金属层7，即最靠近阳极层5的一个电场扩散层3的浮空金属层7时，该位置的浮空金属层7将下方相连的N型半导体层2的电势吸引到第一个电场扩散层3的浮空场板金属层8，该位置的浮空场板金属层8下方的P型的浮空氧化物层6将耗尽区向下一个相邻的电场扩散层3扩展，从而通过逐级扩展，缓解阳极层5边角的电场集聚，且由于设置浮空氧化物层6，能够彻底解决阳极层5夹角a、夹角b和夹角c处的电场集聚问题，提高二极管的耐压能力。
实施例六
如图14所示，一种二极管，包括衬底层1、半导体层2、若干组电场扩散层3、阴极层4和阳极层5，半导体层2设置在衬底层1上，阳极层5设置在半导体层2上，阴极层4与阳极层5均设置在半导体层2上，且阴极层4与阳极层5设置在同一平面，阴极层4设置在阳极层5的外围，若干组间隔设置的电场扩散层3位于阴极层4与阳极层5之间，且电场扩散层3与半导体层2形成肖特基接触。
具体的，电场扩散层3包括浮空氧化物层6、浮空金属层7和浮空场板金属层8，浮空场板金属层8设置在浮空氧化物层6上，形成肖特基接触，浮空金属层7与浮空场板金属层8接触设置，浮空金属层7与半导体层2形成肖特基接触，且浮空氧化物层6与半导体层2的掺杂类型相反，二极管还包括非浮空场板金属层9和非浮空氧化物层10，非浮空氧化物层10设置在半导体层2上，且非浮空氧化物层10与半导体层2的掺杂类型相反，非浮空场板金属层9设置在非浮空氧化物层10上，形成肖特基接触，且非浮空场板金属层9与阳极层5接触设置。
在本实施例中，如图14和图15所示，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的截面均设置为梯形，浮空氧化物层6、浮空场板金属层8、非浮空氧化物层10和非浮空场板金属层9的俯视图为可以为圆角矩形或圆形，且浮空场板金属层8与浮空金属层7的俯视图可以不为环形封闭设置，同样的，阳极层5也为圆角矩形电极或圆形电极，若使用圆角矩形电极时，则可以提高半导体的面积利用率，而采用圆形电极设计时，可以减小终端的曲率，避免终端区域的电场在三维空间的集聚，在本实施例中，半导体层2的掺杂类型以N型掺杂为例，可以是Si掺杂的Ga2O3其掺杂浓度为1×1016~9×1016cm-3，此时非浮空氧化物层10和浮空氧化物层6的掺杂类型可以为P型，且可以为NiO材料，非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3。
此外，电场扩散层3的数量、长度和间距可以根据实际情况做出调整，若非浮空氧化物层10和浮空氧化物层6的空穴浓度过大，则电场会集聚发生在浮空氧化物层6与N型的半导体层2的交界处，此时可通过缩小各个电场扩散层3之间的间距来缓解电场集聚；而若非浮空氧化物层10和浮空氧化物层6的空穴浓度较小时，电场集聚发生在浮空场板金属层8与浮空氧化物层6的交界处，此时通过减小浮空场板金属层8的长度和增加电场扩散层3的数量来缓解电场集聚，提高耐压能力，此处所说的减小浮空场板金属层8的长度指的是浮空场板金属的截面的宽度，因此非浮空氧化物层10和浮空氧化物层6的空穴浓度设置为1×1017~1×1019cm-3最为合适。
另一方面，当阴极层4施加反向偏置电压时，随着电压增大，耗尽区从有源区向终端区逐渐扩展，其中当扩展到第一个电场扩散层3的浮空金属层7，即最靠近阳极层5的一个电场扩散层3的浮空金属层7时，该位置的浮空金属层7将下方相连的N型半导体层2的电势吸引到第一个电场扩散层3的浮空场板金属层8，该位置的浮空场板金属层8下方的P型的浮空氧化物层6将耗尽区向下一个相邻的电场扩散层3扩展，从而通过逐级扩展，缓解阳极层5边角的电场集聚，提高二极管的耐压能力。
实施例七
一种二极管的制造方法，方法用于制造如上述任意一项的二极管，首先将通过离子注入法或外延生长法在衬底上形成半导体层，并在衬底层和半导体层上通过溅射、蒸发或退火的方法分别形成阴极层和阳极层，并在半导体层上通过离子注入或溅射方法生成电场扩散层。
此外，需要说明的是，本说明书中所描述的具体实施例，其零、部件的形状、所取名称等可以不同。凡依本发明专利构思所述的构造、特征及原理所做的等效或简单变化，均包括于本发明专利的保护范围内。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，只要不偏离本发明的结构或者超越本权利要求书所定义的范围，均应属于本发明的保护范围。

Claims (11)

1.一种二极管，其特征在于，包括衬底层、半导体层、阴极层和阳极层，所述半导体层设置在衬底层上，所述阳极层设置在半导体层上，所述阴极层设置在衬底层上或设置在半导体层上，所述半导体层上还设置有若干组电场扩散层，每组所述电场扩散层间隔设置，且所述电场扩散层与半导体层形成肖特基接触。
2.根据权利要求1所述的一种二极管，其特征在于，所述电场扩散层与阳极层设置在不同平面上，所述半导体层的侧壁倾斜设置，且所有所述电场扩散层设置在半导体层的侧壁上。
3.根据权利要求1所述的一种二极管，其特征在于，所述电场扩散层与阳极层设置在不同平面上，所述半导体层的侧壁呈阶梯状设置，所述半导体层的侧壁的每一层阶梯上均设置有至少一组电场扩散层。
4.根据权利要求1所述的一种二极管，其特征在于，所述电场扩散层与阳极层设置在同一平面上，且若干组所述电场扩散层间隔设置在阳极层的外围。
5.根据权利要求1所述的一种二极管，其特征在于，所述阴极层与阳极层均设置在半导体层上，且所述阴极层与阳极层设置在同一平面，所述阴极层设置在阳极层的外围，若干组间隔设置的电场扩散层位于阴极层与阳极层之间。
6.根据权利要求1-5任意一项所述的一种二极管，其特征在于，所述电场扩散层为浮空金属层。
7.根据权利要求1-5任意一项所述的一种二极管，其特征在于，所述电场扩散层包括浮空氧化物层、浮空金属层和浮空场板金属层，所述浮空场板金属层设置在浮空氧化物层上，所述浮空金属层与浮空场板金属层接触设置，且所述浮空氧化物层与半导体层的掺杂类型相反。
8.根据权利要求2或3任意一项所述的一种二极管，其特征在于，所述半导体层的侧壁或所述半导体层的阶梯斜面与阳极层所在平面呈一夹角，且所述夹角为90°~180°。
9.根据权利要求7所述的一种二极管，其特征在于，还包括非浮空场板金属层和非浮空氧化物层，所述非浮空氧化物层设置在半导体层上，且所述非浮空氧化物层与半导体层的掺杂类型相反，所述非浮空场板金属层设置在非浮空氧化物层上，且所述非浮空场板金属层与阳极层接触设置。
10.根据权利要求9所述的一种二极管，其特征在于，所述浮空氧化物层、浮空场板金属层、非浮空氧化物层和非浮空场板金属层的截面均设置为梯形。
11.一种二极管的制造方法，其特征在于，所述方法用于制造如权利要求1-10任意一项所述的二极管。
CN202210846369.9A 2022-07-19 2022-07-19 一种二极管及其制造方法 Active CN115084231B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210846369.9A CN115084231B (zh) 2022-07-19 2022-07-19 一种二极管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210846369.9A CN115084231B (zh) 2022-07-19 2022-07-19 一种二极管及其制造方法

Publications (2)

Publication Number Publication Date
CN115084231A true CN115084231A (zh) 2022-09-20
CN115084231B CN115084231B (zh) 2023-03-03

Family

ID=83259633

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210846369.9A Active CN115084231B (zh) 2022-07-19 2022-07-19 一种二极管及其制造方法

Country Status (1)

Country Link
CN (1) CN115084231B (zh)

Citations (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183366A (ja) * 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
US20040251499A1 (en) * 2003-06-11 2004-12-16 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
US20060244091A1 (en) * 2005-03-30 2006-11-02 Shuichi Kikuchi Semiconductor device
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
CN102376779A (zh) * 2011-11-25 2012-03-14 中国科学院微电子研究所 SiC肖特基二极管及其制作方法
JP2012190981A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 高耐圧半導体整流装置
CN103000697A (zh) * 2012-11-23 2013-03-27 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
CN103022095A (zh) * 2011-09-27 2013-04-03 株式会社电装 具有横向元件的半导体器件
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN103531642A (zh) * 2012-07-02 2014-01-22 朱江 一种具有肖特基终端结构的肖特基器件及其制备方法
CN103745987A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种场限环-负斜角复合终端结构
CN204118078U (zh) * 2014-07-08 2015-01-21 中山大学 一种GaN基异质结肖特基二极管器件
CN104332504A (zh) * 2014-07-08 2015-02-04 中山大学 一种GaN基异质结肖特基二极管器件及其制作方法
US20170098719A1 (en) * 2014-11-19 2017-04-06 Gpower Semiconductor, Inc. Schottky diode and method of manufacturing the same
CN108538923A (zh) * 2018-05-16 2018-09-14 南京大学 一种复合终端结构的氮化镓二极管
CN110459599A (zh) * 2019-08-31 2019-11-15 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法
CN111048597A (zh) * 2019-12-09 2020-04-21 中国电子科技集团公司第五十五研究所 一种sbd器件及其制备方法
CN111129165A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111192928A (zh) * 2020-01-09 2020-05-22 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法
CN112670334A (zh) * 2020-12-29 2021-04-16 中国科学院微电子所苏州产业技术研究院 一种氧化镓sbd器件及其制备方法
CN113658999A (zh) * 2021-08-19 2021-11-16 电子科技大学 具有无结终端技术功率半导体器件及制造方法和应用
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof

Patent Citations (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183366A (ja) * 1998-12-16 2000-06-30 Meidensha Corp 半導体素子
US20040251499A1 (en) * 2003-06-11 2004-12-16 Kabushiki Kaisha Toshiba High withstand voltage semiconductor device
CN1574400A (zh) * 2003-06-11 2005-02-02 株式会社东芝 高耐压半导体器件
US20060244091A1 (en) * 2005-03-30 2006-11-02 Shuichi Kikuchi Semiconductor device
CN101150145A (zh) * 2006-09-19 2008-03-26 电子科技大学 利用场板达到最佳表面横向通量的横向高压器件
JP2012190981A (ja) * 2011-03-10 2012-10-04 Toshiba Corp 高耐圧半導体整流装置
CN103022095A (zh) * 2011-09-27 2013-04-03 株式会社电装 具有横向元件的半导体器件
CN102376779A (zh) * 2011-11-25 2012-03-14 中国科学院微电子研究所 SiC肖特基二极管及其制作方法
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN103531642A (zh) * 2012-07-02 2014-01-22 朱江 一种具有肖特基终端结构的肖特基器件及其制备方法
CN103000697A (zh) * 2012-11-23 2013-03-27 中国科学院微电子研究所 一种SiC肖特基二极管及其制作方法
CN103745987A (zh) * 2013-12-17 2014-04-23 西安理工大学 一种场限环-负斜角复合终端结构
CN204118078U (zh) * 2014-07-08 2015-01-21 中山大学 一种GaN基异质结肖特基二极管器件
CN104332504A (zh) * 2014-07-08 2015-02-04 中山大学 一种GaN基异质结肖特基二极管器件及其制作方法
US20170098719A1 (en) * 2014-11-19 2017-04-06 Gpower Semiconductor, Inc. Schottky diode and method of manufacturing the same
CN108538923A (zh) * 2018-05-16 2018-09-14 南京大学 一种复合终端结构的氮化镓二极管
CN110459599A (zh) * 2019-08-31 2019-11-15 电子科技大学 具有深埋层的纵向浮空场板器件及制造方法
CN111129165A (zh) * 2019-12-05 2020-05-08 中国电子科技集团公司第十三研究所 肖特基二极管及其制备方法
CN111048597A (zh) * 2019-12-09 2020-04-21 中国电子科技集团公司第五十五研究所 一种sbd器件及其制备方法
CN111192928A (zh) * 2020-01-09 2020-05-22 西安交通大学 一种高击穿电压低反向漏电的垂直GaN肖特基器件结构
CN112038415A (zh) * 2020-09-15 2020-12-04 西安电子科技大学 基于双台阶斜面的肖特基二极管及其制作方法
US20220157951A1 (en) * 2020-11-17 2022-05-19 Hamza Yilmaz High voltage edge termination structure for power semicondcutor devices and manufacturing method thereof
CN112670334A (zh) * 2020-12-29 2021-04-16 中国科学院微电子所苏州产业技术研究院 一种氧化镓sbd器件及其制备方法
CN113658999A (zh) * 2021-08-19 2021-11-16 电子科技大学 具有无结终端技术功率半导体器件及制造方法和应用

Also Published As

Publication number Publication date
CN115084231B (zh) 2023-03-03

Similar Documents

Publication Publication Date Title
CN110112207B (zh) 一种氧化镓基混合PiN肖特基二极管及其制备方法
CN111477690B (zh) 基于P-GaN帽层和叉指结构的横向肖特基二极管及其制备方法
CN112038393A (zh) 一种碳化硅功率二极管器件及其制备方法
CN112331720B (zh) 一种具有高阈值稳定性型氮化镓功率半导体器件
CN212725323U (zh) 一种碳化硅mps器件
CN107393952B (zh) 一种具有复合介质层结构的结势垒肖特基二极管
TW202103330A (zh) 碳化矽半導體元件
CN115084231B (zh) 一种二极管及其制造方法
CN111164759B (zh) 具有高电流容量的馈线设计
CN111477678A (zh) 一种基于叉指结构的横向肖特基二极管及其制备方法
CN115642173A (zh) 全垂直功率器件及其制作方法、芯片
CN113555448B (zh) 一种基于Ga2O3终端结构的4H-SiC肖特基二极管及制作方法
CN110534582B (zh) 一种具有复合结构的快恢复二极管及其制造方法
CN114400255A (zh) 集成结势垒肖特基二极管的平面型功率mosfet器件
CN219575647U (zh) 氧化镓肖特基二极管
CN117747673B (zh) 功率二极管及其制备方法
US11515395B2 (en) Gallium nitride power device and manufacturing method thereof
CN213242561U (zh) 一种沟槽型肖特基二极管器件
CN219371036U (zh) 一种改进型tmps二极管
US20240154030A1 (en) Semiconductor structures and manufacturing methods therefor
CN216871981U (zh) 一种耐高压碳化硅器件
CN220106546U (zh) 多级沟槽悬浮结器件
CN213459746U (zh) Mosfet晶体管
CN212625588U (zh) 沟槽终结端结构及jfet器件、沟槽mos器件和沟槽二极管
CN116598343A (zh) 沟槽型碳化硅二极管器件结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant