CN103022095A - 具有横向元件的半导体器件 - Google Patents

具有横向元件的半导体器件 Download PDF

Info

Publication number
CN103022095A
CN103022095A CN2012103693741A CN201210369374A CN103022095A CN 103022095 A CN103022095 A CN 103022095A CN 2012103693741 A CN2012103693741 A CN 2012103693741A CN 201210369374 A CN201210369374 A CN 201210369374A CN 103022095 A CN103022095 A CN 103022095A
Authority
CN
China
Prior art keywords
layer
electrode
srfp
impurity concentration
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012103693741A
Other languages
English (en)
Other versions
CN103022095B (zh
Inventor
酒井健
山田明
高桥茂树
芦田洋一
白木聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN103022095A publication Critical patent/CN103022095A/zh
Application granted granted Critical
Publication of CN103022095B publication Critical patent/CN103022095B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/765—Making of isolation regions between components by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种具有横向元件（7，8）的半导体器件，该半导体器件包括半导体衬底（11，60）、所述衬底（11，60）上的第一和第二电极（19，32，20，33）、以及从所述第一电极（19，32）延伸至所述第二电极（20，33）的电阻性场板（21，34）。所述横向元件（7，8）传送所述第一与第二电极（19，32，20，33）之间的电流。施加至所述第二电极（20，33）的电压小于施加至所述第一电极（19，32）的电压。所述电阻性场板（21，34）具有第一端部和与所述第一端部相对的第二端部。所述第二端部设置得比所述第一端部更靠近所述第二电极（20，33）。所述第二端部中的杂质浓度等于或大于1×1018cm-3。

Description

具有横向元件的半导体器件
技术领域
本公开内容总体上涉及具有诸如横向二极管或横向绝缘栅双极晶体管（IGBT）的横向元件的半导体器件，并尤其涉及具有形成在绝缘体上硅（SOI）衬底中的这种横向元件的半导体器件。
背景技术
对应于JP 3207615的US 5315139公开了用于减小横向高电压横向功率元件中的电场的涡旋形场板（SRFP）。该SRFP用于高电压横向二极管、高电压横向IGBT、以及高电压横向MOSFET。该SRFP使得这种元件具有直流和低速切换应用所期望的击穿电压。
US5315139未记载SRFP的电阻。本发明人深入研究了SRFP的电阻与击穿电压之间的关系，并发现击穿电压会取决于SRFP中的杂质浓度以及SRFP的电阻而变化。
发明内容
鉴于上述，本公开内容的目的是提供一种具有横向元件且配置为减小横向元件的击穿电压中的变化的半导体器件。
根据本公开内容的一方面，一种具有横向元件的半导体器件包括半导体衬底、第一电极、第二电极以及电阻性场板。所述半导体衬底包括第一导电类型半导体层。所述第一电极位于所述半导体层的表面上。所述第二电极位于所述半导体层的所述表面上。所述电阻性场板从所述第一电极和朝向所述第二电极延伸。所述横向元件传送所述第一电极与所述第二电极之间的电流。施加至所述第二电极的电压小于施加至所述第一电极的电压。所述电阻性场板具有第一端部和与所述第一端部相对的第二端部。所述电阻性场板的所述第二端部设置得比所述电阻性场板的所述第一端部更靠近所述第二电极。所述第二端部中的杂质浓度等于或大于1×1018cm-3。
根据本公开内容的另一方面，一种具有横向元件的半导体器件包括半导体衬底、第一电极、第二电极以及电阻性场板。所述半导体衬底包括第一导电型半导体层。所述第一电极位于所述半导体层的表面上。所述第二电极位于所述半导体层的所述表面上。所述电阻性场板以涡旋形状卷绕在所述第一电极的周围并且朝向所述第二电极延伸。所述电阻性场板的电阻等于或小于1×106Ω/sq。
附图说明
根据参照附图而作出的以下详细描述，本公开内容的上述和其它目的、特征以及优点将会变得更加明显。在附图中：
图1是采用根据本公开内容的第一实施例的半导体器件而构造的逆变器的电路图；
图2是示出半导体器件的横向续流二极管（FWD）的一个单元（cell）的顶部布局图的视图；
图3是示出沿图2中的线III-III取得的截面图的视图；
图4是示出半导体器件的横向绝缘栅双极晶体管（IGBT）的一个单元的顶部布局图的视图；
图5是示出沿图4中的线V-V取得的截面图的视图；
图6A是示出在实验中使用以评价IGBT的涡旋形场板（SRFP）中的杂质浓度与耗尽之间的关系的横向IGBT的截面图的视图，图6B是示出由图6A中的区域R所指示的SRFP的发射极侧端部的放大的截面图以及示出SRFP的发射极侧端部中的电场分布和耗尽的视图，以及图6C是示出SRFP的发射极侧端部的表面部分、中间部分以及底部部分中的每一个的设定的杂质浓度与测量的杂质浓度之间的关系的视图；
图7A是示出SRFP的发射极侧端部的表面部分的测量的杂质浓度与电场强度之间的关系的视图，图7B是示出SRFP的发射极侧端部的中间部分的测量的杂质浓度与电场强度之间的关系的视图，以及图7C是示出SRFP的发射极侧端部的底部部分的测量的杂质浓度与电场强度之间的关系的视图；
图8A是示出横向IGBT的截面图以及示出当SRFP的设定的杂质浓度低时所观测的横向IGBT中的电场分布的视图，以及图8B是示出横向IGBT的截面图以及示出当SRFP的设定的杂质浓度为1×1018cm-3或更大时所观测的横向IGBT中的电场分布的视图；
图9是示出SRFP的发射极侧端部的测量的杂质浓度与距SRFP的发射极侧端部的表面的深度之间的关系的视图；
图10是示出设定的杂质浓度和测量的杂质浓度之间的浓度比与SRFP的设定的杂质浓度之间的关系的视图；
图11是示出SRFP的设定的杂质浓度与横向IGBT的击穿电压之间的关系的视图；
图12A是示出横向IGBT的截面图以及示出当SRFP的设定的杂质浓度为1×1014cm-3时所观测的横向IGBT中的电场分布的视图，图12B是示出横向IGBT的截面图以及示出当SRFP的设定的杂质浓度为1×1017cm-3时所观测的横向IGBT中的电场分布的视图，以及图12C是示出横向IGBT的截面图以及示出当SRFP的设定的杂质浓度为1×1020cm-3时所观测的横向IGBT中的电场分布的视图；
图13是示出在LOCOS层正下方的漂移层中的电位和电位差的视图；
图14是示出漂移层中的电场强度、漂移层中的电位、以及横向IGBT的击穿电压之间的关系的视图；
图15是示出根据本公开内容的第二实施例的半导体器件的横向FWD的SRFP的电阻与横向FWD的击穿电压之间的关系的视图；
图16是示出添加至横向FWD的SRFP的杂质的剂量与横向FWD的击穿电压的变化之间的关系的视图；
图17是示出横向FWD的SRFP的电阻与横向FWD的击穿电压的减小之间的关系的视图；
图18是示出根据本公开内容的第三实施例的半导体器件的横向FWD的一个单元的截面图的视图；
图19A是示出添加至图18的横向FWD的SRFP的杂质的剂量与图18的横向FWD的击穿电压之间的关系的视图；以及图19B是由图19A创建的并且示出图18的横向FWD的SRFP的相邻匝的间隔距离与图18的横向FWD的击穿电压之间的关系的视图；
图20是示出根据本公开内容的第四实施例的半导体器件的横向FWD的顶部布局图的视图；
图21A是示出沿图20中的线XXIA-XXIA取得的截面图的视图，以及图21B是示出沿图20中的线XXIB-XXIB取得的截面图的视图；
图22是示出根据本公开内容的第五实施例的半导体器件的横向FWD的一个单元的截面图的视图；
图23是示出根据本公开内容的第六实施例的半导体器件的横向FWD的一个单元的截面图的视图；
图24是示出根据本公开内容的第七实施例的半导体器件的横向FWD的一个单元的截面图的视图；
图25是示出根据实施例的变型的半导体器件的横向LDMOS的顶部布局图的视图；
图26是示出根据实施例的另一变型的半导体器件的横向LDMOS的顶部布局图的视图。
具体实施方式
（第一实施例）
以下描述了根据本公开内容的第一实施例的具有横向元件的半导体器件。作为半导体器件的应用的示例，描述了用于三相电动机的逆变器。
图1是逆变器1的电路图。如图1中所示，逆变器1将由直流电源2提供的直流（DC）功率转换为交流（AC）功率，并由AC功率驱动三相电动机3（即，电力负载）。
逆变器1包括三条彼此平行的腿。每条腿包括串联连接的上部开关5和下部开关6。将每条腿的上部开关5与下部开关6之间的结点的电位依次施加至电动机3的三个端子之一。上部开关5和下部开关6中的每一个均包括横向续流二极管（FWD）7和横向IGBT 8。导通和截止横向IGBT 8，以使得可以将三相AC电流提供至电动机3。因此，逆变器1驱动电动机3。
平滑电容器4并联连接至逆变器电路1。电容器4减小在切换横向IGBT8期间的纹波或噪声，以使得可以产生恒定电源电压。
接着，参照图2-图5描述了横向FWD 7和横向IGBT 8的结构。每条腿的上部开关5和下部开关6中的每一个的横向FWD 7和横向IGBT 8可以形成在一个芯片中或者形成在分离的芯片中。根据第一实施例，横向FWD7和横向IGBT 8形成在一个芯片中。
图2是示出横向FWD 7的一个单元的顶部布局图的视图。图3是示出沿图2中的线III-III取得的横向FWD 7的截面图的视图。图4是示出横向IGBT 8的一个单元的顶部布局图的视图。图5是示出沿图5中的线V-V取得的横向IGBT 8的截面图的视图。
首先，参照图2和图3描述了横向FWD 7的结构。如图3中所示，根据第一实施例，通过使用SOI衬底11形成横向FWD 7。SOI衬底11包括支撑衬底11a、支撑衬底11a上的埋入氧化层（BOX）11b、以及BOX层11b上的有源层11c。支撑衬底11a和有源层11c由硅制成。BOX层11b用作电绝缘层。有源层11c用作n-型漂移层12。
BOX层11b的厚度不限于特定值。有源层11c（即，漂移层12）的厚度和杂质浓度不限于特定值。将BOX层11b的厚度和有源层11c的厚度及杂质浓度设定为使得横向FWD 7可以具有预定电压击穿。根据第一实施例，这些值设定如下：BOX层11b的厚度范围从2μm至10μm，优选为5μm或更大。有源层11c的厚度范围从3μm至20μm。有源层11c的杂质浓度为7.0×1014cm-3。沟槽隔离结构11d形成在SOI衬底11上。采用沟槽隔离结构11d围绕横向FWD 7，并由沟槽隔离结构11d将该横向FWD 7与其它元件隔离。沟槽隔离结构11d是常规元件隔离结构。例如，沟槽隔离结构11d可以具有从有源层11c的表面通过有源层11c延伸至BOX层11b的沟槽，并且该沟槽可以以绝缘层、多晶硅等填充。
硅的局部氧化（LOCOS）层13形成在漂移层12的表面上，并且使横向FWD 7的部分彼此隔离。n+型阴极接触区14形成在漂移层12的表面部分中，并且暴露在LOCOS层13的外部。阴极接触区14具有平行于漂移层12的表面的纵向方向。采用n型缓冲层15围绕阴极接触区14。缓冲层15的杂质浓度大于漂移层12的杂质浓度。例如，阴极接触区14可以具有1.0×1020cm-3的n型杂质浓度和0.2μm的深度。例如，缓冲层15可以具有3.0×1016cm-3的n型杂质浓度和5μm的深度。
p型阳极区16形成在漂移层12的表面部分中，并暴露在LOCOS层13的外部。阳极区16环形地设置在阴极接触区14的周围，使得可以采用阳极区16围绕阴极接触区14。阳极区16具有p-型低杂质浓度部分17和p+型高杂质浓度部分18。
低杂质浓度部分17设置得比高杂质浓度部分18更接近于阴极接触区14。另外，低杂质浓度部分17的深度大于高杂质浓度部分18的深度。根据第一实施例，如图3中所示，当从顶部观察时，低杂质浓度部分17具有椭圆形状。具体而言，低杂质浓度部分17具有平行于阴极接触区14延伸的两个直线部分和连接直线部分的端部的两个弧形部分。例如，低杂质浓度部分17可以具有3.0×1016cm-3的p型杂质浓度和3.1μm的厚度。
高杂质浓度部分18与低杂质浓度部分17的表面接触。根据第一实施例，以高杂质浓度部分18的表面可以暴露在低杂质浓度部分17的外部的方式，采用低杂质浓度部分17来覆盖高杂质浓度部分18。如图3中所示，当从顶部观察时，高杂质浓度部分18具有直线形状。高杂质浓度部分18位于阴极接触区14的每一侧上。因此，高杂质浓度部分18的总数是两个。根据第一实施例，高杂质浓度部分18形成在低杂质浓度部分17的最远离阴极接触区14的位置处的表面部分中。即，高杂质浓度部分18位于低杂质浓度部分17的距离阴极接触区14的较远侧上。例如，高杂质浓度部分18可以具有1.0×1020cm-3的p型杂质浓度。
阴极电极19形成在阴极接触区14的表面上，并电连接至阴极接触区14。阳极电极20形成在阳极区16的表面上，并电连接至阳极区16。阴极电极19与阴极接触区14形成欧姆接触。阴极电极19具有与阴极接触区14相同的直线形状，并且形成在阴极接触区14的几乎整个表面上。阳极电极20具有直线形状，并位于阴极电极19的每一侧上。阳极电极20与阳极区16的低杂质浓度部分17的直线部分形成肖特基（schottky）或欧姆接触。另外，阳极电极20与阳极区16的高杂质浓度部分18形成欧姆接触。因此，阳极电极20连接至低杂质浓度部分17和高杂质浓度部分18两者。根据第一实施例，阳极电极20形成在阳极区16的几乎整个直线部分上。
涡旋形场板（SRFP）21形成在阴极与阳极之间的LOCOS层13上。SRFP 21是通过将离子注入到非掺杂多晶硅中而形成的电阻器层。SRFP 21用于在阴极与阳极之间保持均匀的电位梯度。具体而言，如图3中所示，将SRFP 21以涡旋（即，螺旋）形状卷绕在阴极电极19周围，并随后朝向阳极电极20延伸。SRFP 21的第一端部电连接至阴极电极19，并且SRFP 21的第二端部电连接至阳极电极20。由于SRFP 21的内电阻所引起的电压降而导致SRFP 21的电位随着距阴极电极19的距离而逐渐降低。即，SRFP 21的电位在从SRFP 21的第一端部到SRFP 21的第二端部的方向上逐渐降低。换句话说，SRFP 21的电位在从阴极电极19到阳极电极20的方向上逐渐降低。因此，可以使SRFP 21中的电位梯度保持均匀。因此，可以使位于跨越LOCOS层13的SRFP 21下方的漂移层12中的电位梯度保持均匀。因此，减小了由非均匀电位梯度导致的电场集中，使得可以提高电压击穿。另外，减少了碰撞电离，使得可以减小截止切换时间的增加。根据第一实施例，将SRFP 21的杂质浓度设定为使得可以减小横向FWD 7的击穿电压的变化。稍后将详细描述SRFP 21的杂质浓度。
如上所述，在第一实施例的横向FWD 7中，当阳极电极20与低杂质浓度部分17形成肖特基或欧姆接触时，阳极电极20与高杂质浓度部分18形成欧姆接触。由于阳极电极20电连接至低杂质浓度部分17，所以注入电子的量变小，使得可以减少注入空穴的量而不会减小电流量。因此，减少了反向恢复电荷Qrr，使得能够提高反向恢复能力。此外，由于减少了注入空穴的量，因此横向FWD 7可以快速操作而无寿命控制。
接着，参照图4和图5描述横向IGBT 8的结构。如图5中所示，根据第一实施例，横向IGBT 8形成在形成横向FWD 7的SOI衬底11上。即，横向FWD 7和横向IGBT 8形成在同一SOI衬底11上。虽然图5中未示出，但是采用沟槽隔离结构11d围绕横向IGBT 8，并通过沟槽隔离结构11d将该横向IGBT 8与其它元件隔离。
有源层11c还用作n-型漂移层22，且横向IGBT 8的部分形成在漂移层22的表面部分中。如前面所提到的，BOX层11b的厚度不限于特定值。有源层11c（即，漂移层22）的厚度和杂质浓度不限于特定值。将BOX层11b的厚度以及有源层11c的厚度和杂质浓度设定为使得横向IGBT 8可以具有预定的击穿电压。例如，BOX层11b的厚度范围可以从2μm至10μm。为了获得600伏特或更大的稳定击穿电压，优选地将这些值设定如下：BOX层11b的厚度为5μm或更大。如果有源层11c的厚度为15μm或更小，则有源层11c的n型杂质浓度的范围从1×1014cm-3至1.2×1015cm-3。如果有源层11c的厚度为20μm，则有源层11c的n-型杂质的浓度的范围从1×1014cm-3至8×1014cm-3。
LOCOS层23形成在漂移层22的表面上，并与横向IGBT 8的部分彼此隔离。集电极区24形成在漂移层22的表面部分中，并暴露在LOCOS层23的外部。如图5中所示，集电极区24具有平行于漂移层22的表面的纵向方向。集电极区24具有的p+型部分24a和p型部分24b。p+型部分24a的杂质浓度相对较高。p型部分24b的杂质浓度小于p+型部分24a的杂质浓度。
例如，p+型部分24a的表面杂质浓度的范围可以从1×1019cm-3至1×1020cm-3，而p型部分24b的表面杂质浓度的范围可以从1×1016cm-3至1×1019cm-3或者从1×1015cm-3至1×1018cm-3。如图4和5中所示，根据第一实施例，p+型部分24a和p型部分24b中的每一个均具有平行于漂移层22的表面延伸的直线形状。以p+型部分24a的表面可以暴露在p型部分24b外部的方式，采用p型部分24b覆盖p+型部分24a。
采用n型缓冲层25围绕集电极区24。缓冲层25的杂质浓度大于漂移层22的杂质浓度。缓冲层25用作场截止（FS）层，并防止耗尽层的扩展。因此，提高了横向IGBT 8的击穿电压，并减小了恒稳态损耗。例如，缓冲层25的n型杂质浓度的范围可以从4×1016cm-3至1×1018cm-3。
另外，p沟道阱层26、n+型发射极区27、p+型接触层28、以及p型体层29形成于漂移层22的在集电极区24周围且暴露在LOCOS层23的外部的表面部分中。
阱层26的表面部分用作沟道区。例如，阱层26的厚度可以为2μm或更小，并且阱层26的宽度可以为6μm或更小。如图5中所示，阱层26相对于集电极区24同心设置，使得可以采用阱层26完全围绕集电极区24。即，阱层26成形为闭合的环，且集电极区24位于阱层26的内部。
发射极区27形成在阱层26的表面部分中，并且终止在阱层26的内部。发射极区27在集电极区24的纵向方向上延伸。发射极区27具有直线形状，并平行于除了集电极区24在纵向方向上的端部（即，圆形的部分）之外的集电极区24设置。根据第一实施例，如图5中所示，发射极区27位于接触层28和体层29的每一侧。
接触层28将阱层26固定至发射极电位，并且该接触层28的杂质浓度大于阱层26的杂质浓度。如图5中所示，接触层28相对于集电极区24同心地设置，使得可以采用接触层28完全围绕集电极区24。即，接触层28成形为闭合的环，并且集电极区24位于接触层28的内部。
体层29减小了由从集电极流向发射极的霍尔电流所引起的电压降。体层29相对于集电极区24同心地设置，使得可以采用体层29完全围绕集电极区24。即，体层29成形为闭合的环，并且集电极区24位于体层29的内部。体层29减小或防止了采用发射极区27、阱层26以及漂移层22构造的寄生npn晶体管的操作。因此，可以改善截止时间。
在每个单元中，如图5中所示，阱层26、发射极区27、接触层28以及体层29设置在集电极区24的每一侧。
栅极电极31位于阱层26的表面上，两者之间设置有栅极绝缘层30。例如，栅极电极31可以由掺杂的多晶硅制成。通过将预定的电压施加至栅极电极31，阱层26的表面部分成为沟道区。
集电极电极32位于集电极区24的表面上，并电连接至集电极区24。另外，发射极电极33位于发射极区27和接触层2的表面上，并电连接至发射极区27和接触层28。
集电极电极32与p+型部分24a形成欧姆接触，并与p型部分24b形成肖特基接触。
涡旋形场板（SRFP）34形成在集电极与栅极之间的LOCOS层23上。SRFP 34是通过将离子注入至非掺杂多晶硅中而形成的电阻器层。SRFP 34用于在集电极与栅极之间保持均匀的电位梯度。具体而言，如图4中所示，将SRFP 34以涡旋（即，螺旋）形状卷绕在集电极电极32周围，并朝向发射极电极33延伸。SRFP 34的第一端部电连接至集电极电极32，并且SRFP34的第二端部电连接至栅极电极31。由于由SRFP 34的内电阻所引起的电压降而导致随着距集电极电极32的距离，SRFP 34的电位逐渐降低。即，SRFP 34的电位在从SRFP 34的第一端部到SRFP 34的第二端部的方向上逐渐降低。换句话说，SRFP 34的电位在从集电极电极32到发射极电极33的方向上逐渐降低。因此，可以使SRFP 34中的电位梯度保持均匀。因此，可以使位于跨越LOCOS氧化物23的SRFP 34下方的漂移层22中的电位梯度保持均匀。因此，减少了由非均匀电位梯度所导致的电场集中，使得可以提高击穿电压。另外，减少了碰撞电离，使得可以减小截止切换时间的增加。根据第一实施例，将SRFP 34的杂质浓度设定为使得可以减小横向IGBT 8的击穿电压的变化。稍后会详细描述SRFP 34的杂质浓度。如上所述，根据第一实施例，SRFP 34的第二电极电连接至栅极电极31。可替换地，SRFP 34的第二电极可以电连接至发射极电极33。
接着，将描述横向IGBT 8的操作。当将电压施加至栅极电极31时，沟道区出现在阱层26的位于发射极区27与漂移层22之间的栅极电极31下方的表面部分中。随后，电子从发射极电极33和发射极区27通过沟道区流动到漂移层22中。因此，空穴通过集电极电极32和集电极区24流动到漂移层22中。因此，在漂移层22中发生电导率调制，使得大电流可以在发射极与集电极之间流动。横向IGBT 8以该方式来操作。
如上所述，在第一实施例的横向IGBT 8中，集电极电极32与p+型部分24a形成欧姆接触，并且与p型部分24b形成肖特基接触。因此，可以减小来自集电极的空穴注入。具体来说，由于空穴注入的减小是由集电极电极32与集电极区24之间的接触状况来实现的，所以并不需要缓冲层25用于减小空穴注入。因此，需要缓冲层25至少用作场截止层。为此，可以将缓冲层25的杂质浓度降低至不影响来自集电极的空穴注入的效率的低水平。
接着，详细描述横向FWD 7的SRFP 21的杂质浓度和横向IGBT 8的SRFP 34的杂质浓度。由于SRFP 21的杂质浓度基本上等于SRFP 34的杂质浓度，所以以下描述涉及SRFP 34的杂质浓度。
在深入研究之后，本发明人发现SRFP 34的第二端部被耗尽并且由于耗尽而导致减小了SRFP 34的第二端部中的空穴浓度。如以上所提到的，SRFP 34的电位在从SRFP 34的第一端部至SRFP 34的第二端部的方向上降低。即，本发明人发现空穴浓度减小发生在SRFP 34的最低电位侧（即，在发射极侧，而不是集电极侧）。
本发明人得出结论为击穿电压变化是由空穴浓度减小引起的。具体而言，将电场从下方通过LOCOS层23施加至SRFP 34，并且SRFP 34的电场强度在第二端部中变为最大的。因此，SRFP 34的第二端部被耗尽，使得可以减小SRFP 34的第二端部中的空穴的浓度。当电流在SRFP 34中均匀流动时，由于空穴浓度减小而导致在第二端部中增大了SRFP 34的电阻，使得在第二端部中增大了电压降。因此，漂移层22中的电场梯度在发射极侧变得大于集电极侧。这种非均匀的电场梯度引起了击穿电压变化。
另外，本发明人发现耗尽对于击穿电压的影响取决于SRFP 34的杂质浓度，特别是SRFP 34的第二端部的杂质浓度。具体而言，本发明人发现随着SRFP 34的杂质浓度变得越高，影响变得越小。以下参照图6A-图6C来讨论这个原因。
本发明人进行了实验来评价SRFP 34的杂质浓度（即，空穴浓度）与耗尽之间的关系。图6A是示出在实验中使用的横向IGBT 8的视图。图6A是图4的镜像图。图6A中的区域R指示SRFP 34的第二端部。图6B是区域R（即，SRFP 34的第二端部）的放大截面图，并且示出了SRFP 34的第二端部的表面部分、中间部分以及底部部分的每一个中的电场分布。图6C是示出SRFP 34的第二端部的表面部分、中间部分以及底部部分的每一个的设定的杂质浓度与测量的杂质浓度之间的关系的视图。在图6C中，横轴表示设定的杂质浓度，而纵轴表示测量的杂质浓度。在实验中使用的横向IGBT 8中，将BOX层11b的厚度设定为5μm，将漂移层22的厚度设定为15μm，将LOCOS层23的厚度设定为0.6μm，将集电极电压设定为600V，将栅极电压设定为0V，将发射极电压设定为0V，并且所设定的杂质浓度为1.0×1014cm-3、1.0×1016cm-3、2.5×1016cm-3、5.0×1016cm-3、7.5×1016cm-3、1×1017cm-3、2.5×1017cm-3、5.0×1017cm-3、1.0×1018cm-3以及1.0×1020cm-3。
当集电极电压高（即，600V），且栅极电压和发射极电压每一个均为0V时，SRFP 34的电位在第二端部中变为最低。在该情况下，如图6B中所示，SRFP 34开始从第二端部的底部部分耗尽。实验的结果表明耗尽展开的耗尽区取决于SRFP 34的杂质浓度。
在实验中，调整添加至SRFP 34的杂质的剂量（即，量），使得SRFP 34的第二端部的杂质浓度可以变成由图6C的横轴表示的设定的杂质浓度。由图6C中的纵轴表示的所测量的杂质浓度指示在实验中测量的SRFP 34的第二端部的实际杂质浓度。在理想情况下，所测量的杂质浓度将变成等于所设定的杂质浓度。然而，如从图6C中可见的，实验的结果表明所测量的杂质浓度小于所测量的杂质浓度。具体而言，随着所设定的杂质浓度越低（即，添加至SRFP 34的杂质的剂量越小），所设定的杂质浓度与所测量的杂质浓度之间的差变得越大。这种趋势的原因在于：随着SRFP 34的杂质浓度越低，SRFP 34越可能被耗尽。即，SRFP 34的耗尽区取决于SRFP 34的第二端部的杂质浓度。具体而言，随着SRFP 34的第二端部的杂质浓度越低，SRFP 34的耗尽层的尺寸变得越大。换言之，随着SRFP 34的第二端部的杂质浓度越高，SRFP 34的耗尽层的尺寸变得越小。
更具体地，如图6中所示，在SRFP 34的第二端部的表面部分中，无论所设定的杂质浓度如何，所设定的杂质浓度与所测量的杂质浓度之间的差很小。在SRFP 34的第二端部的中间部分和底部部分中，当所设定的杂质浓度小于1×1018cm-3时，所设定的杂质浓度与所测量的杂质浓度之间的差非常大。基于该结果，本发明人得出结论：可以通过将SRFP 34的第二端部的所设定的杂质浓度设定为等于或大于1×1018cm-3的值来限制SRFP 34的耗尽区。
另外，本发明人通过改变电场强度进行实验，以便评价SRFP 34的第二端部所测量的杂质浓度与电场强度之间的关系。具体而言，将集电极电压改变为100V、300V以及600V，使得电场强度可以以三个级别改变。应当注意，在SRFP 34的第二端部位于其上的LOCOS层23的正下方的漂移层22中测量电场强度。图7A、图7B以及图7C是示出实验结果的视图。图7A示出了SRFP 34的第二端部的表面部分的测量的杂质浓度与电场强度之间的关系。图7B示出了SRFP 34的第二端部的中间部分的测量的杂质浓度与电场强度之间的关系。图7C示出了SRFP 34的第二端部的底部部分的测量的杂质浓度与电场强度之间的关系。在图7A-图7C中，在电场强度为0.0×100(＝0)V/cm时所测量的杂质浓度对应于所设定的杂质浓度。
如图7A中所示，在表面部分中，无论所设定的杂质浓度和电场强度如何，所设定的杂质浓度与所测量的杂质浓度之间的差很小。相反，如图7B和7C中所示，在中间部分和底部部分中，当所设定的杂质浓度很小且电场强度很高时，所设定的杂质浓度与所测量的杂质浓度之间的差很大。换言之，在中间部分和底部部分中，当所设定的杂质浓度很低时，测量的杂质浓度对电场强度的依赖度很高。然而，即使在中间部分和底部部分中，当设定的杂质浓度很高时，所测量的杂质浓度对电场强度依赖度会很低。具体而言，在中间部分和底部部分中，当设定的杂质浓度等于或大于1×1018cm-3时，无论电场强度如何，所设定的杂质浓度与所测量的杂质浓度之间的差很小，使得所测量的杂质浓度对电场强度的依赖度可以很低。
另外，本发明人进行实验以评价SRFP 34的第一端部（即，在集电极侧）、第二端部（即，在发射极侧）以及第一端部与第二端部之间的中间部分中的所测量的杂质浓度和耗尽区。在实验中，所设定的杂质浓度改变为1×1014cm-3、1×1016cm-3、1×1017cm-3、1×1018cm-3以及1×1020cm-3。1×1014cm-3、1×1016cm-3、1×1017cm-3、1×1018cm-3以及1×1020cm-3的设定的杂质浓度分别对应于2.6×109cm-2、2.6×1011cm-2、2.6×1012cm-2、2.6×1013cm-2以及2.6×1015cm-2的杂质剂量。实验的结果表明：在SRFP 34的第二部分中，当所设定的杂质浓度很小时，所测量的杂质浓度减小到低于所设定的杂质浓度。相反，在SRFP 34的中间部分和第一端部中，即使当所设定的杂质浓度很小时，所测量的杂质浓度几乎等于所设定的杂质浓度。另外，当所设定的杂质浓度很小时，SRFP 34的第二部分被耗尽。相反，即使当所设定的杂质浓度很小时，SRFP 34的中间部分和第一端部也未被耗尽。此外，实验结果表明：当所设定的杂质浓度等于或大于1×1018cm-3时，在SRFP 34的第一端部、第二端部以及中间部分的任一个中均不会发生所测量的杂质浓度的减小和耗尽。
如上所述，当SRFP 34的设定的杂质浓度很低时，SRFP 34的第二端部被耗尽，使得SRFP 34的第二端部的所测量的杂质浓度可以减小到低于所设定的杂质浓度。因此，SRFP 34的电阻变得非均匀，使得漂移层22中的电场梯度变得非均匀。图8A示出了当SRFP 34的设定的杂质浓度很低时所观测的电场分布。图8B示出了当SRFP 34的设定的杂质浓度等于或大于1×1018cm-3时所观测的电场分布。
如图8A中所示，当所设定的杂质浓度很低时，SRFP 34的第二端部侧（即，发射极侧）的电场梯度很大，而SRFP 34的第一端部侧（即，集电极侧）的电场梯度很小。因此，电场梯度变得非均匀。因此，在SRFP 34的第二端部侧，电场未适当地减小，使得会出现击穿电压变化。相反，如图8B中所示，当SRFP 34的设定的杂质浓度等于或大于1×1018cm-3时，电场梯度变得几乎均匀，使得可以减小击穿电压变化。
如上所述，可以通过将SRFP 34的（至少第二端部的）杂质浓度设定为等于或大于1×1018cm-3的值来限制SRFP 34的耗尽区。在这种方案中，减小了SRFP 34的杂质浓度（即，空穴浓度）的减小，使得漂移层22中的电场的梯度可以是几乎均匀的。因此，可以减小横向IGBT 8的击穿电压的变化。
本发明人评价了SRFP 34的第二端部的所测量的杂质浓度与距SRFP34的第二端部的表面的深度之间的关系。图9是示出SRFP 34的第二端部的测量的杂质浓度与距SRFP 34的第二端部的表面的深度之间的评价关系的视图。图10是基于图9中所示的评价结果所创建的视图，并且示出了SRFP 34的浓度比与所设定的杂质浓度之间的关系。该浓度比表示所测量的杂质浓度与所设定的杂质浓度的比率。
如图10中所示，当所设定的杂质浓度小于1×1018cm-3时（即，当杂质剂量小于2.5×1013cm-2时），浓度比很低。本发明人评价了三种情况下的横向IGBT 8的静态击穿电压和耐久性。在第一种情况下，将杂质剂量设定为2.5×1013cm-2，使得所设定的杂质浓度可以为1×1018cm-3。在第二种情况下，将杂质剂量设定为1.2×1013cm-2，使得所设定的杂质浓度可以小于1×1018cm-3。在第三种情况下，将杂质剂量设定为7.0×1012cm-2，使得设定的杂质浓度可以小于1×1018cm-3。如图10中所示，在第一种情况下，静态击穿电压和耐久度良好。相反，在第二和第三种情况下，静态击穿电压和耐久度是不可接受的。具体而言，在第二种情况下，静态击穿电压是可接受的，但静态击穿电压的变化很大。因此，在第二种情况下，认为静态击穿电压是不可接受的。根据图10中所示的评价结果，可以通过将SRFP 34的杂质浓度设定为等于或大于1×1018cm-3的值来减小耗尽、杂质浓度减小以及非均匀电场梯度。
另外，本发明人评价了集电极至发射极击穿电压与SRFP 34的设定的杂质浓度之间的关系。图11示出了击穿电压与所设定的杂质浓度之间的评价关系。此外，图11示出了图10中所示的浓度比与设定的杂质浓度之间的关系。在图11中，实心圆表示击穿电压与所设定的杂质浓度之间的关系，而实心方块表示浓度比与所设定的杂质浓度之间的关系。
如图11中所示，当所设定的杂质浓度等于或大于1×1018cm-3时，浓度比几乎是100％，并且击穿电压等于或大于750V。相反，当所设定的杂质浓度减小至低于1×1018cm-3时，浓度比开始降低，并且击穿电压也开始降低。当所设定的杂质浓度等于或大于1×1017cm-3时，可以确保500V的高击穿电压。然而，在该情况下，发生击穿电压的变化。因此，为了确保稳定的高击穿电压，优选为使所设定的杂质浓度等于或大于1×1018cm-3。应当注意可以通过增大所设定的杂质浓度来增大击穿电压。然而，考虑到器件的漏电流标准，优选为使所设定的杂质浓度等于或小于2×1020cm-3。
本发明人评价了在如图12A-12C中所示的电场梯度为非均匀的条件下在LOCOS层23正下方的漂移层22中的电位和电位差。在图12A中所示的条件下，SRFP 34的设定杂质条件是1×1014cm-3。在图12B中所示的条件下，SRFP 34的设定杂质条件是1×1017cm-3。在图12C中所示的条件下，SRFP34的设定杂质条件是1×1020cm-3。
图13示出了漂移层22中所评价的电位和电位差。在图13中，横轴表示定义为在朝向集电极的方向上距发射极的距离的X坐标。如图13中所示，电位取决于所设定的杂质浓度而变化。随着所设定的杂质浓度越低，在发射极侧的电位差越大。这个的原因在于由于耗尽而导致SRFP 34的第二端部的电阻增大。因此，第二端部中的电压降增大，使得在第二端部中的电位差增大。
图14是示出在SRFP 34的第二端部位于其上的LOCOS层23正下方的漂移层22中的电场、电位差以及电压击穿之间的关系的视图。图14由图11和图13中所示的结果而创建。如图14中所示，当电场等于或大于7.0×10-5cm时，电位差局部增大，使得可以减小击穿电压。
7.0×10-5V/cm的电场对应于1×1018cm-3的杂质浓度。即，当SRFP 34的杂质浓度小于1×1018cm-3时，电位差增大，使得可以减小击穿电压。因此，本发明人得出结论为：当SRFP 34的杂质浓度等于或大于1×1018cm-3时，可以实现稳定的高击穿电压。应当注意在图14中，击穿电压是实际数据，但电位差是模拟数据。
如上所述，根据第一实施例，SRFP 34的第二端部的杂质浓度设定为1×1018cm-3或更大。SRFP 34的电位在第二端部最低。因此，减小了由于SRFP34的耗尽所导致的杂质浓度（即，空穴浓度）的减小，使得可以减小IGBT8的击穿电压的变化。通过以与横向FWD 7的SRFP 21的杂质浓度相同的方式来设定SRFP 34的杂质浓度，可以获得相同的优点。
（第二实施例）
以下描述本公开内容的第二实施例。第一实施例与第二实施例之间的差别如下。
在第一实施例中，将SRFP 21和SRFP 34的杂质浓度设定为使得可以减小横向FWD 7和横向IGBT 8的击穿电压的变化。在第二实施例中，将SRFP 21和SRFP 34的电阻设定为使得可以减小横向FWD 7和横向IGBT 8的击穿电压的变化。
由于基本上以与横向FWD 7的SRFP 21的电阻相同的方式来设定横向IGBT 8的SRFP 34的电阻，所以以下描述涉及SRFP 21的电阻。
本发明人进行实验来评价SRFP 21的电阻与图2和图3中所示的横向FWD 7的击穿电压之间的关系。图15示出了SRFP 21的电阻与横向FWD 7的击穿电压之间的评价关系。在图15中，电阻表示为表面电阻率（Ω·cm）或体积电阻率（Ω/□，即，Ω/sq）。
如图15中所示，击穿电压取决于SRFP 21的电阻而变化。另外，击穿电压变化取决于SRFP 21的电阻而变化。例如，当调节添加至SRFP 21的杂质的剂量以使得SRFP 21的表面电阻率的范围可以从1×105Ω/□至1×106Ω/□（即，使得SRFP 21的体积电阻率的范围可以从1×10-2Ω·cm至1×10-1Ω·cm）时，可以获得700V或更大（具体地，约750V）的稳定的高击穿电压。相反，当调节添加至SRFP 21的杂质的剂量使得SRFP 21的表面电阻率可以为1×106Ω/□或更大时，可获得不稳定的低击穿电压。
例如，当将SRFP 21的表面电阻率设定为1×106Ω/□或更小时，横向FED7可以具有600V或更小的稳定保证的操作电压。为此，根据第二实施例，将SRFP 21的表面电阻率设定为1×106Ω/□或更小。
另外，本发明人评价了添加至SRFP 21的杂质的剂量与横向FWD 7的击穿电压的变化之间的关系。图16示出了杂质的剂量与击穿电压的变化之间的评价关系。在图16中，ΔV表示击穿电压的变化。
如图16中所示，当添加至SRFP 21的杂质的剂量设定为1×1013cm-3或更小时，击穿变化ΔV变为180V，这是很大的值。相反，当将添加至SRFP21的杂质的剂量设定为2×1013cm-3或更大时，击穿变化ΔV变为20V，这是很小的值。这样做的原因在于SRFP 21的电阻取决于杂质激活率而变化。随着添加至SRFP 21的杂质的剂量越大，SRFP 21的电阻的变化变得越小，使得击穿电压变化ΔV可以变得更小。因此，根据实施例，为了减小击穿电压变化ΔV，将杂质的剂量设定为很大的值，使得可以将SRFP 21的表面电阻率设定为1×106Ω/□或更小。
另外，本发明人进行了高温阻断测试来评价SRFP 21的电阻和横向FWD 7的击穿电压的减小。图17示出了测试的结果。在该测试中，如图1中所示，横向FWD 7和横向IGBT 8彼此并联连接，并且集电极-发射极电压VCE相对于通电时间Time的变化是在以下条件下测量的：将SRFP 21的表面电阻率设定为2.1×106Ω/□和92.8×103Ω/□、将温度设定为175℃、以及在阳极与阴极之间施加600V的电压，使得在阳极与阴极之间可以流动1μA的电流。另外，在该测试中，将涡旋形SRFP 21的相邻匝的间隔距离设定为1.2μm，将BOX层11b的厚度设定为5μm，并且将有源层11c的厚度设定为15μm。
如图16中所示，当SRFP 21的表面电阻率设定为92.8×103Ω/□（其小于1×106Ω/□）时，在测试期间击穿电压保持不变。相反，当SRFP 21的表面电阻率设定为2.1×106Ω/□（其大于1×106Ω/□）时，在测试期间击穿电压减小。因此，当将SRFP 21的表面电阻率设定为1×106Ω/□或更小时，在高温条件下横向FWD 7的击穿电压可以保持不变。
如上所述，根据第二实施例，将SRFP 21和SRFP 34的每一个的表面电阻率设定为1×106Ω/□或更小。在这种方案中，可以减小横向FWD 7和横向IGBT 8的击穿电压的变化。
（第三实施例）
以下描述本公开内容的第三实施例。第三实施例与第一和第二实施例的差别如下。
图18是根据第三实施例的半导体器件的横向FWD 7的截面图。图18对应于图3，并且是沿图2中的线III-III取得的。
如图18中所示，有源层11c在与BOX层11b的界面处具有n型界面层11e。界面层11e具有与有源层11c相同的导电类型。界面层11e的杂质浓度高于有源层11c的杂质浓度。如同第一和第二实施例，将SRFP 21的杂质浓度设定为1.0×1018cm-3或更大，或者将SRFP 21的表面电阻率设定为1×106Ω/□或更小。
本发明人发现，当有源层11c具有界面层11e时，可以通过减小涡旋形SRFP 21的相邻匝之间的间隔距离来改善电场减小效应。因此，可以提高横向FWD 7的击穿电压。
图19A示出了由本发明人所进行的实验的结果，该实验通过将SRFP 21的相邻匝之间的间隔距离设定为2.5μm和1.0μm来评价添加至界面层11e的杂质的剂量与横向FWD 7的击穿电压之间的关系。图19B是由图19A所创建的视图，并且示出了当将杂质剂量设定为1.8×1012cm-2和2.3×1012cm-2时，间隔距离与击穿电压之间的关系。在该实验中，将BOX层11B的厚度设定为5μm。
如图19A中所示，击穿电压随添加至界面层11e的杂质的剂量的增大而增大。然而，在杂质剂量超过特定值之后，击穿电压开始降低。如图19B中所示，间隔距离越小，击穿电压越高。具体而言，在杂质剂量从1.3×1012cm-2至2.8×1012cm-2的范围内，在间隔距离设定为1.0μm时的击穿电压高于在间隔距离设定为2.5μm时的击穿电压。
如上所述，根据第三实施例，横向FWD 7的有源层11c在与BOX层11b的界面处具有界面层11e，并且减小SRFP 21的相邻匝的间隔距离。在这种方案中，改善了电场集中效应，使得可以提高横向FWD 7的击穿电压。同样，横向IGBT 8的有源层11c可以在与BOX层11b的界面处具有界面层11e，并且可以减小SRFP 34的相邻匝的间隔距离。在这种方案中，改善了电场集中效应，使得可以提高横向IGBT 8的击穿电压。
（第四实施例）
以下参照图20、图21A以及图21B描述本公开内容的第四实施例。在第四实施例中，描述了第一、第二和第三实施例的半导体器件的布线结构。
图20是示出第四实施例的半导体器件的横向FWD 7的一个单元的顶部布局图的视图。图21A是示出沿图20中的线XXIA-XXIA取得的截面图的视图。图21B是示出沿图20中的线XXIB-XXIB取得的截面图的视图。第四实施例的半导体器件的结构几乎与第一实施例的半导体器件的结构相同。为了简单起见，在图21A和图21B中省略了高杂质浓度部分18等。
如图20中所示，布线结构形成在SOI衬底11的表面上，并连接至横向FWD 7的每个部分。以下详细描述布线结构。
如图21A和图21B中所示，作为第一层间介电层的硼磷硅玻璃（BPSG）层40形成在SOI衬底11的表面上，使得可以采用BPSG层40覆盖SRFP 21。BPSG层40具有接触孔。阴极接触区14、阳极区16、以及SRFP 21的两端通过接触孔暴露在BPSG层40的外部。阴极电极19和阳极电极20形成在BPSG层40上。例如，阴极电极19和阳极电极20可由铝制成。阴极电极19通过接触孔连接至SRFP 21的一端以及阴极接触区14。阳极电极20通过接触孔连接至SRFP 21的另一端以及阳极区16。
氮化硅层41形成在阴极电极19、阳极电极20以及BPSG层40上。层间介电层42形成在氮化硅层41上。第一旋涂式玻璃（SOG）层43形成在层间介电层42上。层间介电层44形成在第一SOG层43上。氮化硅层41保护横向FWD 7不与水接触。第一SOG层43和层间介电层42及44用作第二层间介电层。此外，由于第一SOG层43的高流动性，该第一SOG层43用于提高平坦性。
层41-44具有接触孔。阴极电极19和阳极电极20通过接触孔暴露在层41-44的外部。第一铝布线层46形成在层间介电层44上。第一铝布线层46包括第一导线46a和第二导线46b。第一导线46a通过接触孔电连接至阴极电极19。第二导线部46b通过接触孔电连接至阳极电极20。
层间介电层47形成在第一铝布线层46和层间介电层44上。第二旋涂式玻璃（SOG）层48形成在层间介电层47上。层间介电层49形成在第二SOG层48上。第二SOG层48和层间介电层47及49用作第三层间介电层。此外，由于第二SOG层48的高流动性，该第二SOG层48用于提高平坦性。层47-49具有接触孔。第一和第二导线46a和46b通过接触孔暴露在层47-49的外部。第二铝布线层50形成在层间介电层49上。第二铝布线层50包括第一导线50a和第二导线50b。第一导线50a通过接触孔电连接至第一导线46a，该第一导线46a连接至阴极电极19。第二导线50b通过接触孔电连接至第二导线46b，该第二导线46b连接至阳极电极20。
第一和第二铝布线层46、50分别沿阴极接触区14和阳极区16的纵向方向延伸。连接至阳极区16的第一和第二铝布线层46、50a的第一导线46a、50a在第一方向上延伸。连接至阴极接触区14的第一和第二铝布线层46、50a的第二导线46b、50b在与第一方向相反的第二方向上延伸。即，如图21B中所示，连接至阴极接触区14的第一和第二铝布线层46、50位于横向FWD 7的每个层和SRFP 21的上方。将高电压施加至第一和第二铝布线层46、50。
诸如等离子体氮化硅（P-SiN）的保护层51形成在第二铝层50上，使得可以采用保护层51覆盖半导体器件的表面。以这种方式形成横向FWD 7的布线结构。
在该布线结构中，水包含在诸如SOG层的层间介电层中。如果层间介电层中的水中的H离子和O离子进入横向FWD 7，则会使横向FWD 7的特性退化。由于将高电压施加至第一和第二铝布线层46、50，所以具有正电荷的H离子和O离子有可能在远离第一和第二铝布线层46、50的方向上移动。即，H离子和O离子有可能在朝向横向FWD 7的方向上移动。可以根据图17来理解这样的水的移动，该图17示出了集电极-发射极电压VCE随着时间的推移而降低。
根据第四实施例，氮化硅层41位于包含水的层间介电层的下方，并且保护横向FWD 7不与水接触。因此，可以保持横向FWD 7的特性。
第四实施例中所讨论的布线结构不仅可以用于横向FWD 7，还可以用于横向IGBT 8。
（第五实施例）
以下参照图22描述本公开内容的第五实施例。在第五实施例中，如同在第四实施例中，描述了第一、第二以及第三实施例的半导体器件的布线结构。第五个实施例与第四实施例之间的差别如下。
图22是示出第五实施例的半导体器件的横向FWD 7的一个单元的截面图的视图。如图22中所示，根据第五实施例，氮化硅层41位于BPSG层40的下方。即，氮化硅层41位于横向FWD 7与BPSG层40之间。在这种方案中，氮化硅层41保护横向FWD 7不与包含在BPSG层40中的水接触。因此，可以保持横向FWD 7的特性。
（第六实施例）
以下参照图23描述本公开内容的第六实施例。第一实施例与第六实施例之间的差别如下。
在第六实施例中，使用半导体衬底60来代替SOI衬底11。图23是示出第六实施例的半导体器件的横向FWD 7的一个单元的截面图的视图。如图23中所示，半导体衬底60包括P-型硅衬底61和形成在硅衬底61上的n-型层62。层62用作漂移层12。沟槽63从漂移层12的表面通过漂移层12延伸至硅衬底61。例如，沟槽63可以具有0.67±0.07μm的宽度。以BPSG层填充沟槽63，使得可以形成沟槽隔离结构64。采用沟槽隔离结构64围绕横向FWD 7，并且由沟槽隔离结构64将该横向FWD 7与其它元件隔离。
以该方式，诸如硅衬底61的典型的硅衬底可以用作替代SOI衬底11的半导体衬底。
（第七实施例）
以下参照图24描述本公开内容的第七实施例。第六实施例与第七实施例之间的差别如下。
在第七实施例中，如同在第六实施例中，半导体衬底60用来替代SOI衬底11。图24是示出第七实施例的半导体器件的横向FWD 7的一个单元的截面图的视图。如图24中所示，半导体衬底60包括P-型硅衬底61和形成在硅衬底61上的n-型层62。层62用作漂移层12。P-型隔离区65从漂移层12的表面通过漂移层12延伸至硅衬底61。采用隔离区65围绕横向FWD7，并且由隔离区65与漂移层22之间的pn结将该横向FWD 7与其它元件隔离。
以该方式，由隔离区65和漂移层22形成的pn结隔离结构可以用于替代沟槽隔离结构64。
（第七实施例）
以下参照图24描述本公开内容的第七实施例。第六实施例与第七实施例之间的差别如下。
在第七实施例中，如同在第六实施例中，半导体衬底60用来替代SOI衬底11。图24是示出第七实施例的半导体器件的横向FWD 7的一个单元的截面图的视图。如图24中所示，半导体衬底60包括P-型硅衬底61和形成在硅衬底61上的n-型层62。层62用作漂移层12。P-型隔离区65从漂移层12的表面通过漂移层12延伸至硅衬底61。采用隔离区65围绕横向FWD7，并且由隔离区65与漂移层22之间的pn结将该横向FWD 7与其它元件隔离。
以该方式，由隔离区65和漂移层22形成的pn结隔离结构可以用于替代沟槽隔离结构64。
（变型）
虽然已经参照其实施例描述了本公开内容，但是应当理解，本公开内容并不限于所述实施例和构造。本公开内容意在涵盖各种变型和等同设置。此外，虽然描述了各种组合和配置，但是包括更多、更少或仅单个元件的其它组合和配置也均在本公开内容的精神和范围内。
例如，在实施例中，半导体器件具有横向FWD 7和横向IGBT 8两者。可替换地，半导体器件可以具有横向FWD 7或横向IGBT 8中的任一个。横向元件并不限于横向FWD 7和横向IGBT 8。例如，如图25中所示，横向元件可以是横向LDMOS。图25是横向LDMOS顶部布局图。在横向LDMOS中，栅极电极91和源极区72相对于漏极区70同心地设置。将SRFP73以涡旋（即，螺旋）形状卷绕在漏极区70的周围。如实施例中所描述的结构可以应用于LDMOS。
在这些实施例中，电阻性场板21和34是涡旋形的。电阻性场板21和34并不限于涡旋形状。即使当电阻性场板具有除涡旋以外的形状时，也可以通过将低电位电极侧（在横向FWD 7的情况下为阳极，在横向IGBT 8的情况下为发射极）的电阻性场板的第二端的杂质浓度设定为等于或大于1×1018cm-3的值，来获得这些实施例的相同优点。
应当注意，将电阻性场板的第二端部定义为面对连接至较低电位电极的扩散层的部分。例如，当电阻性场板具有涡旋形状且卷绕在较高电位电极周围时，电阻性场板的第二端部是涡旋形状的最外匝。更具体地，电阻性场板的第二端部是面对连接至较低电位电极的扩散层的涡旋形状的最外匝的部分。相反，当电阻性场板具有涡旋形状且卷绕在较低电位电极周围时，电阻性场板的第二端部是涡旋形状的最内匝。更具体地，电阻性场板的第二端部是面对连接至较低电位电极的扩散层的涡旋形状的最内匝的部分。
在这些实施例中，涡旋形电阻性场板的相邻匝由预定的距离来间隔。可替换地，如图26中所示，电阻性场板21的相邻匝的间隔距离可以为零，使得电阻性场板21可以具有环形形状，该环形形状在从阴极至阳极的方向上具有预定的宽度。如图26中的粗线所指示的，电阻性场板21具有面对连接至阳极电极20的阳极区16的部分。在图26中所示的示例中，电阻性场板21的至少面对部分的杂质浓度可以设定为1×1018cm-3或更大。在这种方案中，可以获得与这些实施例相同的优点。
这些实施例中的导电类型可以互换。

Claims (11)

1.一种具有横向元件（7，8）的半导体器件，所述半导体器件包括：
半导体衬底（11，60），包括第一导电类型的半导体层（11c，62）；
第一电极（19，32），位于所述半导体层（11c，62）的表面上；
第二电极（20，33），位于所述半导体层（11c，62）的所述表面上；以及
电阻性场板（21，34），从所述第一电极（19，32）朝向所述第二电极（20，33）延伸，其中：
所述横向元件（7，8）传送所述第一电极（19，32）与所述第二电极（20，33）之间的电流；
施加至所述第二电极（20，33）的电压小于施加至所述第一电极（19，32）的电压；
所述电阻性场板（21，34）具有第一端部和与所述第一端部相对的第二端部；
所述电阻性场板（21，34）的所述第二端部设置得比所述电阻性场板（21，34）的所述第一端部更靠近所述第二电极（20，33）；并且
所述第二端部中的第一杂质的浓度等于或大于1×1018cm-3。
2.根据权利要求1所述的半导体器件，其中：
所述电阻性场板（21，34）以涡旋形状卷绕在所述第一电极（19，32）和所述第二电极（20，33）中的一个的周围，并且朝向所述第一电极（19，32）和所述第二电极（20，33）中的另一个延伸；
当所述电阻性场板（21，34）卷绕在所述第一电极（19，32）周围时，所述涡旋形状的最外匝中的所述第一杂质的浓度等于或大于1×1018cm-3；并且
当所述电阻性场板（21，34）卷绕在所述第二电极（20，33）周围时，所述涡旋形状的最内匝中的所述第一杂质的浓度等于或大于1×1018cm-3。
3.根据权利要求1所述的半导体器件，其中：
所述电阻性场板（21，34）中的所述第一杂质的剂量等于或大于2.0×1013cm-3。
4.根据权利要求2所述的半导体器件，其中：
所述半导体衬底是SOI衬底（11），所述SOI衬底（11）包括支撑衬底（11a）、所述支撑衬底（11a）上的埋入绝缘层（11b）、以及所述埋入绝缘层（11b）上的有源层（11c），所述有源层（11c）用作所述半导体层；
所述有源层（11c）在与所述埋入绝缘层（11b）的界面处具有第一导电类型的界面层（11e）；
所述界面层（11e）中的第二杂质的浓度大于所述有源层（11c）的剩余部分中的所述第二杂质的浓度；
所述第二杂质是第一导电类型的；
所述涡旋形状的相邻匝之间的间隔距离等于或小于1μm；并且
所述界面层（11e）中的所述第二杂质的剂量的范围从1.3×1012cm-2至2.8×1012cm-2。
5.根据权利要求1-4中任一项所述的半导体器件，还包括：
所述半导体衬底（11，16）上的第一层间介电层（40），所述第一层间介电层（40）覆盖所述电阻性场板（21，34）；以及
所述第一层间介电层（40）上的氮化硅层（41），所述氮化硅层（41）覆盖所述第一电极（19，32）和所述第二电极（20，33）；其中：
所述第一层间介电层（40）具有接触孔；并且
所述第一电极（19，32）和所述第二电极（20，33）通过所述接触孔电连接至所述横向元件（7，8）。
6.根据权利要求1-4中任一项所述的半导体器件，还包括：
所述半导体衬底（11，16）上的氮化硅层（41），所述氮化硅层（41）覆盖所述电阻性场板（21，34）；以及
所述氮化硅层（41）上的第一层间介电层（40）；其中：
所述氮化硅层（41）和所述第一层间介电层（40）中的每一个均具有接触孔；并且
所述第一电极（19，32）和所述第二电极（20，33）通过所述接触孔电连接至所述横向元件（7，8）。
7.一种具有横向元件（7，8）的半导体器件，所述半导体器件包括：
半导体衬底（11，60），包括第一导电类型的半导体层（11c，62）；
在所述半导体层（11c，62）的表面上的第一电极（19，32）；
在所述半导体层（11c，62）的所述表面上的第二电极（20，33）；
电阻性场板（21，34），所述电阻性场板（21，34）以涡旋形状卷绕在所述第一电极（19，32）的周围并且朝向所述第二电极（20，33）延伸；其中：
所述电阻性场板（21，34）的电阻等于或小于1×106Ω/sq。
8.根据权利要求7所述的半导体器件，其中：
所述电阻性场板（21，34）中的第一杂质的剂量等于或大于2.0×1013cm-3。
9.根据权利要求7所述的半导体器件，其中：
所述半导体衬底是SOI衬底（11），所述SOI衬底（11）包括支撑衬底（11a）、所述支撑衬底（11a）上的埋入绝缘层（11b）、以及所述埋入绝缘层（11b）上的有源层（11c），所述有源层（11c）用作所述半导体层；
所述有源层（11c）在与所述埋入绝缘层（11b）的界面处具有第一导电类型的界面层（11e）；
所述界面层（11e）中的第二杂质的浓度大于所述有源层（11c）的剩余部分中的所述第二杂质的浓度；
所述第二杂质是第一导电类型的；
所述涡旋形状的相邻匝之间的间隔距离等于或小于1μm；并且
所述界面层（11e）中的所述第二杂质的剂量的范围从1.3×1012cm-2至2.8×1012cm-2。
10.根据权利要求7-9中任一项所述的半导体器件，还包括：
所述半导体衬底（11，16）上的第一层间介电层（40），所述第一层间介电层（40）覆盖所述电阻性场板（21，34）；以及
所述第一层间介电层（40）上的氮化硅层（41），所述氮化硅层（41）覆盖所述第一电极（19，32）和所述第二电极（20，33）；其中：
所述第一层间介电层（40）具有接触孔；并且
所述第一电极（19，32）和所述第二电极（20，33）通过所述接触孔电连接至所述横向元件（7，8）。
11.根据权利要求7-9中任一项所述的半导体器件，还包括：
所述半导体衬底（11，16）上的氮化硅层（41），所述氮化硅层（41）覆盖所述电阻性场板（21，34）；以及
所述氮化硅层（41）上的第一层间介电层（40）；其中：
所述氮化硅层（41）和所述第一层间介电层（40）中的每一个均具有接触孔；并且
所述第一电极（19，32）和所述第二电极（20，33）通过所述接触孔电连接至所述横向元件（7，8）。
CN201210369374.1A 2011-09-27 2012-09-27 具有横向元件的半导体器件 Expired - Fee Related CN103022095B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011-210675 2011-09-27
JP2011210675 2011-09-27
JP2012154884A JP5637188B2 (ja) 2011-09-27 2012-07-10 横型素子を有する半導体装置
JP2012-154884 2012-07-10

Publications (2)

Publication Number Publication Date
CN103022095A true CN103022095A (zh) 2013-04-03
CN103022095B CN103022095B (zh) 2015-11-18

Family

ID=47828143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210369374.1A Expired - Fee Related CN103022095B (zh) 2011-09-27 2012-09-27 具有横向元件的半导体器件

Country Status (4)

Country Link
US (1) US9136362B2 (zh)
JP (1) JP5637188B2 (zh)
CN (1) CN103022095B (zh)
DE (1) DE102012216909A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282733A (zh) * 2013-07-08 2015-01-14 瑞萨电子株式会社 半导体器件
CN105830223A (zh) * 2013-12-20 2016-08-03 株式会社电装 半导体装置
CN115084231A (zh) * 2022-07-19 2022-09-20 浙江大学 一种二极管及其制造方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITUA20161531A1 (it) * 2016-03-10 2017-09-10 St Microelectronics Srl Diodo con ridotto tempo di recupero per applicazioni soggette al fenomeno del ricircolo della corrente e/o a rapide variazioni di tensione
US10879230B2 (en) * 2016-06-17 2020-12-29 Infineon Technologies Americas Corp. Schottky integrated high voltage terminations and related HVIC applications
IT201600088211A1 (it) 2016-08-30 2018-03-02 St Microelectronics Srl Dispositivo elettronico a giunzione con ridotto tempo di recupero per applicazioni soggette al fenomeno del ricircolo della corrente e relativo metodo di fabbricazione
DE102017130213B4 (de) * 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
US11171131B2 (en) * 2018-08-29 2021-11-09 Stmicroelectronics International N.V. Multi-fingered diode with reduced capacitance and method of making the same
JP7241574B2 (ja) * 2019-03-11 2023-03-17 株式会社東芝 半導体装置
JP7404600B2 (ja) * 2019-11-01 2023-12-26 株式会社東海理化電機製作所 半導体集積回路
JP7404601B2 (ja) * 2019-11-01 2023-12-26 株式会社東海理化電機製作所 半導体集積回路
DE112022003040T5 (de) 2021-07-21 2024-04-04 Rohm Co., Ltd. Halbleiterbauelement

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332173A (ja) * 1991-05-07 1992-11-19 Fuji Electric Co Ltd プレーナ型半導体装置及びその製造方法
JPH06318714A (ja) * 1992-07-02 1994-11-15 Toshiba Corp 高耐圧半導体素子
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US20010048122A1 (en) * 2000-05-18 2001-12-06 Gen Tada Semiconductor device
JP2003086701A (ja) * 2001-09-14 2003-03-20 Ricoh Co Ltd 半導体装置及びその製造方法
US20050274985A1 (en) * 2004-05-26 2005-12-15 Adlerstein Michael G RF decoupled field plate for FETs
CN102403341A (zh) * 2010-09-09 2012-04-04 株式会社电装 横向绝缘栅双极晶体管
CN103208523A (zh) * 2011-08-01 2013-07-17 成都芯源系统有限公司 高压器件及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5343067A (en) * 1987-02-26 1994-08-30 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5438220A (en) * 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5046941A (en) 1989-10-13 1991-09-10 Davidson Textron Inc. Apparatus for molding multicolor thin wall plastic shell
JP3207615B2 (ja) 1992-06-24 2001-09-10 株式会社東芝 半導体装置
US5985708A (en) * 1996-03-13 1999-11-16 Kabushiki Kaisha Toshiba Method of manufacturing vertical power device
JP4017258B2 (ja) * 1998-07-29 2007-12-05 三菱電機株式会社 半導体装置
EP1116273B1 (en) * 1999-06-03 2006-07-26 Koninklijke Philips Electronics N.V. Semiconductor device comprising a high-voltage circuit element
JP2012124474A (ja) * 2010-11-15 2012-06-28 Denso Corp 横型素子を有する半導体装置
US8686503B2 (en) * 2011-08-17 2014-04-01 Monolithic Power Systems, Inc. Lateral high-voltage transistor and associated method for manufacturing

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04332173A (ja) * 1991-05-07 1992-11-19 Fuji Electric Co Ltd プレーナ型半導体装置及びその製造方法
JPH06318714A (ja) * 1992-07-02 1994-11-15 Toshiba Corp 高耐圧半導体素子
US5382825A (en) * 1993-01-07 1995-01-17 Harris Corporation Spiral edge passivation structure for semiconductor devices
US20010048122A1 (en) * 2000-05-18 2001-12-06 Gen Tada Semiconductor device
JP2003086701A (ja) * 2001-09-14 2003-03-20 Ricoh Co Ltd 半導体装置及びその製造方法
US20050274985A1 (en) * 2004-05-26 2005-12-15 Adlerstein Michael G RF decoupled field plate for FETs
CN102403341A (zh) * 2010-09-09 2012-04-04 株式会社电装 横向绝缘栅双极晶体管
CN103208523A (zh) * 2011-08-01 2013-07-17 成都芯源系统有限公司 高压器件及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104282733A (zh) * 2013-07-08 2015-01-14 瑞萨电子株式会社 半导体器件
CN105830223A (zh) * 2013-12-20 2016-08-03 株式会社电装 半导体装置
CN105830223B (zh) * 2013-12-20 2019-03-08 株式会社电装 半导体装置
CN115084231A (zh) * 2022-07-19 2022-09-20 浙江大学 一种二极管及其制造方法

Also Published As

Publication number Publication date
DE102012216909A1 (de) 2013-03-28
CN103022095B (zh) 2015-11-18
JP5637188B2 (ja) 2014-12-10
JP2013084903A (ja) 2013-05-09
US20130075877A1 (en) 2013-03-28
US9136362B2 (en) 2015-09-15

Similar Documents

Publication Publication Date Title
CN103022095B (zh) 具有横向元件的半导体器件
US8120098B2 (en) Semiconductor device and power converter using the same
US10192978B2 (en) Semiconductor apparatus
JP5891023B2 (ja) 半導体装置及びそれを用いた電力変換装置
CN105280714A (zh) 具有屏蔽电极结构的绝缘栅半导体装置和方法
CN101877529B (zh) 宽带隙半导体器件
JP5492225B2 (ja) 半導体装置、及びそれを用いた電力変換装置
US20220384627A1 (en) Semiconductor device
US20120119318A1 (en) Semiconductor device with lateral element
JP2008305998A (ja) 半導体装置
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
KR20160029630A (ko) 반도체 장치
JP2007194660A (ja) トレンチゲート型半導体装置
EP3462500A1 (en) Bidirectional power mosfet structure
CN103872097A (zh) 功率半导体设备及其制造方法
EP4097763A1 (en) Process and structure for a superjunction device
JP2012049428A (ja) 半導体装置
JP2009176891A (ja) 半導体装置
JP2011193016A (ja) トレンチゲート型半導体装置
KR20150031668A (ko) 전력 반도체 소자
WO2010001513A1 (ja) 半導体装置
TWI827449B (zh) 一種改良絕緣閘極雙極性電晶體(igbt)輕負載效率的裝置
JP7243795B2 (ja) 半導体装置
JP2008288510A (ja) 半導体装置
WO2010142342A1 (en) Power semiconductor device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151118

Termination date: 20200927

CF01 Termination of patent right due to non-payment of annual fee