DE112022003040T5 - Halbleiterbauelement - Google Patents

Halbleiterbauelement Download PDF

Info

Publication number
DE112022003040T5
DE112022003040T5 DE112022003040.2T DE112022003040T DE112022003040T5 DE 112022003040 T5 DE112022003040 T5 DE 112022003040T5 DE 112022003040 T DE112022003040 T DE 112022003040T DE 112022003040 T5 DE112022003040 T5 DE 112022003040T5
Authority
DE
Germany
Prior art keywords
region
resurf
arrays
potential
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112022003040.2T
Other languages
English (en)
Inventor
Shusaku FUJIE
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of DE112022003040T5 publication Critical patent/DE112022003040T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Ein Halbleiterbauelement enthält einen Chip mit einer Hauptfläche; einen ersten Potentialbereich, ausgebildet in einem Oberflächenschicht-Abschnitt der Hauptfläche; einen zweiten Potentialbereich, ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche in einem Abstand zum ersten Potentialbereich; einen Driftbereich des ersten Leitfähigkeitstyps, ausgebildet in einem Bereich zwischen dem ersten Potentialbereich und dem zweiten Potentialbereich im Oberflächenschicht-Abschnitt der Hauptfläche; RESURF-Arrays, von denen jedes RESURF-Bereiche des ersten Leitfähigkeitstyps, angeordnet in einem Oberflächenschicht-Abschnitt des Driftbereichs in einem Abstand voneinander in einer ersten Richtung, enthält, um einen Teil des Driftbereichs von der Hauptfläche freizulegen, wobei jeder der RESURF-Bereiche eine eine Störstellenkonzentration des Driftbereichs überschreitende Störstellenkonzentration aufweist, wobei die RESURF-Arrays in einem Abstand voneinander in einer zweiten Richtung, die sich mit der ersten Richtung schneidet, angeordnet sind; einen den Driftbereich und die RESURF-Arrays auf der Hauptfläche abdeckenden Feldisolierfilm; und eine Feldelektrode, angeordnet auf dem Feldisolierfilm, um die RESURF-Arrays abzudecken.

Description

  • Technisches Gebiet
  • Die vorliegende Anmeldung entspricht der japanischen Patentanmeldung Nr. 2021-120728 , eingereicht am 21. Juli 2021, deren vollständige Offenbarung hier durch Verweis aufgenommen ist. Die vorliegende Offenbarung betrifft ein Halbleiterbauelement.
  • Bisheriger Stand der Technik
  • Patentliteratur 1 offenbart ein Halbleiterbauelement, enthaltend eine Halbleiterschicht, eine erste Elektrode, eine zweite Elektrode, ein horizontales Element, einen LOCOS-Oxidfilm und eine Widerstandsfeldplatte. Die erste Elektrode ist auf einer Fläche der Halbleiterschicht ausgebildet. Die zweite Elektrode ist auf der Fläche der Halbleiterschicht in einem Abstand zu der ersten Elektrode ausgebildet. Das horizontale Element ist in einem Bereich zwischen der ersten Elektrode und der zweiten Elektrode in einem Oberflächenschicht-Abschnitt der Fläche der Halbleiterschicht ausgebildet und ist elektrisch mit der ersten Elektrode und der zweiten Elektrode verbunden. Der LOCOS-Oxidfilm trennt Abschnitte, die das horizontale Element bilden, voneinander in bzw. an der Fläche der Halbleiterschicht. Die Widerstandsfeldplatte ist auf dem LOCOS-Oxidfilm ausgebildet.
  • Liste der Anführungen
  • Patentliteratur
  • Patentliteratur 1: US-amerikanische Patentanmeldung Veröffentlichung Nr. 2013/075877
  • Zusammenfassung der Erfindung
  • Technische Aufgabe
  • Eine Ausführungsform stellt ein zum Verbessern von elektrischen Eigenschaften fähiges Halbleiterbauelement bereit.
  • Technische Lösung
  • Eine Ausführungsform stellt ein Halbleiterbauelement bereit, enthaltend einen Chip mit einer Hauptfläche; einen ersten Potentialbereich, ausgebildet in einem Oberflächenschicht-Abschnitt der Hauptfläche; einen zweiten Potentialbereich, ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche in einem Abstand zum ersten Potentialbereich; einen Driftbereich des ersten Leitfähigkeitstyps, ausgebildet in einem Bereich zwischen dem ersten Potentialbereich und dem zweiten Potentialbereich im Oberflächenschicht-Abschnitt der Hauptfläche; eine Vielzahl von RESURF-Arrays, von denen jedes eine Vielzahl von RESURF-Bereichen des ersten Leitfähigkeitstyps, angeordnet in einem Oberflächenschicht-Abschnitt des Driftbereichs in einem Abstand voneinander in einer ersten Richtung, enthält, um einen Teil des Driftbereichs von der Hauptfläche freizulegen, wobei jeder der RESURF-Bereiche eine eine Störstellenkonzentration des Driftbereichs überschreitende Störstellenkonzentration aufweist, wobei die RESURF-Arrays in einem Abstand voneinander in einer zweiten Richtung, die sich mit der ersten Richtung schneidet, angeordnet sind; einen den Driftbereich und die Vielzahl von RESURF-Arrays auf der Hauptfläche abdeckenden Feldisolierfilm; und eine Feldelektrode, angeordnet auf dem Feldisolierfilm, um die Vielzahl von RESURF-Arrays abzudecken.
  • Die vorhergehende oder andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus den unter Bezugnahme auf die beigefügten Zeichnungen beschriebenen Ausführungsformen ersichtlich.
  • Kurze Beschreibung der Zeichnungen
    • [1] 1 zeigt eine Draufsicht zur Darstellung eines Chips eines Halbleiterbauelements gemäß einer ersten Ausführungsform.
    • [2] 2 zeigt eine vergrößerte Ansicht des in 1 dargestellten Bereichs II.
    • [3] 3 zeigt eine perspektivische Querschnittsansicht in Teilschnittdarstellung des in 2 dargestellten Bereichs III.
    • [4] 4 zeigt eine Querschnittsansicht des in 2 dargestellten Bereichs III.
    • [5] 5 zeigt eine Draufsicht zur Darstellung eines ersten Layout-Beispiels eines RESURF-Arrays und einer Feldelektrode wie in 3 dargestellt.
    • [6A] 6A zeigt eine Draufsicht zur Darstellung eines zweiten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6B] 6B zeigt eine Draufsicht zur Darstellung eines dritten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6C] 6C zeigt eine Draufsicht zur Darstellung eines vierten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6D] 6D zeigt eine Draufsicht zur Darstellung eines fünften Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6E] 6E zeigt eine Draufsicht zur Darstellung eines sechsten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6F] 6F zeigt eine Draufsicht zur Darstellung eines siebten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6G] 6G zeigt eine Draufsicht zur Darstellung eines achten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6H] 6H zeigt eine Draufsicht zur Darstellung eines neunten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6I] 6I zeigt eine Draufsicht zur Darstellung eines zehnten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6J] 6J zeigt eine Draufsicht zur Darstellung eines elften Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6K] 6K zeigt eine Draufsicht zur Darstellung eines zwölften Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [6L] 6L zeigt eine Draufsicht zur Darstellung eines dreizehnten Layout-Beispiels des RESURF-Arrays und der Feldelektrode wie in 3 dargestellt.
    • [7] 7 zeigt einen Graphen zur Darstellung von Durchbruchcharakteristiken.
    • [8] 8 zeigt eine Querschnittsansicht zur Darstellung eines Halbleiterbauelements gemäß einer zweiten Ausführungsform.
    • [9] 9 zeigt eine Querschnittsansicht zur Darstellung eines Halbleiterbauelements gemäß einer dritten Ausführungsform.
  • Beschreibung von Ausführungsformen
  • Nachfolgend sind die Ausführungsformen ausführlich in Bezug auf die beigefügten Zeichnungen beschrieben. Bei den beigefügten Zeichnungen handelt es sich um schematische Zeichnungen, die nicht unbedingt genau sind und unter anderem nicht maßstabsgerecht sind. Ferner sind die entsprechenden Strukturen in den beigefügten Zeichnungen mit denselben Bezugszeichen bezeichnet, wobei redundante Beschreibungen weggelassen oder vereinfacht sind. Eine Beschreibung, die vor dem Weglassen oder der Vereinfachung erstellt wurde, wird auf eine Struktur angewandt, deren Beschreibung weggelassen oder vereinfacht worden ist.
  • 1 zeigt eine Draufsicht zur Darstellung eines Chips 2 eines Halbleiterbauelements 1A gemäß einer ersten Ausführungsform. 2 zeigt eine vergrößerte Ansicht des in 1 dargestellten Bereichs II. 3 zeigt eine perspektivische Querschnittsansicht in Teilschnittdarstellung des in 2 dargestellten Bereichs III. 4 zeigt eine Querschnittsansicht des in 2 dargestellten Bereichs III. 5 zeigt eine Draufsicht zur Darstellung eines ersten Layout-Beispiels eines RESURF-Arrays 20 und einer Feldelektrode 25 wie in 3 dargestellt. Zur Verdeutlichung ist eine Vielzahl von RESURF-Bereichen 21 durch Schraffierung dargestellt und die Feldelektrode 25 ist durch eine dicke Linie in 5 dargestellt.
  • In Bezug auf 1 bis 5 enthält das Halbleiterbauelement 1A den Chip 2 (Halbleiterchip), der aus Silicium hergestellt ist und in einer rechteckigen Parallelepipedform ausgebildet ist. Der Chip 2 weist eine erste Hauptfläche 3 auf einer Seite, eine zweite Hauptfläche 4 auf der anderen Seite und erste bis vierte Seitenflächen 5A bis 5D, welche die erste Hauptfläche 3 und die zweite Hauptfläche 4 miteinander verbinden, auf.
  • Die erste Hauptfläche 3 und die zweite Hauptfläche 4 sind in einer Draufsicht aus ihren Normalenrichtungen Z betrachtet (im Folgenden einfach als „Draufsicht“ bezeichnet) jeweils viereckig ausgebildet. Die Normalenrichtung Z ist ebenfalls eine Stärkenrichtung des Chips 2. Die erste Seitenfläche 5A und die zweite Seitenfläche 5B erstrecken sich in einer ersten Richtung X und zeigen zueinander in einer zweiten Richtung Y, welche die erste Richtung X schneidet (genauer gesagt die erste Richtung X senkrecht schneidet). Die dritte Seitenfläche 5C und die vierte Seitenfläche 5D erstrecken sich in der zweiten Richtung Y und zeigen zueinander in der ersten Richtung X.
  • Das Halbleiterbauelement 1A enthält einen ersten Halbleiterbereich 6 des n-Typs (des ersten Leitfähigkeitstyps), ausgebildet in einem Bereich auf der Seit der ersten Hauptfläche 3 des Chips 2. Der erste Halbleiterbereich 6 ist in einer sich entlang der ersten Hauptfläche 3 erstreckenden Schichtform ausgebildet und ist von der ersten Hauptfläche 3 und von der ersten bis vierten Seitenfläche 5A bis 5D freigelegt. Das heißt, der erste Halbleiterbereich 6 bildet die erste Hauptfläche 3 und Teile der ersten bis vierten Seitenfläche 5A bis 5D.
  • Die n-Typ-Störstellenkonzentration des ersten Halbleiterbereichs 6 kann ggf. nicht weniger als 1 × 1014 cm-3 und nicht mehr 1 × 1016 cm-3 betragen (vorzugsweise nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 5,0 × 1015 cm-3). Die Stärke des ersten Halbleiterbereichs 6 kann ggf. nicht weniger als 5 um und nicht mehr als 20 um betragen. In dieser Ausführungsform wird der erste Halbleiterbereich 6 durch eine n-Typ-Epitaxialschicht gebildet.
  • Das Halbleiterbauelement 1A enthält einen zweiten Halbleiterbereich 7 des p-Typs (des zweiten Leitfähigkeitstyps), ausgebildet in einem Bereich auf der Seite der zweiten Hauptfläche 4 des Chips 2. Der zweite Halbleiterbereich 7 kann als ein „Basisbereich“ bezeichnet werden. Der zweite Halbleiterbereich 7 ist in einer sich entlang der zweiten Hauptfläche 4 erstreckenden Schichtform ausgebildet und ist von der zweiten Hauptfläche 4 und von der ersten bis vierten Seitenfläche 5A bis 5D freigelegt. Das heißt, der zweite Halbleiterbereich 7 bildet die zweite Hauptfläche 4 und Teile der ersten bis vierten Seitenfläche 5A bis 5D. Der zweite Halbleiterbereich 7 ist mit dem ersten Halbleiterbereich 6 im Chip 2 verbunden.
  • Der zweite Halbleiterbereich 7 kann eine p-Typ-Störstellenkonzentration von nicht weniger als 1,0 × 1013 cm-3 und nicht mehr als 1,0 × 1015 cm-3 aufweisen. Die Stärke des zweiten Halbleiterbereichs 7 kann ggf. nicht weniger als 50 um und nicht mehr als 400 um betragen. In dieser Ausführungsform wird der zweite Halbleiterbereich 7 durch ein p-Typ-Halbleitersubstrat gebildet. Das heißt, der Chip 2 weist eine Schichtstruktur, enthaltend ein Halbleitersubstrat und eine Epitaxialschicht, auf und enthält den in der Epitaxialschicht ausgebildeten ersten Halbleiterbereich 6 und den im Halbleitersubstrat ausgebildeten zweiten Halbleiterbereich 7.
  • Das Halbleiterbauelement 1A enthält eine Vielzahl von Bauelementbereichen 8, die an der ersten Hauptfläche 3 abgegrenzt sind. Die Zahl und die Anordnung der Vielzahl von Bauelementbereichen 8 sind beliebig. Die Vielzahl von Bauelementbereichen 8 enthält jeweils eine funktionale Vorrichtung, gebildet durch Verwendung von Bereichen innerhalb und außerhalb des Chips 2. Die funktionale Vorrichtung kann eine Halbleiter-Schaltvorrichtung, eine Halbleiter-Gleichrichtervorrichtung oder/und eine passive Vorrichtung enthalten. Die funktionale Vorrichtung kann ein elektrisches Schaltungsnetz enthalten, in dem wenigstens zwei Elemente der Gruppe enthaltend die Halbleiter-Schaltvorrichtung, die Halbleiter-Gleichrichtervorrichtung und die passive Vorrichtung miteinander kombiniert sind.
  • Die Halbleiter-Schaltvorrichtung kann einen MISFET (Metal Insulator Semiconductor Field Effect Transistor), BJT (Bipolar Junction Transistor), einen IGBT (Insulated Gate Bipolar Junction Transistor) oder/und einen JFET (Junction Field Effect Transistor) enthalten. Die Halbleiter-Gleichrichtervorrichtung kann eine pn-Flächendiode, eine PIN-Flächendiode, eine Zener-Diode, eine Schottky-Sperrschichtdiode oder/und eine schnelle Diode enthalten. Die passive Vorrichtung kann einen Widerstand, einen Kondensator, einen Induktor oder/und eine Sicherung enthalten.
  • Die Vielzahl von Bauelementbereichen 8 enthält wenigstens einen (in dieser Ausführungsform einen) Transistorbereich 9 (siehe Bereich II von 1). Der Transistorbereich 9 enthält einen LDMISFET (Lateral Double Diffused MISFET) als ein Beispiel für einen MISFET. In dieser Ausführungsform besteht der LDMISFET aus einer Vorrichtung mit hoher Spannungsfestigkeit, an die eine Drain-Spannung VDS größer gleich 800 V in einem AUS-Zustand angelegt werden kann. Nachfolgend ist ausführlich eine Struktur auf der Seite des Transistorbereichs 9 beschrieben.
  • In Bezug auf 2 bis 5 enthält das Halbleiterbauelement 1A einen in einem Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 im Transistorbereich 9 ausgebildeten n-Typ-Störstellenbereich 10. In dieser Ausführungsform wird der Störstellenbereich 10 durch Verwendung eines Teils des ersten Halbleiterbereichs 6 gebildet. Daher weist der Störstellenbereich 10 eine n-Typ-Störstellenkonzentration gleich der n-Typ-Störstellenkonzentration des ersten Halbleiterbereichs 6 auf. In dieser Ausführungsform weist der Störstellenbereich 10 in der Draufsicht eine ovale Form auf. Der Störstellenbereich 10 kann aber auch kreisförmig, elliptisch oder polygonal (beispielsweise viereckig) geformt sein.
  • Das Halbleiterbauelement 1A enthält einen ersten Potentialbereich 11, einen zweiten Potentialbereich 12 und einen Driftbereich 13, die im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 im Transistorbereich 9 ausgebildet sind. Der erste Potentialbereich 11 ist ein Bereich, an den ein erstes Potential angelegt wird, und der zweite Potentialbereich 12 ist ein Bereich, an den ein zweites, vom ersten Potential abweichendes Potential angelegt wird. Beispielsweise ist der erste Potentialbereich 11 ein Hochpotentialbereich, an den ein hohes Potential (erstes Potential) angelegt wird, und der zweite Potentialbereich 12 ist ein Niederpotentialbereich, an den ein niedriges Potential (zweites Potential) angelegt wird, das kleiner ist als ein hohes Potential.
  • Der erste Potentialbereich 11 ist in einem Mittelabschnitt des Störstellenbereichs 10 ausgebildet. Der zweite Potentialbereich 12 ist im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 in einer Querschnittsansicht in einem Abstand zum ersten Potentialbereich 11 ausgebildet und ist mit dem Störstellenbereich 10 verbunden. Der Driftbereich 13 ist in einem Bereich zwischen dem ersten Potentialbereich 11 und dem zweiten Potentialbereich 12 im Störstellenbereich 10 ausgebildet.
  • Der erste Potentialbereich 11 enthält einen in einem Oberflächenschicht-Abschnitt des Störstellenbereichs 10 ausgebildeten n-Typ-Wannenbereich 14. Der Wannenbereich 14 weist eine höhere n-Typ-Störstellenkonzentration als der Störstellenbereich 10 auf. Die n-Typ-Störstellenkonzentration des Wannenbereichs 14 kann ggf. nicht kleiner als 1,0 × 1015 cm-3 und nicht größer als 1,0 × 1018 cm-3 sein. In dieser Ausführungsform weist der Wannenbereich 14 eine sich entlang des Störstellenbereichs 10 in der Draufsicht erstreckende ovale Form auf. Der Wannenbereich 14 kann aber auch kreisförmig, elliptisch oder polygonal (beispielsweise viereckig) geformt sein.
  • Der erste Potentialbereich 11 enthält einen in einem Oberflächenschicht-Abschnitt des Wannenbereichs 14 ausgebildeten n-Typ-Drain-Bereich 15. Der Drain-Bereich 15 weist eine höhere n-Typ-Störstellenkonzentration als der Wannenbereich 14 auf. Die n-Typ-Störstellenkonzentration des Drain-Bereichs 15 kann ggf. nicht kleiner als 1,0 × 1018 cm-3 und nicht größer als 1,0 × 1021 cm-3 sein. Der Drain-Bereich 15 ist in einem Innenabschnitt des Wannenbereichs 14 in einem Abstand zu einer Umfangskante des Wannenbereichs 14 ausgebildet. In dieser Ausführungsform weist der Drain-Bereich 15 eine sich entlang des Wannenbereichs 14 in der Draufsicht erstreckende ovale Form auf. Der Drain-Bereich 15 kann aber auch kreisförmig, elliptisch oder polygonal (beispielsweise viereckig) geformt sein.
  • Der zweite Potentialbereich 12 enthält einen p-Typ-Körperbereich 16, der so im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 ausgebildet ist, dass er mit dem Störstellenbereich 10 verbunden ist. Der Körperbereich 16 kann eine p-Typ-Störstellenkonzentration von nicht weniger als 1,0 × 1015 cm-3 und nicht mehr als 1,0 × 1018 cm-3 aufweisen. Der Körperbereich 16 ist mit dem zweiten Halbleiterbereich 7 verbunden und fixiert den zweiten Halbleiterbereich 7 auf dem gleichen elektrischen Potential. Der Körperbereich 16 weist eine sich entlang einer Umfangskante des Störstellenbereichs 10 erstreckende Bandform auf. Insbesondere ist der Körperbereich 16 ringförmig (in dieser Ausführungsform oval) um den Störstellenbereich 10 herum ausgebildet und grenzt den Störstellenbereich 10 in einer vorgegebenen Form (in dieser Ausführungsform ovalen Form) ab.
  • Der Körperbereich 16 enthält in der Draufsicht einen ersten Bereich 16A, einen zweiten Bereich 16B, einen ersten Verbindungsbereich 16C und einen zweiten Verbindungsbereich 16D. Der erste Bereich 16A ist in einem Bereich auf einer Seite des Störstellenbereichs 10 in der zweiten Richtung Y ausgebildet und erstreckt sich bandförmig in der ersten Richtung X. Der zweite Bereich 16B ist in einem Bereich auf der anderen Seite des Störstellenbereichs 10 so ausgebildet, dass er zum ersten Bereich 16A über den Störstellenbereich 10 in der zweiten Richtung Y zeigt, und erstreckt sich parallel zum ersten Bereich 16A. Vorzugsweise sind die Länge des ersten Bereichs 16A und die Länge des zweiten Bereichs 16B jeweils kleiner gleich der Länge des Drain-Bereichs 15 in der ersten Richtung X.
  • In dieser Ausführungsform erstreckt sich der erste Verbindungsbereich 16C in der Form eines kreisbogenförmigen Bands zwischen einem Ende des ersten Bereichs 16A und einem Ende des zweiten Bereichs 16B und verbindet das Ende des ersten Bereichs 16A und das Ende des zweiten Bereichs 16B miteinander. Der erste Verbindungsbereich 16C kann natürlich auch in einer sich in der zweiten Richtung Y erstreckenden linearen Bandform ausgebildet sein. Der zweite Verbindungsbereich 16D erstreckt sich in der Form eines kreisbogenförmigen Bands zwischen dem anderen Ende des ersten Bereichs 16A und dem anderen andere Ende des zweiten Bereichs 16B und verbindet das Ende des ersten Bereichs 16A und das andere Ende des zweiten Bereichs 16B miteinander. Der zweite Verbindungsbereich 16D kann natürlich auch in einer sich in der zweiten Richtung Y erstreckenden linearen Bandform ausgebildet sein.
  • Der zweite Potentialbereich 12 enthält wenigstens einen (in dieser Ausführungsform eine Vielzahl von) n-Typ-Source-Bereich(en) 17, der/die in einem Oberflächenschicht-Abschnitt des Körperbereichs 16 in einem Abstand zum Störstellenbereich 10 ausgebildet ist/sind. Der Source-Bereich 17 ist an der Innenkantenseite (Seite des Störstellenbereichs 10) des Körperbereichs 16 ausgebildet und bildet einen MISFET-Kanalbereich 18 mit dem Störstellenbereich 10 (Driftbereich 13).
  • Der Source-Bereich 17 weist eine höhere n-Typ-Störstellenkonzentration auf als der Wannenbereich 14. Die n-Typ-Störstellenkonzentration des Source-Bereichs 17 kann ggf. nicht kleiner als 1,0 × 1018 cm-3 und nicht größer als 1,0 × 1021 cm-3 sein. Vorzugsweise ist die n-Typ-Störstellenkonzentration des Source-Bereichs 17 gleich der n-Typ-Störstellenkonzentration des Drain-Bereichs 15.
  • In dieser Ausführungsform ist die Vielzahl der Source-Bereiche 17 in einem Bereich eines Teils des Körperbereichs 16 in der Draufsicht in der Form eines Bandes mit Ende ausgebildet. Insbesondere ist die Vielzahl von Source-Bereichen 17 in einem Oberflächenschicht-Abschnitt des ersten Bereichs 16A und einem Oberflächenschicht-Abschnitt des zweiten Bereichs 16B in einem Abstand jeweils zum ersten Verbindungsbereich 16C und zum zweiten Verbindungsbereich 16D ausgebildet und sind nicht im ersten Verbindungsbereich 16C und zweiten Verbindungsbereich 16D ausgebildet. Der Source-Bereich 17 erstreckt sich in der Draufsicht in der Form eines Bandes mit Ende entlang des ersten Bereichs 16A und entlang des zweiten Bereichs 16B.
  • Die Vielzahl der Source-Bereiche 17 zeigt zum Drain-Bereich 15 in der zweiten Richtung Y und bildet einen sich in der zweiten Richtung Y im Driftbereich 13 zwischen dem Drain-Bereich 15 und dem Source-Bereich 17 erstreckenden Stromweg. Vorzugsweise ist die Länge von jedem der Source-Bereiche 17 kleiner gleich der Länge des Drain-Bereichs 15 in der ersten Richtung X. Es kann natürlich auch ein einzelner Source-Bereich 17 mit einer Ringform (insbesondere einer ovalen Ringform), umgebend den Störstellenbereich 10, ausgebildet sein. Ferner kann der einzelne oder die Vielzahl von Source-Bereichen 17 in wenigstens einem Bereich von erstem Bereich 16A, zweitem Bereich 16B, erstem Verbindungsbereich 16C und zweitem Verbindungsbereich 16D des Körperbereichs 16 ausgebildet sein.
  • Der zweite Potentialbereich 12 enthält wenigstens einen (in dieser Ausführungsform eine Vielzahl von) p-Typ-Kontaktbereich(en) 19, der/die in einem sich von der Vielzahl von Source-Bereichen 17 im Oberflächenschicht-Abschnitt des Körperbereichs 16 unterscheidenden Bereich ausgebildet ist/sind. Die Vielzahl von Kontaktbereichen 19 ist auf der Außenkanten- bzw. Außenrandseite (auf der dem Störstellenbereich 10 gegenüberliegenden Seite) des Körperbereichs 16 ausgebildet und zeigen bzw. weisen zum Kanalbereich 18 über einen entsprechenden der Source-Bereiche 17 hinweg. Die Vielzahl von Kontaktbereichen 19 weist eine höhere p-Typ-Störstellenkonzentration auf als der Körperbereich 16. Die p-Typ-Störstellenkonzentration der Vielzahl von Kontaktbereichen 19 kann ggf. nicht kleiner als 1,0 × 1018 cm-3 und nicht größer als 1,0 × 1021 cm-3 sein.
  • In dieser Ausführungsform ist die Vielzahl von Kontaktbereichen 19 in einem Bereich eines Teils des Körperbereichs 16 in der Draufsicht in der Form eines Bands mit Ende ausgebildet. Insbesondere ist die Vielzahl von Kontaktbereichen 19 im ersten Bereich 16A und zweiten Bereich 16B in einem Abstand zum ersten Verbindungsbereich 16C und zweiten Verbindungsbereich 16D des Körperbereichs 16 ausgebildet und ist nicht im ersten Verbindungsbereich 16C und zweiten Verbindungsbereich 16D des Körperbereichs 16 ausgebildet. Die Vielzahl von Kontaktbereichen 19 erstreckt sich in der Form eines Bands mit Ende entlang des ersten Bereichs 16A und entlang des zweiten Bereichs 16B in der Draufsicht.
  • Jeder der Vielzahl von Kontaktbereichen 19 zeigt zum Drain-Bereich 15 in der zweiten Richtung Y. Vorzugsweise ist die Länge von jedem der Kontaktbereiche 19 kleiner gleich der Länge des Drain-Bereichs 15 in der ersten Richtung X. Es kann natürlich auch ein einzelner Kontaktbereich 19 mit einer Ringform (insbesondere einer ovalen Ringform), umgebend den Störstellenbereich 10, ausgebildet sein. Ferner kann der einzelne oder die Vielzahl von Kontaktbereichen 19 in wenigstens einem Bereich von erstem Bereich 16A, zweitem Bereich 16B, erstem Verbindungsbereich 16C und zweitem Verbindungsbereich 16D des Körperbereichs 16 ausgebildet sein.
  • Der Driftbereich 13 ist in einem Bereich zwischen dem ersten Potentialbereich 11 und dem zweiten Potentialbereich 12 ausgebildet und bildet einen Stromweg, der den ersten Potentialbereich 11 und den zweiten Potentialbereich 12 miteinander verbindet. Insbesondere ist der Driftbereich 13 in einem Bereich zwischen dem Drain-Bereich 15 (Wannenbereich 14) und der Vielzahl von Source-Bereichen 17 (Körperbereich 16) im Störstellenbereich 10 ausgebildet. Dadurch bildet der Driftbereich 13 einen Stromweg, der den Drain-Bereich 15 und die Vielzahl von Source-Bereichen 17 miteinander verbindet.
  • Der Driftbereich 13 besteht aus einem Teil des Störstellenbereichs 10 (erster Halbleiterbereich 6). Der Driftbereich 13 ist ringförmig (in dieser Ausführungsform oval) und umgibt den Drain-Bereich 15. In dieser Ausführungsform weist der Driftbereich 13 einen ersten Abschnitt (linearen Abschnitt, abgegrenzt in einer sich in der zweiten Richtung Y erstreckenden Form durch den ersten Bereich 16A (zweiten Bereich 16B) des Körperbereichs 16, und einen zweiten Abschnitt (Kreisbogenabschnitt), abgegrenzt in einer Kreisbogenform durch den ersten Verbindungsbereich 16C (zweiten Verbindungsbereich 16D) des Körperbereichs 16, auf.
  • Die Breite des Driftbereichs 13 kann ggf. nicht weniger als 50 um und nicht mehr als 200 um betragen. Die Breite des Driftbereichs 13 ist ein Abstand zwischen dem ersten Potentialbereich 11 und dem zweiten Potentialbereich 12. Der Driftbereich 13 kann mit einer im Wesentlichen konstanten Breite entlang einer Ringform (in dieser Ausführungsform einer ovalen Ringform) ausgebildet sein. Die Breite des Driftbereichs 13 kann vom linearen Abschnitt zur Mitte des Kreisbogenabschnitts hin allmählich zunehmen. In diesem Fall kann der lineare Abschnitt des Driftbereichs 13 mit einer im Wesentlichen konstanten Breite ausgebildet sein.
  • In Bezug auf 3 bis 5 enthält das Halbleiterbauelement 1A eine Vielzahl von (in dieser Ausführungsform dreizehn) RESURF-Arrays 20, die teilweise so in einem Oberflächenschicht-Abschnitt des Driftbereichs 13 ausgebildet sind, dass sie einen Teil des Driftbereichs 13 von bzw. gegenüber der ersten Hauptfläche 3 freilegen. Die Vielzahl von RESURF-Arrays 20 enthält jeweils eine Vielzahl von n-Typ-RESURF-Bereichen 21, angeordnet im Oberflächenschicht-Abschnitt des Driftbereichs 13 in einem Abstand zueinander in der ersten Richtung X, um einen Teil eines Bereichs, der als ein Stromweg bzw. -pfad dient, des Driftbereichs 13 von der ersten Hauptfläche 3 freizulegen. Die Vielzahl von RESURF-Arrays 20 ist in einem Abstand zueinander in der zweiten Richtung Y angeordnet bzw. aufgereiht.
  • Insbesondere ist die Vielzahl von RESURF-Arrays 20 in einem Abstand zueinander entlang der zueinander zeigenden Richtung (zweiten Richtung Y) sowohl des ersten Potentialbereichs 11 als auch des zweiten Potentialbereichs 12 in einem Bereich zwischen dem ersten Potentialbereich 11 und dem zweiten Potentialbereich 12 angeordnet. Insbesondere ist die Vielzahl von RESURF-Arrays 20 in einem Bereich zwischen dem Drain-Bereich 15 und dem Körperbereich 16 angeordnet. Genauer gesagt ist die Vielzahl von RESURF-Arrays 20 in einem Bereich zwischen dem Wannenbereich 14 und dem Körperbereich 16 angeordnet.
  • Vorzugsweise ist die Vielzahl von RESURF-Arrays 20 im linearen Abschnitt des Driftbereichs 13 in einem Abstand zum Kreisbogenabschnitt des Driftbereichs 13 und nicht im Kreisbogenabschnitt des Driftbereichs 13 ausgebildet. Das heißt, vorzugsweise ist die Vielzahl von RESURF-Arrays 20 in einem Bereich zwischen dem Drain-Bereich 15 und dem ersten Bereich 16A (zweiten Bereich 16B) des Körperbereichs 16 ausgebildet und nicht in einem Bereich zwischen dem Drain-Bereich 15 und dem ersten Verbindungsbereich 16C (zweiten Verbindungsbereich 16D) des Körperbereichs 16.
  • Zahl und Breite der RESURF-Arrays 20 sind beliebig und werden in Übereinstimmung mit der Breite des Driftbereichs 13 angepasst. Ferner ist die Zahl der in jedem der RESURF-Arrays 20 enthaltenen RESURF-Bereiche 21 beliebig und wird in Übereinstimmung mit der Länge des linearen Abschnitts des Driftbereichs 13 (Länge des RESURF-Arrays 20) angepasst. In dieser Ausführungsform ist eine Form (erstes Layoutbeispiel) dargestellt, bei der die Vielzahl von RESURF-Arrays 20 die RESURF-Bereiche 21 enthält, deren Zahl in jedem der RESURF-Arrays 20 gleich ist.
  • Die Vielzahl von RESURF-Bereichen 21 weist eine höhere n-Typ-Störstellenkonzentration auf als der Driftbereich 13. Vorzugsweise ist die n-Typ-Störstellenkonzentration der Vielzahl von RESURF-Bereichen 21 kleiner als die n-Typ-Störstellenkonzentration des Wannenbereichs 14. Die n-Typ-Störstellenkonzentration der Vielzahl von RESURF-Bereichen 21 kann ggf. nicht kleiner als 5 × 1015 cm-3 und nicht größer als 1 × 1017 cm-3 sein. Vorzugsweise ist die n-Typ-Störstellenkonzentration der Vielzahl von RESURF-Bereichen 21 nicht kleiner als 1 × 1016 cm-3 und nicht größer als 5 × 1016 cm-3.
  • Die Vielzahl von RESURF-Bereichen 21 ist in einem Abstand zueinander in einer Richtung (das heißt einer ersten Richtung X) senkrecht zu einer zueinander zeigenden Richtung (das heißt einer zweiten Richtung Y) von erstem und zweitem Potentialbereich 11 und 12 in jedem der RESURF-Arrays 20 angeordnet. Das heißt, die Vielzahl von RESURF-Bereichen 21 zeigt zueinander in der ersten Richtung X über einen Teil des Driftbereichs 13 in jedem der RESURF-Arrays 20. In dieser Ausführungsform ist die Vielzahl von RESURF-Bereichen 21 jeweils in einer sich in der zweiten Richtung Y erstreckenden Bandform in jedem der RESURF-Arrays 20 ausgebildet und legt einen Teil des Driftbereichs 13 von der ersten Hauptfläche 3 in einer sich in der zweiten Richtung Y erstreckenden Streifenform frei.
  • Jeder der Vielzahl von RESURF-Bereichen 21 weist einen ersten Endabschnitt an der Seite des ersten Potentialbereichs 11 und einen zweiten Endabschnitt an der Seite des zweiten Potentialbereichs 12 auf. Jeder der RESURF-Bereiche 21 weist einen Potentialgradienten auf, der in Übereinstimmung mit einem Potentialgradienten zwischen erstem und zweitem Potentialbereich 11 und 12 gebildet wird. Daher weist der erste Endabschnitt von jedem der RESURF-Bereiche 21 ein relativ hohes Potential auf und der zweite Endabschnitt von jedem der RESURF-Bereiche 21 weist ein niedrigeres Potential als der erste Endabschnitt auf.
  • Die Vielzahl von RESURF-Bereiche 21 zeigt zueinander über einen Teil des Driftbereichs 13 zwischen der Vielzahl von RESURF-Anordnungen 20 in der zweiten Richtung Y. Die Vielzahl von RESURF-Bereichen 21 legt einen Teil des Driftbereichs 13 von der ersten Hauptfläche 3 in einer sich in der ersten Richtung X zwischen der Vielzahl von RESURF-Arrays 20 erstreckenden Streifenform frei. Das heißt, die Vielzahl von RESURF-Bereichen 21 ist in der Draufsicht in der ersten und zweiten Richtung X und Y in einem Abstand zueinander matrixförmig angeordnet. Ferner legt die Vielzahl von RESURF-Bereichen 21 einen Teil des Driftbereichs 13 von der ersten Hauptfläche 3 in einer sich in der ersten und zweiten Richtung X und Y erstreckenden Gitterform frei.
  • Die Vielzahl von RESURF-Bereichen 21 ist in einem Abstand von einem unteren Abschnitt des Driftbereichs 13 in Richtung der Seite der ersten Hauptfläche 3 ausgebildet und zeigt zum zweiten Halbleiterbereich 7 über einen Teil des Driftbereichs 13. In dieser Ausführungsform ist die Vielzahl von RESURF-Bereichen 21 flacher als der Wannenbereich 14 und tiefer als der Drain-Bereich 15 ausgebildet. Das innerste RESURF-Array 20 am nächsten zum Wannenbereich 14 von der Vielzahl von RESURF-Arrays 20 kann einen einzelnen oder ein Vielzahl von RESURF-Bereichen 21, verbunden mit dem Wannenbereich 14, enthalten. Die Vielzahl von RESURF-Bereichen 21 kann natürlich auch in einem Intervall vom Wannenbereich 14 ausgebildet sein.
  • Das äußerste RESURF-Array 20 am nächsten zum Körperbereich 16 von der Vielzahl von RESURF-Arrays 20 kann einen einzelnen oder eine Vielzahl von RESURF-Bereichen 21, verbunden mit dem Körperbereich 16, enthalten. Die Vielzahl von RESURF-Bereichen 21 kann natürlich auch in einem Intervall vom Körperbereich 16 ausgebildet sein. In dieser Ausführungsform ist ein Beispiel dargestellt, in dem das innerste RESURF-Array 20 mit dem Wannenbereich 14 verbunden ist und in dem das äußerste RESURF-Array 20 in einem Intervall vom Körperbereich 16 ausgebildet ist.
  • In Bezug auf 5 weist jeder der Vielzahl von RESURF-Bereichen 21 eine erste Länge L1 entlang der ersten Richtung X und eine zweite Länge L2 entlang der zweiten Richtung Y auf. Die erste Länge L1 kann ggf. nicht kleiner als 0,5 um und nicht größer als 2 um sein. Vorzugsweise ist die erste Länge L1 nicht kleiner als 0,8 um und nicht größer als 1,5 um. Die zweite Länge L2 kann ggf. nicht kleiner als 0,5 um und nicht größer als 5 um sein. Vorzugsweise ist die zweite Länge L2 nicht kleiner als 2 um und nicht größer als 4 um. Vorzugsweise ist die zweite Länge L2 größer als die erste Länge L1 (L1 < L2).
  • Die Vielzahl von RESURF-Bereichen 21 ist in ersten Intervallen I1 in der ersten Richtung X angeordnet und ist in zweiten Intervallen I2 in der zweiten Richtung Y angeordnet (siehe 5). Das erste Intervall I1 kann ggf. nicht kleiner als 0,5 um und nicht größer als 3 um sein. Vorzugsweise ist das erste Intervall I1 nicht kleiner als 1 µm und nicht größer als 2 um. Das zweite Intervall I2 kann ggf. nicht kleiner als 0,5 um und nicht größer als 5 µm sein.
  • Vorzugsweise ist das zweite Intervall I2 nicht kleiner als 1 µm und nicht größer als 2 µm. Vorzugsweise ist das zweite Intervall I2 kleiner als das erste Intervall I1 (I2 < 112). Vorzugsweise ist die Vielzahl von RESURF-Bereichen 21 in gleichen Intervallen I1 in der ersten Richtung X angeordnet und ist in gleichen Intervallen I2 in der zweiten Richtung Y angeordnet. Das heißt, die Vielzahl von RESURF-Arrays 20 ist vorzugsweise in gleichen Intervallen in der zweiten Richtung Y angeordnet.
  • Das Halbleiterbauelement 1A enthält einen in einem Bereich zwischen der aneinander angrenzen Vielzahl von RESURF-Bereichen 21 im Oberflächenschicht-Abschnitt des Driftbereichs 13 abgegrenzten Driftfreilegungsbereich 13a. Der Driftfreilegungsbereich 13a besteht aus einem Teil des Driftbereichs 13. Die Vielzahl von Driftfreilegungsbereichen 13a erstreckt sich in der Draufsicht gitterförmig in der ersten und zweiten Richtung X und Y in einem Bereich zwischen dem ersten und zweiten Potentialbereich 11 und 12.
  • Die n-Typ-Störstellenkonzentration des Driftfreilegungsbereichs 13a ist kleiner als die n-Typ-Störstellenkonzentration des RESURF-Bereichs 21. Daher ist die Dichte eines durch den Driftfreilegungsbereich 13a fließenden elektrischen Stroms kleiner als die Dichte eines durch den RESURF-Bereich 21 fließenden elektrischen Stroms. Eine Sperrschicht wiederum, die vom Driftfreilegungsbereich 13a ausgeht und sich ausbreitet, ist größer als eine Sperrschicht, die vom RESURF-Bereich 21 ausgeht und sich verbreitet. Daher wird im Transistorbereich 9 eine Abnahme in der Durchbruchsspannung durch den Driftfreilegungsbereich 13a (Driftbereich 13) verringert und ein Ein-Widerstand Ron wird durch die Vielzahl von RESURF-Bereichen 21 (Vielzahl von RESURF-Arrays 20) mit einer relativ hohen Konzentration verringert.
  • Das Halbleiterbauelement 1A enthält einen auf der ersten Hauptfläche 3 so ausgebildeten Feldisolierfilm 22, dass er den Driftbereich 13 und die Vielzahl von RESURF-Arrays 20 (Vielzahl von RESURF-Bereichen 21) im Transistorbereich 9 abdeckt. Der Feldisolierfilm 22 enthält Siliciumoxid. In dieser Ausführungsform ist der Feldisolierfilm 22 aus einem LOCOS-(Local-Oxidation-of-Silicon-)Film hergestellt, der durch selektive Oxidation der ersten Hauptfläche 3 gebildet wird. Der Feldisolierfilm 22 kann eine Stärke von nicht weniger als 0,1 um und nicht mehr als 5 um aufweisen.
  • Die Feldisolierfilm 22 ist in einer Ringform (in dieser Ausführungsform in einer ovalen Ringform) ausgebildet und deckt in der Draufsicht einen Bereich zwischen dem Drain-Bereich 15 und dem Körperbereich 16 ab. Der Feldisolierfilm 22 enthält einen inneren Randabschnitt 22a und einen äußeren Randabschnitt 22b. In 2 ist der äußere Randabschnitt 22b des Feldisolierfilms 22 durch eine gestrichelte Linie dargestellt. Der innere Randabschnitt 22a des Feldisolierfilms 22 deckt den Wannenbereich 14 ab und legt den Drain-Bereich 15 frei.
  • Der äußere Randabschnitt 22b des Feldisolierfilms 22 ist in einem Intervall bzw. Abstand von einem inneren Rand des Körperbereichs 16 in Richtung der Seite des ersten Potentialbereichs 11 ausgebildet und legt den Körperbereich 16, den Source-Bereich 17 und den Kontaktbereich 19 frei. Der äußere Randabschnitt 22b des Feldisolierfilms 22 legt einen Teil des Driftbereichs 13 zwischen dem inneren Rand des Körperbereichs 16 und dem äußeren Randabschnitt 22b frei. Der äußere Randabschnitt 22b des Feldisolierfilms 22 kann einen Teil der Vielzahl von RESURF-Bereichen 21 zwischen dem inneren Rand des Körperbereichs 16 und dem äußeren Randabschnitt 22b freilegen.
  • Das Halbleiterbauelement 1A enthält einen äußeren Feldisolierfilm 23, so auf der ersten Hauptfläche 3 ausgebildet, dass er einen Bereich außerhalb des Transistorbereichs 9 abdeckt. Der äußere Feldisolierfilm 23 weist die gleiche Stärke auf wie der Feldisolierfilm 22 und beinhaltet das gleiche Material wie der Feldisolierfilm 22. Das heißt, in dieser Ausführung ist der äußere Feldisolierfilm 23 aus einem LOCOS-Film hergestellt. Der äußere Feldisolierfilm 23 deckt einen äußeren Rand des Körperbereichs 16 ab und legt den Körperbereich 16, den Source-Bereich 17 und den Kontaktbereich 19 frei.
  • In Bezug auf 3 bis 5 enthält das Halbleiterbauelement 1A eine auf dem Feldisolierfilm 22 angeordnete Feldelektrode 25. Die Feldelektrode 25 ist in einem Bereich zwischen dem ersten und dem zweiten Potentialbereich 11 und 12 so angeordnet, dass sie in der Draufsicht die Vielzahl von RESURF-Arrays 20 abdeckt. In dieser Ausführungsform enthält die Feldelektrode 25 leitfähiges Polysilicium (n-Typ- oder p-Typ-Polysilicium).
  • In dieser Ausführungsform ist die Feldelektrode 25 aus einem elektrisch mit dem ersten und zweiten Potentialbereich 11 und 12 verbundenen Feldwiderstandsfilm hergestellt. Insbesondere ist die Feldelektrode 25 elektrisch mit dem Drain-Bereich 15 und dem Source-Bereich 17 (mit dem Körperbereich 16 und dem Kontaktbereich 19) verbunden und bildet einen Potentialgradienten, der vom ersten Potentialbereich 11 zum zweiten Potentialbereich 12 hin allmählich abnimmt.
  • Die Feldelektrode 25 verläuft so linear entlang des RESURF-Arrays 20, dass sie jedes der Vielzahl von RESURF-Arrays 20 in der Draufsicht abdeckt. Das heißt, die Feldelektrode 25 deckt jeden der Vielzahl von RESURF-Bereichen 21 von jedem der RESURF-Arrays 20 ab. Die Feldelektrode 25 erstreckt sich in einer die Vielzahl von RESURF-Arrays 20 schneidenden linearen Form, dass sie jedes der Vielzahl von RESURF-Arrays 20 in der Draufsicht einmal abdeckt. Das heißt, wenn eine einzelne gerade Linie, die den ersten und den zweiten Potentialbereich 11 und 12 in der Draufsicht miteinander verbindet, festgelegt ist, kreuzt die Feldelektrode 25 diese gerade Linie mehrmals.
  • Die Feldelektrode 25 weist eine Vielzahl von ersten Leitungsabschnitten 25a und eine Vielzahl von zweiten Leitungsabschnitten 25b auf. Jeder der Vielzahl von ersten Leitungsabschnitten 25a deckt den linearen Abschnitt des Driftbereichs 13 in einem Bereich zwischen dem ersten und zweiten Potentialbereich 11 und 12 in der Draufsicht ab. Das heißt, jeder der Vielzahl von ersten Leitungsabschnitte 25a deckt einen Bereich zwischen dem Drain-Bereich 15 und dem ersten Bereich 16A (zweiten Bereich 16B) des Körperbereichs 16 ab.
  • Die Vielzahl von ersten Leitungsabschnitten 25a erstreckt sich jeweils in einer linearen Form in der ersten Richtung X und ist in einem Abstand zueinander in der zweiten Richtung Y in der Draufsicht angeordnet. Vorzugsweise deckt wenigstens ein erster Leitungsabschnitt 25a drei oder weniger RESURF-Arrays 20 ab. Noch besser deckt wenigstens ein erster Leitungsabschnitt 25a zwei oder weniger RESURF-Arrays 20 ab. In dieser Ausführungsform ist die Vielzahl von ersten Leitungsabschnitte 25a jeweils in einer Eins-zu-Eins-Entsprechung mit der Vielzahl von RESURF-Arrays 20 ausgebildet und deckt jedes der Vielzahl von RESURF-Arrays 20 einmal ab.
  • Das heißt, die Vielzahl von ersten Leitungsabschnitten 25a zeigt in der Draufsicht nur zum einzelnen RESURF-Array 20 in einem Abstand zu den anderen RESURF-Arrays 20. Die Vielzahl von ersten Leitungsabschnitte 25a deckt alle RESURF-Bereiche 21 eines entsprechenden RESURF-Arrays 20 ab. Das heißt, die Vielzahl von ersten Leitungsabschnitten 25a ist jeweils direkt auf einem sich in der zweiten Richtung Y im Driftfreilegungsbereich 13a erstreckenden Streifenabschnitt angeordnet. In dieser Ausführungsform deckt die Vielzahl von ersten Leitungsabschnitten 25a die gesamte Fläche aller RESURF-Bereiche 21 eines entsprechenden der RESURF-Arrays 20 ab.
  • Ein innerer Randabschnitt auf der Seite des ersten Potentialbereichs 11 der Vielzahl von ersten Leitungsabschnitten 25a kann direkt auf dem ersten Endabschnitt aller RESURF-Bereiche 21 eines entsprechenden der RESURF-Arrays 20 angeordnet sein. Ein äußerer Randabschnitt auf der Seite des zweiten Potentialbereichs 12 der Vielzahl von ersten Leitungsabschnitten 25a kann direkt auf dem zweiten Endabschnitt aller RESURF-Bereiche 21 eines entsprechenden der RESURF-Arrays 20 angeordnet sein.
  • Vorzugsweise ist der innere Randabschnitt von jedem der ersten Leitungsabschnitte 25a so ausgebildet, dass er zur Seite des ersten Potentialbereichs 11 oder zur Seite des zweiten Potentialbereichs 12 in Bezug auf den ersten Endabschnitt von jedem der RESURF-Bereiche 21 unter Berücksichtigung des Potentialgradienten von jedem der ersten Leitungsabschnitte 25a und des Potentialgradienten von jedem der RESURF-Bereiche 21 abweicht. Der äußere Randabschnitt von jedem der ersten Leitungsabschnitte 25a kann natürlich auch so ausgebildet sein, dass er zur Seite des ersten Potentialbereichs 11 oder zur Seite des zweiten Potentialbereichs 12 in Bezug auf den zweiten Endabschnitt von jedem der RESURF-Bereiche 21 abweicht.
  • Die Vielzahl von zweiten Leitungsabschnitten 25b erstreckt sich jeweils in einer linearen Form in der zweiten Richtung Y und ist in einem Abstand zueinander in der ersten Richtung Y in der Draufsicht angeordnet. Die Vielzahl von zweiten Leitungsabschnitten 25b deckt jeweils den Kreisbogenabschnitt des Driftbereichs 13 in einem Bereich zwischen dem ersten und zweiten Potentialbereich 11 und 12 in der Draufsicht ab. Das heißt, die Vielzahl von zweiten Leitungsabschnitten 25b deckt jeweils einen Bereich zwischen dem Drain-Bereich 15 und dem ersten Verbindungsbereich 16C (zweiten Verbindungsbereich 16D) des Körperbereichs 16 ab.
  • In dieser Ausführungsform erstreckt sich die Vielzahl von zweiten Leitungsabschnitten 25b jeweils kreisbogenförmig entlang des Kreisbogenabschnitts des Driftbereichs 13 und ist jeweils mit der Vielzahl von ersten Leitungsabschnitten 25a, angeordnet am linearen Abschnitt auf einer Seite des Driftbereichs 13, und mit der Vielzahl von ersten Leitungsabschnitten 25a, angeordnet am linearen Abschnitt auf der anderen Seite des Driftbereichs 13, verbunden.
  • In dieser Ausführungsform zeigt die Vielzahl von zweiten Leitungsabschnitten 25b nur zum Driftbereich 13 (Kreisbogenabschnitt) über dem Feldisolierfilm 22 und zeigt nicht zum RESURF-Array 20. Das heißt, in dieser Ausführungsform deckt die Feldelektrode 25 die Vielzahl von RESURF-Arrays 20 in ihrem sich in einer linearen Form erstreckenden Teil ab und deckt das RESURF-Array 20 in ihrem sich in einer Kreisbogenform erstreckenden Teil nicht ab.
  • Die Feldelektrode 25 umgibt den ersten Potentialbereich 11 in der Draufsicht mehrfach konzentrisch. Insbesondere verläuft die Feldelektrode 25 in der Draufsicht spiralförmig um den ersten Potentialbereich 11 herum. Die Feldelektrode 25 weist einen inneren Endabschnitt 26 auf der Seite des Drain-Bereichs 15, einen äußeren Endabschnitt 27 auf der Seite des Körperbereichs 16 und einen Spiralabschnitt 28, der sich zwischen dem inneren Endabschnitt 26 und dem äußeren Endabschnitt 27 erstreckt, auf. Die Anordnung des inneren Endabschnitts 26 und des äußeren Endabschnitts 27 ist beliebig.
  • In dieser Ausführungsform ist der innere Endabschnitt 26 im innersten ersten Leitungsabschnitt 25a ausgebildet. In dieser Ausführungsform ist der innere Endabschnitt 26 in einer Position ausgebildet, die zum Drain-Bereich 15 in der zweiten Richtung Y zeigt. Der innere Endabschnitt 26 kann zum Wannenbereich 14, zum Drain-Bereich 15 oder/und zur Vielzahl von RESURF-Bereichen 21 über den Feldisolierfilm 22 zeigen.
  • In dieser Ausführungsform ist der äußere Endabschnitt 27 im äußersten ersten Leitungsabschnitt 25a ausgebildet. In dieser Ausführungsform ist der äußere Endabschnitt 27 in einer Position ausgebildet, die zum Source-Bereich 17 in der zweiten Richtung Y zeigt. Der äußere Endabschnitt 27 kann zum Driftfreilegungsbereich 13a oder/und zur Vielzahl von RESURF-Bereichen 21 über den Feldisolierfilm 22 zeigen.
  • Der Spiralabschnitt 28 wird durch die Vielzahl von ersten Leitungsabschnitten 25a und durch die Vielzahl von zweiten Leitungsabschnitten 25b gebildet. In dieser Ausführungsform ist der Spiralabschnitt 28 in einer elliptischen Spiralform ausgebildet, die vom inneren Endabschnitt 26 zum äußeren Endabschnitt 27 hin nach außen gewunden ist, so dass sie den Drain-Bereich 15 in der Draufsicht umgibt. Der Spiralabschnitt 28 zeigt zum Driftfreilegungsbereich 13a und zur Vielzahl von RESURF-Bereichen 21 über den Feldisolierfilm 22.
  • Die Feldelektrode 25 weist eine Struktur auf, die einen Spannungsabfall in einer Spiralenrichtung vom inneren Endabschnitt 26 zum äußeren Endabschnitt 27 hin erzeugt. Das heißt, die Feldelektrode 25 bildet einen Potentialgradienten, der allmählich vom ersten Potentialbereich 11 zum zweiten Potentialbereich 12 hin abnimmt, durch ein Potential entsprechend dem Spannungsabfall in Bezug auf eine Richtung senkrecht zur Spiralenrichtung. Die Feldelektrode 25 dünnt ein elektrisches Feld innerhalb des Driftbereichs 13 aus und verringert eine Vorspannung in der elektrischen Feldverteilung im Driftbereich 13.
  • Die Feldelektrode 25 weist eine Linienbreite W auf (siehe 5). Die Linienbreite W ist eine Breite in einer Richtung senkrecht zu einer Erstreckungsrichtung (das heißt Spiralenrichtung) der Feldelektrode 25. Die Linienbreite W kann ggf. nicht kleiner als 0,5 um und nicht größer als 3 um sein. Vorzugsweise ist die Linienbreite W nicht kleiner als 0,8 um und nicht größer als 2 um. Die Linienbreite W kann größer gleich der zweiten Länge L2 des RESURF-Bereichs 21 sein (L2 ≤ W) oder sie kann kleiner sein als die zweite Länge L2 (L2 > W). In dieser Ausführungsform ist die Linienbreite W im Wesentlichen gleich der zweiten Länge L2 von jedem der RESURF-Bereiche 21 (L2 ≈ W).
  • Die Feldelektrode 25 kann mit einer im Wesentlichen konstanten Linienbreite W im linearen Abschnitt (erster Leitungsabschnitt 25a) und im Kreisbogenabschnitt (zweiter Leitungsabschnitt 25b) ausgebildet sein. Wenn die Breite des Driftbereichs 13 zur Mitte des Kreisbogenabschnitts hin allmählich zunimmt, kann beispielsweise auch die Linienbreite W der Feldelektrode 25 (zweiter Leitungsabschnitt 25b) vom linearen Abschnitt (erster Leitungsabschnitt 25a) zur Mitte des Kreisbogenabschnitts hin allmählich zunehmen.
  • Der Widerstandswert der Feldelektrode 25 kann ggf. nicht kleiner als 10 MΩ und nicht größer als 100 MΩ betragen. Der Schritt der Feldelektrode 25 kann ggf. nicht kleiner als 1,5 um und nicht größer als 10 um sein. Der Schritt der Feldelektrode 25 ist ein Abschnitt zwischen aneinander angrenzenden zwei ersten Leitungsabschnitten 25a (zweiten Leitungsabschnitten 25b) (das heißt ein Wicklungsschritt des Spiralabschnitts 28).
  • Vorzugsweise ist der Schritt der Feldelektrode 25 größer gleich 2 um. Die Zahl der Wicklungsumdrehungen der Feldelektrode 25 kann ggf. nicht kleiner als 5 und nicht größer als 50 sein. Die Linienbreite W, der Widerstandswert, der Schritt und die Zahl der Wicklungsumdrehungen der Feldelektrode 25 sind beliebig und werden in Übereinstimmung mit einem zu entspannenden elektrischen Feld oder in Übereinstimmung mit dem Layout der Vielzahl von RESURF-Arrays 20 angepasst.
  • Das Halbleiterbauelement 1A enthält eine in einem Bereich an der mehr nach innen angeordneten Seite als die Feldelektrode 25 auf dem Feldisolierfilm 22 angeordnete innere Feldelektrode 29. In dieser Ausführungsform ist die innere Feldelektrode 29 in einem von der Feldelektrode 25 umgebenen Bereich angeordnet und ist auf das gleiche elektrische Potential festgelegt wie der erste Potentialbereich 11 (Drain-Bereich 15). Die innere Feldelektrode 29 weist eine Stärke gleich der der Feldelektrode 25 auf und ist aus dem gleichen Material (das heißt aus leitfähigen Polysilicium) wie die Feldelektrode 25 hergestellt.
  • Die innere Feldelektrode 29 ist in einem Bereich zwischen dem Drain-Bereich 15 und der Feldelektrode 25 in einem Intervall vom Drain-Bereich 15 und von der Feldelektrode 25 in der Draufsicht angeordnet. In dieser Ausführungsform ist die innere Feldelektrode 29 ringförmig (insbesondere in einer ovalen Ringform) um den Drain-Bereich 15 herum ausgebildet.
  • Die innere Feldelektrode 29 kann zum Wannenbereich 14 über den Feldisolierfilm 22 zeigen. Vorzugsweise ist die innere Feldelektrode 29 in einem Intervall von der Vielzahl von RESURF-Bereichen 21 in Richtung des Drain-Bereichs 15 in der Draufsicht ausgebildet. Die innere Feldelektrode 29 kann natürlich auch wenigstens einen Teil der Vielzahl von im innersten RESURF-Array 20 enthaltenen RESURF-Bereichen 21 abdecken.
  • Die innere Feldelektrode 29 enthält einen inneren Randabschnitt 29a und einen äußeren Randabschnitt 29b. Vorzugsweise ist der innere Randabschnitt 29a mit einem im Wesentlichen konstanten Intervall zwischen dem inneren Randabschnitt 29a und dem Drain-Bereich 15 ausgebildet. Vorzugsweise ist der äußere Randabschnitt 29b mit einem im Wesentlichen konstanten Intervall zwischen dem äußeren Randabschnitt 29b und der Feldelektrode 25 ausgebildet. Vorzugsweise ist der Abstand zwischen der inneren Feldelektrode 29 und der Feldelektrode 25 gleich dem Schritt der Feldelektrode 25.
  • In dieser Ausführungsform ist die innere Feldelektrode 29 mit einer nicht konstanten Breite entlang einer Umfangsrichtung ausgebildet. Insbesondere weist die innere Feldelektrode 29 einen Feldvorsprungsabschnitt 30 im äußeren Randbereich 29b auf. Der Feldvorsprungsabschnitt 30 ragt in Richtung der Feldelektrode 25 vor, so dass er sich einem vorderen Ende des inneren Endabschnitts 26 der Feldelektrode 25 nähert. Der Feldvorsprungsabschnitt 30 hält einen Abstand zwischen der inneren Feldelektrode 29 und der Feldelektrode 25 im Wesentlichen konstant und verringert eine durch den inneren Endabschnitt 26 der Feldelektrode 25 verursachte Vorspannung im elektrischen Feld.
  • In dieser Ausführungsform ist die innere Feldelektrode 29 mit der Feldelektrode 25 verbunden und auf das gleiche elektrische Potential festgelegt wie der innere Endabschnitt 26. Insbesondere ist der Feldvorsprungsabschnitt 30 mit dem vorderen Ende des inneren Endabschnitts 26 verbunden. Wenn es möglich ist, sowohl die innere Feldelektrode 29 als auch den inneren Endabschnitt 26 auf das gleiche elektrische Potential festzulegen, muss die innere Feldelektrode 29 nicht unbedingt mit dem inneren Endabschnitt 26 verbunden sein. Somit kann die innere Feldelektrode 29 zum vorderen Ende des inneren Endabschnitts 26 in der Spiralenrichtung der Feldelektrode 25 zeigen. Ferner ist das Vorhandensein oder Fehlen der inneren Feldelektrode 29 beliebig und es kann bei Bedarf auf sie verzichtet werden.
  • Die Linienbreite der inneren Feldelektrode 29 kann ggf. nicht kleiner als 1 µm und nicht größer als 15 µm sein. Vorzugsweise ist die innere Feldelektrode 29 breiter ausgebildet als die Feldelektrode 25. Vorzugsweise ist die Linienbreite der inneren Feldelektrode 29 nicht kleiner als das 1,5-fache und nicht größer als das 5-fache der Linienbreite W der Feldelektrode 25. Die innere Feldelektrode 29 kann natürlich auch mit einer Linienbreite kleiner gleich der Linienbreite W ausgebildet sein.
  • In Bezug auf 3 und 4 enthält das Halbleiterbauelement 1A einen den Kanalbereich 18 auf der ersten Hauptfläche 3 abdeckenden Gate-Isolierfilm 31. Die Gate-Isolierfilm 31 weist eine geringere Stärke auf als die Stärke des Feldisolierfilms 22 und ist mit dem Feldisolierfilm 22 (äußerer Randbereich 22b) verbunden. Die Stärke des Gate-Isolierfilms 31 kann ggf. nicht kleiner als 10 nm und nicht größer als 200 nm sein. In dieser Ausführungsform ist der Gate-Isolierfilm 31 aus Siliciumoxid hergestellt. Der Gate-Isolierfilm 31 ist in einer sich in der Draufsicht entlang des Kanalbereichs 18 erstreckenden Bandform ausgebildet und legt den Source-Bereich 17 und den Kontaktbereich 19 frei.
  • In dieser Ausführungsform ist der Gate-Isolierfilm 31 in der Draufsicht ringförmig (insbesondere in einer ovalen Ringform) um den Feldisolierfilm 22 herum ausgebildet. Der Gate-Isolierfilm 31 deckt den Driftbereich 13 (Driftfreilegungsbereich 13a) in einem Bereich zwischen dem inneren Rand des Körperbereichs 16 und dem äußeren Randabschnitt 22b des Feldisolierfilms 22 ab. Der Gate-Isolierfilm 31 kann wenigstens einen Teil der Vielzahl von RESURF-Bereichen 21 (äußerstes RESURF-Array 20) abdecken.
  • Das Halbleiterbauelement 1A enthält eine auf dem Gate-Isolierfilm 31 angeordnete Gate-Elektrode 32. Die Gate-Elektrode 32 weist eine Stärke im Wesentlichen entsprechend der Feldelektrode 25 auf und ist aus dem gleichen Material wie die Feldelektrode 25 (das heißt aus leitfähigem Polysilicium) hergestellt. Die Gate-Elektrode 32 kann entweder einen n-Typ-Bereich oder einen p-Typ-Bereich im leitfähigen Polysilicium enthalten oder beides.
  • Die Gate-Elektrode 32 zeigt zum Driftbereich 13 (Driftfreilegungsbereich 13a) und zum Kanalbereich 18 über den Gate-Isolierfilm 31. Die Gate-Elektrode 32 kann zu wenigstens einem Teil der Vielzahl von RESURF-Bereichen 21 (äußerstes RESURF-Array 20) über den Gate-Isolierfilm 31 zeigen.
  • Die Gate-Elektrode 32 ist in der Draufsicht in einer sich entlang des Feldisolierfilms 22 erstreckenden Bandform ausgebildet. In dieser Ausführungsform ist die Gate-Elektrode 32 in der Draufsicht ringförmig (insbesondere in einer ovalen Ringform) um den Feldisolierfilm 22 herum ausgebildet. Die Gate-Elektrode 32 weist einen Ausleitabschnitt 33 auf, der von oberhalb des Gate-Isolierfilms 31 auf den Feldisolierfilm 22 ausleitet. Der Ausleitabschnitt 33 ist in einer die Feldelektrode 25 in einem Abstand von der Feldelektrode 25 umgebenden Ringform (insbesondere einer ovalen Ringform) ausgebildet.
  • Der Ausleitabschnitt 33 zeigt zum Driftfreilegungsbereich 13a (Driftbereich 13) über den Feldisolierfilm 22. In dieser Ausführungsform zeigt der Ausleitabschnitt 33 zur Vielzahl von RESURF-Bereichen 21 über den Feldisolierfilm 22. Vorzugsweise ist der Ausleitabschnitt 33 mit einem im Wesentlichen konstanten Intervall zwischen dem Ausleitabschnitt 33 und der Feldelektrode 25 ausgebildet. Vorzugsweise ist der Abstand zwischen dem Ausleitabschnitt 33 und der Feldelektrode 25 gleich dem Schritt der Feldelektrode 25.
  • Die Gate-Elektrode 32 enthält einen Gate-Innenrandabschnitt 32a und einen Gate-Außenrandabschnitt 32b. Der Gate-Innenrandabschnitt 32a wird durch den Ausleitabschnitt 33 gebildet. Vorzugsweise ist der Gate-Innenrandabschnitt 32a mit einem im Wesentlichen konstanten Intervall zwischen dem Gate-Innenrandabschnitt 32a und der Feldelektrode 25 ausgebildet. Vorzugsweise ist der Abstand zwischen der Gate-Elektrode 32 und der Feldelektrode 25 gleich dem Schritt der Feldelektrode 25. Der Gate-Außenrandabschnitt 32b ist in einem Bereich ausgebildet, in dem der Gate-Außenrandabschnitt 32b in der Draufsicht mit dem Körperbereich 16 übereinstimmt. Vorzugsweise ist der Gate-Außenrandabschnitt 32b mit einem im Wesentlichen konstanten Intervall zwischen dem Gate-Außenrandabschnitt 32b und dem äußeren Randabschnitt des Feldisolierfilms 22 ausgebildet.
  • In dieser Ausführungsform ist die Gate-Elektrode 32 mit einer nicht konstanten Breite entlang einer Umfangsrichtung ausgebildet. Insbesondere weist die Gate-Elektrode 32 einen Gate-Vorsprungsabschnitt 34 auf, der in Richtung der Seite des ersten Potentialbereichs 11 im Ausleitabschnitt 33 hervorsteht. Der Gate-Vorsprungsabschnitt 34 steht in Richtung der Feldelektrode 25 hervor, so dass er sich einem vorderen Ende des äußeren Endabschnitts 27 in der Spiralenrichtung der Feldelektrode 25 nähert. Der Gate-Vorsprungsabschnitt 34 zeigt zum vorderen Ende des äußeren Endabschnitts 27 in der Spiralenrichtung der Feldelektrode 25. Der Gate-Vorsprungsabschnitt 34 hält einen Abstand zwischen der Gate-Elektrode 32 und der Feldelektrode 25 im Wesentlichen konstant und verringert eine durch den äußeren Endabschnitt 27 der Feldelektrode 25 verursachte Vorspannung im elektrischen Feld.
  • In Bezug auf 4 enthält das Halbleiterbauelement 1A eine den Transistorbereich 9 auf der ersten Hauptfläche 3 abdeckende Isolierschicht 40. Die Isolierschicht 40 besteht aus einer mehrschichtigen Verdrahtungsstruktur mit einem Schichtaufbau, bei dem eine Vielzahl von Zwischenschicht-Isolierfilmen 41 und eine Vielzahl von Verdrahtungsfilmen 42 abwechselnd aufeinander gestapelt sind. Die Zahl der gestapelten Schichten des Zwischenschicht-Isolierfilms 41 und der Verdrahtungsfilme 42 ist beliebig und nicht auf einen bestimmten numerischen Wert beschränkt. Die mehrschichtige Verdrahtungsstruktur kann einen Schichtaufbau aufweisen, bei dem drei oder mehr Zwischenschicht-Isolierfilme 41 und drei oder mehr Verdrahtungsfilme 42 abwechselnd aufeinander gestapelt sind. In dieser Ausführungsform enthält die Vielzahl von Zwischenschicht-Isolierfilmen 41 eine erste und eine zweite Zwischenschicht-Isolierschicht 41A und 41B und die Vielzahl von Verdrahtungsfilmen 42 enthält einen ersten und einen zweiten Verdrahtungsfilm 42A und 42B.
  • Jeder der Zwischenschicht-Isolierfilme 41 enthält wenigstens einen Siliciumoxidfilm und einen Siliciumnitridfilm. Jeder der Zwischenschicht-Isolierfilme 41 kann eine einschichtige Struktur aufweisen, bestehend aus einem Siliciumoxidfilm oder einem Siliciumnitridfilm. Jeder der Zwischenschicht-Isolierfilme 41 kann eine geschichtete Struktur aufweisen, in der wenigstens ein Siliciumoxidfilm und wenigstens ein Siliciumnitridfilm in einer beliebigen Reihenfolge aufeinander gestapelt sind. Jeder der Verdrahtungsfilme 42 kann wenigstens ein Element aus der Gruppe enthaltend einen Al-Film, einen Cu-Film, einen AlSiCu-Legierungs-Film, einen AlSi-Legierungs-Film und einen AlCu-Legierungs-Film enthalten.
  • Die Vielzahl von ersten Verdrahtungsfilmen 42A ist auf dem ersten Zwischenschicht-Isolierfilm 41A angeordnet. Die Vielzahl von ersten Verdrahtungsfilmen 42A ist jeweils mit einem entsprechenden zu verbindenden Objekt durch eine einzelne oder eine Vielzahl von ersten Durchgangselektroden 43 durch den ersten Zwischenschicht-Isolierfilm 41A elektrisch verbunden. Die erste Durchgangselektrode 43 kann eine Wolfram-Steckelektrode sein. Insbesondere enthält die Vielzahl von ersten Verdrahtungsfilmen 42A eine erste Drain-Verdrahtung 44, eine erste Source-Verdrahtung 45, eine erste Gate-Verdrahtung 46, eine innere Feldverdrahtung 47 und eine äußere Feldverdrahtung 48.
  • Die erste Drain-Verdrahtung 44 ist durch die einzelne oder die Vielzahl von ersten Durchgangselektroden 43 elektrisch mit dem Drain-Bereich 15 verbunden. Die erste Source-Verdrahtung 45 ist durch die einzelne oder die Vielzahl von ersten Durchgangselektroden 43 elektrisch mit dem Source-Bereich 17 (Körperbereich 16 und Kontaktbereich 19) verbunden. Die erste Gate-Verdrahtung 46 ist durch die einzelne oder die Vielzahl von ersten Durchgangselektroden 43 elektrisch mit der Gate-Elektrode 32 verbunden.
  • Die innere Feldverdrahtung 47 ist durch die einzelne oder die Vielzahl von ersten Durchgangselektroden 43 elektrisch mit dem inneren Endabschnitt 26 der Feldelektrode 25 verbunden. Die innere Feldverdrahtung 47 kann über die einzelne oder die Vielzahl von ersten Durchgangselektroden 43 elektrisch mit der inneren Feldelektrode 29 verbunden sein. Die innere Feldverdrahtung 47 kann integral mit der ersten Drain-Verdrahtung 44 ausgebildet sein. Die äußere Feldverdrahtung 48 ist durch die einzelne oder die Vielzahl der ersten Durchgangselektroden 43 mit dem äußeren Endabschnitt 27 der Feldelektrode 25 elektrisch verbunden. Die äußere Feldverdrahtung 48 kann integral mit der ersten Source-Verdrahtung 45 ausgebildet sein.
  • Die Vielzahl von zweiten Verdrahtungsfilmen 42B ist auf dem zweiten Zwischenschicht-Isolierfilm 41B angeordnet. Die Vielzahl von zweiten Verdrahtungsfilmen 42B ist jeweils mit einem entsprechenden zu verbindenden Objekt durch eine einzelne oder eine Vielzahl von zweiten Durchgangselektroden 49 durch den zweiten Zwischenschicht-Isolierfilm 41B elektrisch verbunden. Die zweite Durchgangselektrode 49 kann eine Wolfram-Steckelektrode sein. Insbesondere enthält die Vielzahl von zweiten Verdrahtungsfilmen 42B eine zweite Drain-Verdrahtung 50, eine zweite Source-Verdrahtung 51 und eine zweite Gate-Verdrahtung (nicht dargestellt).
  • Die zweite Drain-Verdrahtung 50 ist durch die Vielzahl von zweiten Durchgangselektroden 49 elektrisch mit der ersten Drain-Verdrahtung 44 und mit der inneren Feldverdrahtung 47 verbunden. Die zweite Drain-Verdrahtung 50 deckt den Drain-Bereich 15 und die innere Feldverdrahtung 47 in der Draufsicht ab. Vorzugsweise deckt die zweite Drain-Verdrahtung 50 die gesamte Fläche des Drain-Bereichs 15 und die gesamte Fläche der inneren Feldverdrahtung 47 in der Draufsicht ab.
  • Vorzugsweise ist die zweite Drain-Verdrahtung 50 an einer Position angeschlossen, die in der Draufsicht zur inneren Feldelektrode 29 zeigt. Noch besser ist die zweite Drain-Verdrahtung 50 an einer Position angeschlossen, die in der Draufsicht zum innersten ersten Leitungsabschnitt 25a der Feldelektrode 25 (zum innersten RESURF-Array 20) zeigt.
  • Die zweite Source-Verdrahtung 51 ist durch die Vielzahl von zweiten Durchgangselektroden 49 elektrisch mit der ersten Source-Verdrahtung 45 und mit der äußeren Feldverdrahtung 48 verbunden. Die zweite Source-Verdrahtung 51 ist in einer sich entlang des Körperbereichs 16 in der Draufsicht erstreckenden Ringform ausgebildet. Vorzugsweise deckt die zweite Source-Verdrahtung 51 die Gate-Elektrode 32 und die äußere Feldverdrahtung 48 in der Draufsicht ab.
  • Vorzugsweise deckt die zweite Source-Verdrahtung 51 in der Draufsicht die gesamte Fläche des Körperbereichs 16, die gesamte Fläche der Gate-Elektrode 32 und die gesamte Fläche der äußeren Feldverdrahtung 48 ab. Noch besser ist die zweite Source-Verdrahtung 51 an einer Position angeschlossen, die in der Draufsicht zum äußersten ersten Leitungsabschnitt 25a der Feldelektrode 25 (zum äußersten RESURF-Array 20) zeigt.
  • Nachfolgend sind weitere Layout-Beispiele für das RESURF-Array 20 und die Feldelektrode 25 dargestellt. 6A bis 6L zeigen Draufsichten, die jeweils ein zweites bis dreizehntes Layout-Beispiel für das RESURF-Array 20 und die Feldelektrode 25 wie in 3 dargestellt zeigen. Der Übersichtlichkeit halber ist in 6A bis 6L die Vielzahl von RESURF-Bereichen 21 schraffiert dargestellt und die Feldelektrode 25 ist durch eine dicke Linie dargestellt.
  • In Bezug auf 6A kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) die gesamte Fläche jedem der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er vom ersten Endabschnitt der Vielzahl von RESURF-Bereichen 21 (von der Seite des ersten Potentialbereichs 11) in Richtung der Seite des ersten Potentialbereichs 11 hervorsteht und vom zweiten Endabschnitt der Vielzahl von RESURF-Bereichen 21 (von der Seite des zweiten Potentialbereichs 12) in Richtung der Seite des zweiten Potentialbereichs 12 hervorsteht. Das heißt, wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine die zweite Länge L2 eines entsprechenden der RESURF-Bereiche 21 überschreitende Linienbreite W (L2 < W) aufweisen.
  • In Bezug auf 6B kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) einen Teil von jedem der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er den ersten Endabschnitt der Vielzahl von RESURF-Bereichen 21 freilegt und den zweiten Endabschnitt der Vielzahl von RESURF-Bereichen 21 abdeckt. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine Linienbreite W (L2 > W) kleiner als die zweite Länge L2 des entsprechenden RESURF-Bereichs 21 aufweisen.
  • Wenigstens ein erster Linienabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann jeden der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er vom zweiten Endabschnitt der Vielzahl von RESURF-Bereichen 21 in Richtung der Seite des zweiten Potentialbereichs 12 hervorsteht. Ein äußerer Randabschnitt von wenigstens einem ersten Leitungsabschnitt 25a (in dieser Ausführungsform einer Vielzahl von solchen) kann direkt auf dem zweiten Endabschnitt des RESURF-Bereichs 21 des entsprechenden RESURF-Arrays 20 angeordnet sein.
  • In Bezug auf 6C kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) einen Teil von jedem der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er den ersten Endabschnitt der Vielzahl von RESURF-Bereichen 21 abdeckt und den zweiten Endabschnitt der Vielzahl von RESURF-Bereichen 21 freilegt. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine Linienbreite W (L2 > W) kleiner als die zweite Länge L2 des entsprechenden RESURF-Bereichs 21 aufweisen.
  • Wenigstens ein erster Linienabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann jeden der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er vom ersten Endabschnitt der Vielzahl von RESURF-Bereichen 21 in Richtung der Seite des ersten Potentialbereichs 11 hervorsteht. Der äußere Randabschnitt von wenigstens einem ersten Leitungsabschnitt 25a (in dieser Ausführungsform einer Vielzahl von solchen) kann direkt auf dem ersten Endabschnitt des RESURF-Bereichs 21 des entsprechenden RESURF-Arrays 20 angeordnet sein.
  • In Bezug auf 6D kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) einen Teil von jedem der Vielzahl von RESURF-Bereichen 21 abdecken, so dass er den ersten und zweiten Endabschnitt der Vielzahl von RESURF-Bereichen 21 freilegt und einen Innenabschnitt der Vielzahl von RESURF-Bereichen 21 abdeckt. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine Linienbreite W (L2 > W) kleiner als die zweite Länge L2 des entsprechenden RESURF-Bereichs 21 aufweisen.
  • In Bezug auf 6E kann wenigstens ein RESURF-Array 20(in dieser Ausführungsform eine Vielzahl von solchen) die Vielzahl von RESURF-Bereichen 21 enthalten, die so angeordnet sind, dass sie in der zweiten Richtung Y voneinander abweichen, so dass sich ihre relativen Positionen in der zweiten Richtung Y voneinander unterscheiden. Insbesondere enthält die Vielzahl von RESURF-Bereichen 21 jeweils eine Vielzahl von ersten RESURF-Bereichen 21a und eine Vielzahl von zweiten RESURF-Bereichen 21b, abwechselnd in der ersten Richtung X angeordnet.
  • Ein erster Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b ist in einem Bereich auf der Seite des zweiten Potentialbereichs 12 in Bezug auf einen ersten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a angeordnet. Ein zweiter Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b ist in einem Bereich auf der Seite des zweiten Potentialbereichs 12 in Bezug auf einen zweiten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a angeordnet.
  • Die ersten Endabschnitte der Vielzahl von ersten RESURF-Bereiche 21a können auf der gleichen sich in der ersten Richtung X erstreckenden geraden Linie angeordnet sein oder sie können auf verschiedenen geraden Linien angeordnet sein. Die zweiten Endabschnitte der Vielzahl von ersten RESURF-Bereichen 21a können auf der gleichen sich in der ersten Richtung X erstreckenden geraden Linie angeordnet sein oder sie können auf verschiedenen geraden Linien angeordnet sein. Die ersten Endabschnitte der Vielzahl von zweiten RESURF-Bereichen 21b können auf der gleichen sich in der ersten Richtung X erstreckenden geraden Linie angeordnet sein oder sie können auf verschiedenen geraden Linien angeordnet sein. Die zweiten Endabschnitte der Vielzahl von zweiten RESURF-Bereichen 21b können auf der gleichen sich in der ersten Richtung X erstreckenden geraden Linie angeordnet sein oder sie können auf verschiedenen geraden Linien angeordnet sein.
  • In diesem Fall kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) einen Teil von jedem der Vielzahl von RESURF-Bereichen 21 abdecken, um den ersten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a und den zweiten Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b abzudecken und den zweiten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a und den ersten Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b freizulegen. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine Linienbreite W (L2 > W) kleiner als die zweite Länge L2 des entsprechenden RESURF-Bereichs 21 aufweisen.
  • Wenigstens ein erster Linienabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann jeden der Vielzahl von ersten RESURF-Bereichen 21a abdecken, so dass er vom zweiten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a in Richtung der Seite des zweiten Potentialbereichs 12 hervorsteht. Zusätzlich kann wenigstens ein erster Linienabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) jeden der Vielzahl von zweiten RESURF-Bereichen 21b abdecken, so dass er vom ersten Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b in Richtung der Seite des ersten Potentialbereichs 11 hervorsteht.
  • Der äußere Randabschnitt von wenigstens einem ersten Leitungsabschnitt 25a (in dieser Ausführungsform einer Vielzahl von solchen) kann direkt auf dem zweiten Endabschnitt des ersten RESURF-Bereichs 21a des entsprechenden RESURF-Arrays 20 angeordnet sein. Der innere Randabschnitt von wenigstens einem ersten Leitungsabschnitt 25a (in dieser Ausführungsform einer Vielzahl von solchen) kann direkt auf dem zweiten Endabschnitt des zweiten RESURF-Bereichs 21b des entsprechenden RESURF-Arrays 20 angeordnet sein.
  • Natürlich kann auch wenigstens ein erster Leitungsabschnitt 25a jeden der Vielzahl von RESURF-Bereichen 21 abdecken, um den zweiten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a und den ersten Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b abzudecken und den ersten Endabschnitt der Vielzahl von ersten RESURF-Bereichen 21a und den zweiten Endabschnitt der Vielzahl von zweiten RESURF-Bereichen 21b freizulegen.
  • In Bezug auf 6F kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) einen Bereich zwischen einer aneinander angrenzenden Vielzahl von RESURF-Arrays 20 abdecken, um die aneinander angrenzende Vielzahl von RESURF-Arrays 20 teilweise abzudecken. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann eine Linienbreite W (L2 > W) kleiner als die zweite Länge L2 des entsprechenden RESURF-Bereichs 21 aufweisen.
  • In dieser Ausführungsform deckt wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) den zweiten Endabschnitt von jedem der Vielzahl von RESURF-Bereichen 21 des RESURF-Arrays 20 auf einer Seite (auf der Seite des ersten Potentialbereichs 11) und den ersten Endabschnitt von jedem der Vielzahl von RESURF-Bereichen 21 des RESURF-Arrays 20 auf der anderen Seite (auf der Seite des zweiten Potentialbereichs 12) ab. Das heißt, jeder der ersten Leitungsabschnitte 25a ist direkt auf einer Vielzahl von sich in der ersten und zweiten Richtung X und Y im Driftfreilegungsbereich 13a in der Draufsicht erstreckenden Querabschnitten angeordnet und legt einen Streifenabschnitt des Driftfreilegungsbereichs 13a frei.
  • In Bezug auf 6G kann die Vielzahl von RESURF-Bereichen 21 von wenigstens einem RESURF-Array 20 (in dieser Ausführungsform einer Vielzahl von solchen) so angeordnet sein, dass sie in der ersten Richtung X in Bezug auf die Vielzahl von RESURF-Bereichen 21 des angrenzenden RESURF-Arrays 20 abweicht. Das heißt, die Vielzahl von RESURF-Bereichen 21 kann entsprechend der Vielzahl von RESURF-Arrays 20 in einer gestaffelten Form mit Intervallen dazwischen in der ersten und zweiten Richtung X und Y angeordnet sein. In dieser Ausführungsform ist die Vielzahl von RESURF-Bereichen 21 von jedem der RESURF-Arrays 20 so angeordnet, dass sie in der ersten Richtung X abweicht und nicht zur Vielzahl von RESURF-Bereichen 21 des angrenzenden RESURF-Arrays 20 in der zweiten Richtung Y zeigt.
  • In Bezug auf 6H kann wenigstens ein RESURF-Array 20 (in dieser Ausführungsform eine Vielzahl von solchen) die Vielzahl von RESURF-Bereichen 21 enthalten, von denen jeder in einer sich in der ersten Richtung X erstreckenden Bandform ausgebildet ist. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann sich in einer Bandform entlang der entsprechenden Vielzahl von RESURF-Bereichen 21 (des RESURF-Arrays 20) erstrecken, um die Vielzahl von RESURF-Bereichen 21 abzudecken.
  • In Bezug auf 6I kann wenigstens ein RESURF-Array 20 (in dieser Ausführungsform eine Vielzahl von solchen) wenigstens einen sich in der ersten Richtung X erstreckenden ersten RESURF-Bereich 21α (in dieser Ausführungsform eine Vielzahl von solchen) und wenigstens einen sich in der zweiten Richtung Y erstreckenden zweiten RESURF-Bereich 21β (in dieser Ausführungsform eine Vielzahl von solchen) enthalten. In dieser Ausführungsform enthält jedes der RESURF-Arrays 20 die Vielzahl von ersten RESURF-Bereichen 21α und die Vielzahl von zweiten RESURF-Bereichen 21β, abwechselnd angeordnet in der ersten Richtung X.
  • Die Vielzahl von ersten RESURF-Bereichen 21α kann eine dritte Länge L3 in der ersten Richtung X aufweisen und kann eine vierte Länge L4 in der zweiten Richtung Y aufweisen. Die Vielzahl von zweiten RESURF-Bereichen 21β kann eine fünfte Länge L5 in der ersten Richtung X und eine sechste Länge L6 in der zweiten Richtung Y aufweisen. Die fünfte Länge L5 kann größer gleich der dritten Länge L3 sein oder kann kleiner als die dritte Länge L3 sein. Die sechste Länge L6 kann größer gleich der vierten Länge L4 sein oder kann kleiner als die vierte Länge L4 sein.
  • Jeder der RESURF-Bereiche kann wenigstens einen RESURF-Bereich 21 enthalten, in dem die Vielzahl von ersten RESURF-Bereichen 21α und die Vielzahl von zweiten RESURF-Bereichen 21β in der Draufsicht mäanderförmig miteinander verbunden sind. Wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) kann sich in einer Bandform entlang des entsprechenden RESURF-Arrays 20 erstrecken, um die Vielzahl von ersten RESURF-Bereichen 21α und die Vielzahl von zweiten RESURF-Bereichen 21β abzudecken.
  • In Bezug auf 6J kann wenigstens ein RESURF-Array 20 (in dieser Ausführungsform eine Vielzahl von solchen) wenigstens einen RESURF-Bereich 21 (in dieser Ausführungsform eine Vielzahl von solchen), ausgebildet in einer anderen Form als die Bandform in der Draufsicht, enthalten. In dieser Ausführungsform ist die Vielzahl von RESURF-Bereichen 21 in der Draufsicht kreisförmig ausgebildet. Die Vielzahl von RESURF-Bereiche 21 kann in der Draufsicht eine polygonale oder elliptische Form aufweisen, die sich von der viereckigen Form unterscheidet.
  • In Bezug auf 6K kann wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) eine Vielzahl von RESURF-Arrays 20 (zwei oder mehr) abdecken. Vorzugsweise deckt wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) drei oder weniger RESURF-Arrays 20 ab. Noch besser deckt wenigstens ein erster Leitungsabschnitt 25a (in dieser Ausführungsform eine Vielzahl von solchen) nur ein RESURF-Array 20 ab.
  • In Bezug auf 6L kann die Vielzahl von ersten Leitungsabschnitten 25a das einzelne RESURF-Array 20 abdecken. Das heißt, die Feldelektrode 25 (Spiralabschnitt 28) kann das einzelne RESURF-Array 20 mehrmals kreuzen. In diesem Beispiel ist die Feldelektrode 25 (Spiralabschnitt 28) so herum angeordnet, dass zwei erste Leitungsabschnitte 25a das einzelne RESURF-Array 20 abdecken; die Feldelektrode 25 (Spiralabschnitt 28) kann aber auch so herum angeordnet sein, dass drei oder mehr erste Leitungsabschnitte 25a das einzelne RESURF-Array 20 abdecken.
  • Die Anordnung sowohl des RESURF-Arrays 20 als auch der Feldelektrode 25 ist beliebig, auch wenn das erste bis dreizehnte Anordnungsbeispiel sowohl des RESURF-Arrays 20 als auch der Feldelektrode 25 in 5 und 6A bis 6L dargestellt sind. Das RESURF-Array 20 und die Feldelektrode 25 können in einem anderen Layout als wie beim ersten bis dreizehnten Layout-Beispiel ausgebildet sein. Das RESURF-Array 20 und die Feldelektrode 25 können in einem Layout-Beispiel ausgebildet sein, in dem wenigstens zwei von erstem bis dreizehntem Layout-Beispiel miteinander kombiniert sind.
  • Das heißt, jedes oder eine Vielzahl von erstem bis dreizehntem Layout-Beispiel kann zu einem beliebigen von erstem bis dreizehntem Layout-Beispiel kombiniert sein. Genauer gesagt, die Form von einem oder einer Vielzahl von RESURF-Arrays 20 des ersten bis dreizehnten Layout-Beispiels kann zur Form eines beliebigen RESURF-Arrays 20 des ersten bis dreizehnten Layout-Beispiels kombiniert sein. Darüber hinaus kann die Form von einer oder einer Vielzahl von Feldelektroden 25 des ersten bis dreizehnten Anordnungsbeispiels zur Form einer beliebigen Feldelektrode 25 des ersten bis dreizehnten Anordnungsbeispiels kombiniert sein.
  • 7 zeigt einen Graphen zur Darstellung von Durchbruchcharakteristiken (Istmesswerte) des in 2 dargestellten Transistorbereichs 9. In 7 stellt die vertikale Achse den Drain-Strom IDS [A] dar und die horizontale Achse stellt die Drain-Spannung VDS [V] dar. In 7 sind eine erste Charakteristik S1 und eine zweite Charakteristik S2 dargestellt. Die erste Charakteristik S1 zeigt eine Durchbruchcharakteristik des Transistorbereichs 9 gemäß einem Referenzbeispiel und die zweite Charakteristik S2 zeigt eine Durchbruchcharakteristik des Transistorbereichs 9 gemäß dieser Ausführungsform. Im Transistorbereich 9 gemäß dem Referenzbeispiel ist der RESURF-Bereich 21 gleichmäßig in der gesamten Fläche eines als Stromweg im Driftbereich 13 dienenden Bereichs ausgebildet.
  • Die Charakteristik einer Durchbruchspannung VBD wird durch Anlegen einer Source-Spannung VSS von 0 V am Source-Bereich 17 und durch Anlegen einer Gatespannung VGS von 0 V an der Gate-Elektrode 32 und durch Anlegen einer Drain-Spannung VDS größer gleich der Source-Spannung VSS am Drain-Bereich 15 untersucht. Dabei wird eine Drain-Spannung VDS von nicht weniger als 800 V und nicht mehr als 1100 V am Drain-Bereich 15 angelegt.
  • In Bezug auf die erste Charakteristik S1 stieg, wenn die Drain-Spannung VDS größer gleich 1025 V wurde, der Drain-Strom ISD steil im Transistorbereich 9 gemäß dem Referenzbeispiel an. Daher betrug die Durchbruchspannung VBD des Transistorbereichs 9 gemäß dem Referenzbeispiel etwa 1025 V. In Bezug auf die zweite Charakteristik S2 wiederum stieg, wenn die Drain-Spannung VDS größer gleich 1040 V wurde, der Drain-Strom ISD steil im Transistorbereich 9 gemäß dieser Ausführungsform an. Daher betrug die Durchbruchspannung VBD des Transistorbereichs 9 gemäß dem Referenzbeispiel etwa 1040 V und wurde höher als die Durchbruchspannung VBD des Transistorbereichs 9 gemäß dem Referenzbeispiel.
  • Im Transistorbereich 9 fließt ein Drain-Strom IDS vom Drain-Bereich 15 zum Source-Bereich 17, wenn eine Drain-Spannung VDS in einem AUS-Zustand angelegt wird. Dieser Drain-Strom IDS fließt durch den Driftbereich 13 und den RESURF-Bereich 21. Zusätzlich wird gleichzeitig eine Drain-Spannung VDS an einem Endabschnitt der Feldelektrode 25 und eine Source-Spannung VSS am anderen Endabschnitt der Feldelektrode 25 angelegt. Dadurch bildet die Feldelektrode 25 einen Potentialgradienten, der vom Drain-Bereich 15 zum Source-Bereich 17 hin allmählich abnimmt. Der in der Feldelektrode 25 gebildete Potentialgradient wirkt durch den Feldisolierfilm 22 auf den RESURF-Bereich 21 ein, der eine relativ hohe Konzentration aufweist.
  • Das RESURF-Gebiet 21 ist gemäß dem Referenzbeispiel in einem relativ großen Bereich des Driftbereichs 13 im Transistorbereich 9 ausgebildet und daher ist die Wahrscheinlichkeit hoch, dass eine den Drain-Strom ISD bildende elektrische Ladung aufgrund des in der Feldelektrode 25 erzeugten Potentialgradienten von der Feldisolierfilm 22 eingefangen wird. Somit besteht die Möglichkeit, dass sich ein unerwünschtes Haftniveau innerhalb des Feldisolierfilms 22 bildet und dass eine unerwünschte Konzentration des elektrischen Feldes im Driftbereich 13 oder im RESURF-Bereich 21 auftritt. Im Transistorbereich 9 gemäß dem Referenzbeispiel ist die Durchbruchspannung VBD aufgrund einer solchen Konzentration des elektrischen Feldes begrenzt.
  • Andererseits ist im Transistorbereich 9 gemäß dieser Ausführungsform die Vielzahl von RESURF-Arrays 20 separat im Driftbereich 13 angeordnet. Dadurch kann die Möglichkeit verringert werden, dass eine den Drain-Strom IDS bildende elektrische Ladung vom Feldisolierfilm 22 eingefangen wird. Somit wird die Bildung des unerwünschten Haftniveaus innerhalb des Feldisolierfilms 22 und damit die unerwünschte Konzentration des elektrischen Feldes im Driftbereich 13 oder im RESURF-Bereich 21 verringert. Dadurch lässt sich die Durchbruchspannung VBD verbessern. Diese Wirkungen werden auch im ersten bis dreizehnten Layout-Beispiel erzielt.
  • Wie zuvor beschrieben enthält das Halbleiterbauelement 1A den Chip 2, den ersten Potentialbereich 11, den zweiten Potentialbereich 12, den n-Typ-Driftbereich 13, die Vielzahl von RESURF-Arrays 20, den Feldisolierfilm 22 und die Feldelektrode 25. Der Chip 2 weist die erste Hauptfläche 3 auf. Der erste Potentialbereich 11 ist im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 ausgebildet. Der zweite Potentialbereich 12 ist im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 in einem Abstand zum ersten Potentialbereich 11 ausgebildet. Der Driftbereich 13 ist in einem Bereich zwischen dem ersten und dem zweiten Potentialbereich 11 und 12 im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 ausgebildet.
  • Die Vielzahl von RESURF-Arrays 20 enthält jeweils die Vielzahl von n-Typ-RESURF-Bereichen 21. Die Vielzahl von RESURF-Bereichen 21 weist jeweils eine die des Driftbereichs 13 übersteigende Störstellenkonzentration auf und ist im Oberflächenschicht-Abschnitt des Driftbereichs 13 in der ersten Richtung X in einem Abstand zueinander angeordnet, so dass ein Teil des Driftbereichs 13 von der ersten Hauptfläche 3 freigelegt ist. Die Vielzahl von RESURF-Arrays 20 ist in einem Abstand zueinander in der die erste Richtung X schneidenden zweiten Richtung Y angeordnet.
  • Der Feldisolierfilm 22 deckt den Driftbereich 13 und die Vielzahl von RESURF-Arrays 20 auf der ersten Hauptfläche 3 ab. Die Feldelektrode 25 ist auf dem Feldisolierfilm 22 angeordnet und deckt in der Draufsicht die Vielzahl von RESURF-Arrays 20 ab. Diese Struktur ermöglicht das Bereitstellen des Halbleiterbauelements 1A, das die elektrischen Eigenschaften (Spannungsfestigkeit) verbessern kann.
  • 8 zeigt eine Querschnittsansicht zur Darstellung eines Halbleiterbauelements 1B gemäß einer zweiten Ausführungsform. In Bezug auf 8 enthält das Halbleiterbauelement 1B im Transistorbereich 9 einen IGBT anstelle eines MISFET. Insbesondere enthält das Halbleiterbauelement 1B im ersten Potentialbereich 11 anstelle des Drain-Bereichs 15 einen p-Typ-Kollektorbereich 60.
  • Wie zuvor beschrieben ermöglicht diese Struktur das Bereitstellen eines Halbleiterbauelements 1B, das einen IGBT anstelle eines MISFET enthält. In diesem Fall ist eine „Source“ eines MISFET als „Emitter“ eines IGBT zu verstehen. Außerdem ist ein „Drain“ des MISFET als „Kollektor“ des IGBT zu verstehen. Die gleiche Wirkung wie die in Bezug auf das Halbleiterbauelement 1A beschriebene Wirkung ist auch gegeben, wenn ein IGBT anstelle eines MISFET verwendet wird.
  • 9 zeigt eine Querschnittsansicht zur Darstellung eines Halbleiterbauelements 1C gemäß einer dritten Ausführungsform. In Bezug auf 9 enthält das Halbleiterbauelement 1C anstelle des Transistorbereichs 9 einen Diodenbereich 61. Der erste Potentialbereich 11 gemäß dem Halbleiterbauelement 1C enthält einen n-Typ-Kathodenwannenbereich 62 anstelle des Wannenbereichs 14 und enthält einen n-Typ-Kathodenbereich 63 anstelle des Drain-Bereichs 15. Der Kathodenwannenbereich 62 und der Kathodenbereich 63 sind in der gleichen Form wie jeweils der Wannenbereich 14 und der Drain-Bereich 15 gemäß der ersten Ausführungsform ausgebildet.
  • Der zweite Potentialbereich 12 gemäß dem Halbleiterbauelement 1C enthält einen p-Typ-Anodenwannenbereich 64 anstelle des Körperbereichs 16 und enthält einen p-Typ-Anodenbereich 65 anstelle sowohl des Source-Bereichs 17 als auch des Kontaktbereichs 19. Der Anodenwannenbereich 64 ist in der gleichen Form wie der Körperbereich 16 gemäß der ersten Ausführungsform ausgebildet.
  • Der Anodenbereich 65 ist in einem Oberflächenschicht-Abschnitt des Anodenwannenbereichs 64 ausgebildet. Der Anodenbereich 65 weist eine die p-Typ-Störstellenkonzentration des Anodenwannenbereichs 64 überschreitende p-Typ-Störstellenkonzentration auf. Die p-Typ-Störstellenkonzentration des Anodenbereichs 65 kann ggf. nicht kleiner als 1,0 × 1018 cm-3 und nicht größer als 1,0 × 1021 cm-3 sein.
  • In dieser Ausführungsform ist der Anodenbereich 65 im ersten Bereich 16A und zweiten Bereich 16B in einem Intervall vom jeweils ersten Verbindungsbereich 16C und zweiten Verbindungsbereich 16D des Anodenwannenbereichs 64 ausgebildet. Das heißt, der Anodenbereich 65 ist nicht im ersten Verbindungsbereich 16C und zweiten Verbindungsbereich 16D des Anodenwannenbereichs 64 ausgebildet. Der Anodenbereich 65 ist in der Draufsicht in der Form eines Bandes mit Ende entlang des ersten Bereichs 16A und des zweiten Bereichs 16B ausgebildet.
  • Dabei zeigt der Anodenbereich 65 zum Kathodenbereich 63 in der zweiten Richtung Y und bildet einen Stromweg, der entlang der zweiten Richtung Y zwischen dem Kathodenbereich 63 und dem Anodenbereich 65 im Driftbereich 13 verläuft. Vorzugsweise ist die Länge des Anodenbereichs 65 kleiner als die Länge des Kathodenbereichs 63 in der ersten Richtung X.
  • Es kann natürlich auch ein einzelner Anodenbereich 65 mit einer Ringform (insbesondere einer ovalen Ringform), umgebend den Störstellenbereich 10, ausgebildet sein. Ferner kann der einzelne oder die Vielzahl von Anodenbereich(en) 65 in wenigstens einem Bereich von erstem Bereich 16A, zweitem Bereich 16B, erstem Verbindungsbereich 16C und zweitem Verbindungsbereich 16D des Anodenbereichs 65 ausgebildet sein.
  • Der Driftbereich 13 gemäß dem Halbleiterbauelement 1C ist in einem Bereich zwischen dem Kathodenwannenbereich 62 (Kathodenbereich 63) und dem Anodenwannenbereich 64 (Anodenbereich 65) ausgebildet.
  • Das Halbleiterbauelement 1C enthält die Vielzahl von RESURF-Arrays 20 (Vielzahl von RESURF-Bereichen 21) und den Driftfreilegungsbereich 13a, die im Oberflächenschicht-Abschnitt des Driftbereichs 13 ausgebildet sind. Die Vielzahl von RESURF-Arrays 20 (Vielzahl von RESURF-Bereichen 21) und der Driftfreilegungsbereich 13a gemäß dem Halbleiterbauelement 1C sind im gleichen Layout (erstes bis dreizehntes Layout-Beispiel) wie die Vielzahl von RESURF-Arrays 20 (Vielzahl von RESURF-Bereichen 21) und der Driftfreilegungsbereich 13a gemäß der ersten Ausführungsform gebildet.
  • Das Halbleiterbauelement 1C weist nicht den Gate-Isolierfilm 31 und die Gate-Elektrode 32 auf. Der erste Verdrahtungsfilm 42A gemäß dem Halbleiterbauelement 1C enthält eine erste Kathodenverdrahtung 66 und eine erste Anodenverdrahtung 67 anstelle der ersten Drain-Verdrahtung 44, der ersten Source-Verdrahtung 45 und der ersten Gate-Verdrahtung 46. Die erste Kathodenverdrahtung 66 und die erste Anodenverdrahtung 67 sind in der gleichen Form wie jeweils die erste Drain-Verdrahtung 44 und die erste Source-Verdrahtung 45 gemäß der ersten Ausführungsform ausgebildet. Die erste Kathodenverdrahtung 66 kann integral mit der inneren Feldverdrahtung 47 ausgebildet sein. Die erste Anodenverdrahtung 67 kann integral mit der äußeren Feldverdrahtung 48 ausgebildet sein.
  • Der zweite Verdrahtungsfilm 42B gemäß dem Halbleiterbauelement 1C enthält eine zweite Kathodenverdrahtung 68 und eine zweite Anodenverdrahtung 69 anstelle der zweiten Drain-Verdrahtung 50, der zweiten Source-Verdrahtung 51 und der zweiten Gate-Verdrahtung (nicht dargestellt). Die zweite Kathodenverdrahtung 68 und die zweite Anodenverdrahtung 69 sind in der gleichen Form wie jeweils die zweite Drain-Verdrahtung 50 und die zweite Source-Verdrahtung 51 gemäß der ersten Ausführungsform ausgebildet.
  • Wie zuvor beschrieben ermöglicht diese Struktur das Bereitstellen des Halbleiterbauelements 1C enthaltend eine Diode anstelle eines MISFET. Die gleiche Wirkung wie die in Bezug auf das Halbleiterbauelement 1A beschriebene Wirkung ist auch gegeben, wenn eine Diode anstelle eines MISFET verwendet wird.
  • Die zuvor beschriebenen Ausführungsformen können auch auf eine andere Weise ausgeführt werden. Der erste Potentialbereich 11 enthält beispielsweise den Wannenbereich 14 und den Drain-Bereich 15 wie in der ersten und zweiten Ausführungsform beschrieben. Es kann jedoch auch ein erster Potentialbereich 11 verwendet werden, der den Wannenbereich 14 oder/und den Drain-Bereich 15 nicht enthält.
  • Wenn der erste Potentialbereich 11 den Wannenbereich 14 oder/und den Drain-Bereich 15 nicht enthält, ist die erste Durchgangselektrode 43 elektrisch mit dem Störstellenbereich 10 verbunden. In diesem Fall kann die erste Durchgangselektrode 43 direkt mit dem Störstellenbereich 10 verbunden sein oder über eine im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 ausgebildete ohmsche Elektrode (beispielsweise Silicid) elektrisch mit dem Störstellenbereich 10 verbunden sein.
  • Der erste Potentialbereich 11 enthält den Kathodenwannenbereich 62 und den Kathodenbereich 63 wie in der vorhergehenden dritten Ausführungsform beschrieben. Es kann jedoch auch ein erster Potentialbereich 11 verwendet werden, der den Kathodenwannenbereich 62 oder/und den Kathodenbereich 63 nicht enthält. Wenn der erste Potentialbereich 11 den Kathodenwannenbereich 62 oder/und den Kathodenbereich 63 nicht enthält, ist die erste Durchgangselektrode 43 elektrisch mit dem Störstellenbereich 10 verbunden. In diesem Fall kann die erste Durchgangselektrode 43 direkt mit dem Störstellenbereich 10 verbunden sein oder über eine im Oberflächenschicht-Abschnitt der ersten Hauptfläche 3 ausgebildete ohmsche Elektrode (beispielsweise Silicid) elektrisch mit dem Störstellenbereich 10 verbunden sein.
  • Die Vielzahl von Source-Bereichen 17 ist nicht im ersten Verbindungsbereich 16C und im zweiten Verbindungsbereich 16D ausgebildet wie in jeder der vorhergehenden Ausführungsformen beschrieben. Es kann aber auch ein einzelner Source-Bereich 17 mit einer Ringform (insbesondere einer ovalen Ringform), umgebend den Störstellenbereich 10, ausgebildet sein. In diesem Fall kann in jeder der Ausführungsformen eine Vielzahl von Kreisbogen-Arrays im Kreisbogenabschnitt des Driftbereichs 13 ausgebildet sein.
  • Die Vielzahl von Kreisbogen-Arrays enthält die Vielzahl von entlang einer Kreisbogenrichtung des Driftbereichs 13 angeordneten RESURF-Bereichen 21. In diesem Fall kann die Vielzahl von zweiten Leitungsabschnitten 25b der Feldelektrode 25 die Vielzahl von Kreisbogen-Arrays in der gleichen Form abdecken wie eine Abdeckungsform der Vielzahl von ersten Leitungsabschnitten 25a in Bezug auf die Vielzahl von RESURF-Arrays 20.
  • Die Feldelektrode 25 ist aus einem Widerstandsfilm hergestellt, wie in jeder der vorhergehenden Ausführungsformen beschrieben. Die Feldelektrode 25 kann aber auch so ausgebildet sein, dass sie einen elektrisch schwebenden Zustand erreicht. Die sich in einem elektrisch schwebenden Zustand befindende Feldelektrode 25 bildet einen Potentialgradienten, der aufgrund des elektrischen Feldes des Driftbereichs 13 vom ersten Potentialbereich 11 zum zweiten Potentialbereich 12 abnimmt.
  • Somit ist die gleiche Wirkung wie die in Bezug auf das Halbleiterbauelement 1A beschriebene Wirkung auch dann gegeben, wenn sich die Feldelektrode 25 in einem elektrisch schwebenden Zustand befindet. In diesem Fall kann die Feldelektrode 25 enthaltend wenigstens einen Leitungsabschnitt (einen ringförmigen Abschnitt) ausgebildet sein, der den ersten Potentialbereich 11 mehrfach konzentrisch umgibt. Wenigstens ein Leitungsabschnitt (ringförmiger Abschnitt) kann in einer endlosen Form oder in einer Form mit einem Ende ausgebildet sein.
  • Die in der vorhergehenden dritten Ausführungsform beschriebene Diode kann auf dem gleichen Chip 2 (erste Hauptfläche 3) wie der MISFET gemäß der ersten Ausführungsform ausgebildet sein. In diesem Fall ist der MISFET gemäß der ersten Ausführungsform in einem Bauelementbereich 8 (Transistorbereich 9) ausgebildet und die Diode gemäß der dritten Ausführungsform ist im anderen Bauelementbereich 8 (Diodenbereich 61) ausgebildet. Darüber hinaus kann die Diode in diesem Fall mit dem MISFET als Rückflussdiode des MISFET eine invers-parallele Verbindung bilden.
  • Die in der vorhergehenden dritten Ausführungsform beschriebene Diode kann im gleichen Chip 2 (erste Hauptfläche 3) wie der IGBT gemäß der zweiten Ausführungsform ausgebildet sein. In diesem Fall ist der IGBT gemäß der zweiten Ausführungsform in einem Bauelementbereich 8 (Transistorbereich 9) ausgebildet und die Diode gemäß der dritten Ausführungsform ist im anderen Bauelementbereich 8 (Diodenbereich 61) ausgebildet. Darüber hinaus kann die Diode in diesem Fall mit dem IGBT als Rückflussdiode des IGBT eine invers-parallele Verbindung bilden.
  • Die Feldelektrode 25 gemäß jeder der vorhergehenden Ausführungsformen kann als eine Stromüberwachungsvorrichtung verwendet werden, die einen zwischen dem ersten und dem zweiten Potentialbereich 11 und 12 fließenden elektrischen Strom erfasst. Diese Konfiguration ermöglicht es, einen durch die Feldelektrode 25 fließenden elektrischen Strom oder einen zwischen dem ersten und zweiten Potentialbereich 11 und 12 fließenden elektrischen Strom indirekt über einen Spannungsabfall in der Feldelektrode 25 zu erfassen. Somit ist es möglich, mit der Feldelektrode 25 ein elektrisches Feld entsprechend zu verteilen und gleichzeitig den Komfort durch die Stromüberwachungsfunktion der Feldelektrode 25 zu erhöhen.
  • Der erste Leitfähigkeitstyp ist ein n-Typ und der zweite Leitfähigkeitstyp ist ein p-Typ wie in jeder der vorhergehenden Ausführungsformen beschrieben. Der erste Leitfähigkeitstyp kann jedoch auch ein p-Typ sein und der zweite Leitfähigkeitstyp kann ein n-Typ sein. Eine konkrete Konfiguration kann in diesem Fall durch Ersetzen des n-Typ-Bereichs durch den p-Typ-Bereich und durch Ersetzen des p-Typ-Bereichs durch den n-Typ-Bereich in der vorangehenden Beschreibung und in den beigefügten Zeichnungen erzielt werden.
  • Die erste und zweite Richtung X und Y werden durch die Erstreckungsrichtung der ersten bis vierten Seitenfläche 5A bis 5D bestimmt wie in jeder der vorhergehenden Ausführungsformen beschrieben. Die erste und zweite Richtung X und Y können jedoch auch beliebige Richtungen sein, solange die Beziehung, dass sie sich schneiden (insbesondere, dass sie sich senkrecht zueinander schneiden), beibehalten wird.
  • Nachfolgend sind aus dieser Beschreibung und den Zeichnungen abgeleitete charakteristische Beispiele dargestellt. Ein Halbleiterbauelement, das die elektrischen Eigenschaften verbessern kann, wird nachfolgend bereitgestellt. Nachfolgend stellen alphanumerische Zeichen in Klammern entsprechende Komponenten in den vorhergehenden Ausführungsformen dar und diese Darstellung bedeutet nicht, dass der Umfang von jedem Abschnitt auf die Ausführungsformen beschränkt ist.
    1. [A1] Ein Halbleiterbauelement (1A, 1B, 1C), enthaltend: einen Chip (2) mit einer Hauptfläche (3); einen ersten Potentialbereich (11), ausgebildet in einem Oberflächenschicht-Abschnitt der Hauptfläche (3); einen zweiten Potentialbereich (12), ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche (3) in einem Abstand zum ersten Potentialbereich (11); einen Driftbereich (13) des ersten (n-Typ-)Leitfähigkeitstyps, ausgebildet in einem Bereich zwischen dem ersten Potentialbereich (11) und dem zweiten Potentialbereich (12) im Oberflächenschicht-Abschnitt der Hauptfläche (3); eine Vielzahl von RESURF-Arrays (20), von denen jedes eine Vielzahl von RESURF-Bereichen (21) des ersten (n-Typ-) Leitfähigkeitstyps, angeordnet in einem Oberflächenschicht-Abschnitt des Driftbereichs (13) in einem Abstand voneinander in einer ersten Richtung (X), enthält, um einen Teil des Driftbereichs (13) von der Hauptfläche (3) freizulegen, wobei jeder der RESURF-Bereiche (21) eine eine Störstellenkonzentration des Driftbereichs (13) überschreitende Störstellenkonzentration aufweist, wobei die Vielzahl von RESURF-Arrays (20) in einem Abstand voneinander in einer zweiten Richtung (Y), die sich mit der ersten Richtung (X) schneidet, angeordnet ist; einen den Driftbereich (13) und die Vielzahl von RESURF-Arrays (20) auf der ersten Hauptfläche (3) abdeckenden Feldisolierfilm (22); und eine Feldelektrode (25), angeordnet auf dem Feldisolierfilm (22), um die Vielzahl von RESURF-Arrays (20) abzudecken.
    2. [A2] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A1, wobei die Feldelektrode (25) so linear entlang des RESURF-Arrays (20) verläuft („is linearly drawn around along the RESURF arrays“), dass sie jedes der RESURF-Arrays (20) in der Draufsicht abdeckt.
    3. [A3] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A1 oder A2, wobei die Feldelektrode (25) eine Vielzahl von Leitungsabschnitten (25a) enthält, von denen sich jeder linear entlang der ersten Richtung (X) erstreckt, um jedes der Vielzahl von RESURF-Arrays (20) in der Draufsicht abzudecken, und die in einem Abstand voneinander in der zweiten Richtung (Y) ausgebildet sind.
    4. [A4] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A3, wobei wenigstens einer der Leitungsabschnitte (25a) drei oder weniger der RESURF-Arrays (20) abdeckt.
    5. [A5] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A3 oder A4, wobei wenigstens einer der Leitungsabschnitte (25a) nur eines der RESURF-Arrays (20) abdeckt.
    6. [A6] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A3 bis A5, wobei wenigstens einer der Leitungsabschnitte (25a) eine gesamte Fläche der Vielzahl von in einem entsprechenden der Vielzahl von RESURF-Arrays (20) in der Draufsicht enthaltenen RESURF-Bereichen (21) abdeckt.
    7. [A7] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A3 bis A6, wobei wenigstens einer der Leitungsabschnitte (25a) einen in der Draufsicht auf einer Seite des ersten Potentialbereichs (11) angeordneten Endabschnitt der Vielzahl von RESURF-Bereichen (21) freilegt.
    8. [A8] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A3 bis A7, wobei wenigstens einer der Leitungsabschnitte (25a) einen in der Draufsicht auf einer Seite des zweiten Potentialbereichs (12) angeordneten Endabschnitt der Vielzahl von RESURF-Bereichen (21) freilegt.
    9. [A9] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A3 bis A8, wobei wenigstens einer der Leitungsabschnitte (25a) einen Bereich zwischen zwei aneinander angrenzenden RESURF-Arrays (20) freilegt, so dass jeder Teil der zwei aneinander angrenzenden RESURF-Arrays (20) in der Draufsicht abgedeckt wird.
    10. [A10] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A9, wobei die Feldelektrode (25) den ersten Potentialbereich (11) mehrfach umgibt.
    11. [A11] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A10, wobei die Feldelektrode (25) elektrisch mit dem ersten Potentialbereich (11) und dem zweiten Potentialbereich (12) verbunden ist.
    12. [A12] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A10, wobei die Feldelektrode (25) elektrisch vom ersten Potentialbereich (11) und zweiten Potentialbereich (12) getrennt ist.
    13. [A13] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A12, wobei wenigstens eines der RESURF-Arrays (20) die Vielzahl von RESURF-Bereichen (21) enthält, von denen jeder in einer sich in der zweiten Richtung (Y) erstreckenden Bandform ausgebildet ist.
    14. [A14] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A13, wobei wenigstens eines der RESURF-Arrays (20) die Vielzahl von RESURF-Bereichen (21) enthält, die so angeordnet sind, dass sie in einer relativen Position in der zweiten Richtung (Y) voneinander abweichen.
    15. [A15] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A1 bis A14, wobei der erste Potentialbereich (11) einen Drain-Bereich (15) des ersten (n-Typ-)Leitfähigkeitstyps, ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche (3), enthält, der zweite Potentialbereich (12) einen Körperbereich (16) des zweiten (p-Typ-)Leitfähigkeitstyps, ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche (3), und einen Source-Bereich (17) des ersten (n-Typ-)Leitfähigkeitstyps, ausgebildet in einem Oberflächenschicht-Abschnitt des Körperbereichs (16), enthält, der Driftbereich (13) in einem Bereich zwischen dem Drain-Bereich (15) und dem Körperbereich (16) im Oberflächenschicht-Abschnitt der Hauptfläche (3) ausgebildet ist, die Vielzahl von RESURF-Arrays (20) in einem Bereich zwischen dem Drain-Bereich (15) und dem Source-Bereich (17) im Oberflächenschicht-Abschnitt des Driftbereichs (13) ausgebildet ist.
    16. [A16] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A15, wobei der erste Potentialbereich (11) einen Wannenbereich (14) des ersten (n-Typ-)Leitfähigkeitstyps, ausgebildet im Oberflächenschicht-Abschnitt der Hauptfläche (3), und den Drain-Bereich (15), ausgebildet in einem Oberflächenschicht-Abschnitt des Wannenbereichs (14), enthält, und die Vielzahl von RESURF-Arrays (20) in einem Bereich zwischen dem Wannenbereich (14) und dem Source-Bereich (17) im Oberflächenschicht-Abschnitt des Driftbereichs (13) ausgebildet ist.
    17. [A17] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A15 oder A16, wobei die Vielzahl von RESURF-Arrays (20) nur in einem Bereich zwischen dem Drain-Bereich (15) und dem Source-Bereich (17) im Driftbereich (13) ausgebildet ist.
    18. [A18] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A15 bis A17, wobei der Körperbereich (16) in einer den Drain-Bereich (15) in der Draufsicht umgebenden Endlosform ausgebildet ist, und der Source-Bereich (17) in einer Form mit Ende in der Draufsicht ausgebildet ist.
    19. [A19] Das Halbleiterbauelement (1A, 1B, 1C) gemäß einem der Abschnitte A15 bis A18, ferner enthaltend einen Kanalbereich (18), ausgebildet zwischen dem Driftbereich (13) und dem Source-Bereich (17) im Oberflächenschicht-Abschnitt des Körperbereichs (16); einen den Kanalbereich (18) auf der Hauptfläche (3) abdeckenden Gate-Isolierfilm (31), und eine auf dem Gate-Isolierfilm (31) ausgebildete Gate-Elektrode (32).
    20. [A20] Das Halbleiterbauelement (1A, 1B, 1C) gemäß A19, wobei die Gate-Elektrode (32) einen Ausleitabschnitt („lead-out portion“)(33) aufweist, der von oberhalb des Gate-Isolierfilms (31) auf die Feldelektrode (25) ausleitet.
  • Auch wenn die Ausführungsformen detailliert beschrieben sind, handelt es sich bei diesen Ausführungsformen lediglich um spezifische Beispiele, die zur Verdeutlichung des technischen Inhalts dienen, und die vorliegende Erfindung sollte nicht durch eine Beschränkung auf diese spezifischen Beispiele ausgelegt werden; der Umfang der vorliegenden Erfindung wird durch die beigefügten Ansprüche begrenzt.
  • Bezugszeichenliste
    • 1A
    Halbleiterbauelement
    1B
    Halbleiterbauelement
    1C
    Halbleiterbauelement
    2
    Chip
    3
    erste Hauptfläche
    11
    erster Potentialbereich
    12
    zweiter Potentialbereich
    13
    Driftbereich
    14
    Wannenbereich
    15
    Drain-Bereich
    16
    Körperbereich
    17
    Source-Bereich
    18
    Kanalbereich
    20
    RESURF-Array
    21
    RESURF-Bereich
    22
    Feldisolierfilm
    25
    Feldelektrode
    25a
    erster Leitungsabschnitt
    31
    Gate-Isolierfilm
    32
    Gate-Elektrode
    33
    Ausleitabschnitt
    X
    erste Richtung
    Y
    zweite Richtung
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2021120728 [0001]
    • US 2013/075877 [0003]

Claims (20)

  1. Halbleiterbauelement, enthaltend: einen Chip mit einer Hauptfläche; einen ersten Potentialbereich, der in einem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist; einen zweiten Potentialbereich, der in dem Oberflächenschicht-Abschnitt der Hauptfläche in einem Abstand zu dem ersten Potentialbereich ausgebildet ist; einen Driftbereich eines ersten Leitfähigkeitstyps, der in einem Bereich zwischen dem ersten Potentialbereich und dem zweiten Potentialbereich in dem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist; RESURF-Arrays, die jeweils RESURF-Bereiche des ersten Leitfähigkeitstyps, die in einem Oberflächenschicht-Abschnitt des Driftbereichs in einem Abstand voneinander in einer ersten Richtung angeordnet sind, enthalten, um einen Teil des Driftbereichs von der Hauptfläche freizulegen, wobei die RESURF-Bereiche jeweils eine eine Störstellenkonzentration des Driftbereichs überschreitende Störstellenkonzentration aufweisen, wobei die RESURF-Arrays in einem Abstand voneinander in einer zweiten Richtung, die sich mit der ersten Richtung schneidet, angeordnet sind; einen den Driftbereich und die RESURF-Arrays auf der Hauptfläche abdeckenden Feldisolierfilm; und eine Feldelektrode, die so auf dem Feldisolierfilm angeordnet ist, dass sie die RESURF-Arrays abdeckt.
  2. Halbleiterbauelement nach Anspruch 1, wobei die Feldelektrode entlang der RESURF-Arrays linear umläuft, so dass sie jedes der RESURF-Arrays in der Draufsicht abdeckt.
  3. Halbleiterbauelement nach Anspruch 1 oder 2, wobei die Feldelektrode Leitungsabschnitte enthält, die sich jeweils linear entlang der ersten Richtung erstrecken, um jedes der RESURF-Arrays in der Draufsicht abzudecken, und die in einem Abstand voneinander in der zweiten Richtung ausgebildet sind.
  4. Halbleiterbauelement nach Anspruch 3, wobei wenigstens einer der Leitungsabschnitte drei oder weniger der RESURF-Arrays abdeckt.
  5. Halbleiterbauelement nach Anspruch 3 oder 4, wobei wenigstens einer der Leitungsabschnitte nur eines der RESURF-Arrays abdeckt.
  6. Halbleiterbauelement nach einem der Ansprüche 3 bis 5, wobei wenigstens einer der Leitungsabschnitte einen gesamten Bereich der in einem entsprechenden der RESURF-Arrays in der Draufsicht enthaltenen RESURF-Bereiche abdeckt.
  7. Halbleiterbauelement nach einem der Ansprüche 3 bis 6, wobei wenigstens einer der Leitungsabschnitte einen Endabschnitt, der sich auf einer Seite des ersten Potentialbereichs befindet, der RESURF-Bereiche in der Draufsicht freilegt.
  8. Halbleiterbauelement nach einem der Ansprüche 3 bis 7, wobei wenigstens einer der Leitungsabschnitte einen Endabschnitt, der sich auf einer Seite des zweiten Potentialbereichs befindet, der RESURF-Bereiche in der Draufsicht freilegt.
  9. Halbleiterbauelement nach einem der Ansprüche 3 bis 8, wobei wenigstens einer der Leitungsabschnitte einen Bereich zwischen zwei aneinander angrenzenden RESURF-Arrays freilegt, so dass jeder Teil der zwei aneinander angrenzenden RESURF-Arrays in der Draufsicht abgedeckt ist.
  10. Halbleiterbauelement nach einem der Ansprüche 1 bis 9, wobei die Feldelektrode den ersten Potentialbereich mehrfach umgibt.
  11. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei die Feldelektrode mit dem ersten Potentialbereich und dem zweiten Potentialbereich elektrisch verbunden ist.
  12. Halbleiterbauelement nach einem der Ansprüche 1 bis 10, wobei die Feldelektrode von dem ersten Potentialbereich und von dem zweiten Potentialbereich elektrisch getrennt ist.
  13. Halbleiterbauelement nach einem der Ansprüche 1 bis 12, wobei wenigstens eines der RESURF-Arrays die RESURF-Bereiche enthält, die jeweils in einer sich in der zweiten Richtung erstreckenden Bandform ausgebildet sind.
  14. Halbleiterbauelement nach einem der Ansprüche 1 bis 13, wobei wenigstens eines der RESURF-Arrays die RESURF-Bereiche enthält, die so angeordnet sind, dass sie in einer relativen Position in der zweiten Richtung voneinander abweichen.
  15. Halbleiterbauelement nach einem der Ansprüche 1 bis 14, wobei der erste Potentialbereich einen Drain-Bereich des ersten Leitfähigkeitstyps, der in dem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist, enthält, der zweite Potentialbereich einen Körperbereich eines zweiten Leitfähigkeitstyps, der in dem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist, und einen Source-Bereich des ersten Leitfähigkeitstyps, der in einem Oberflächenschicht-Abschnitt des Körperbereichs ausgebildet ist, enthält, der Driftbereich in einem Bereich zwischen dem Drain-Bereich und dem Körperbereich in dem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist, und die RESURF-Arrays in einem Bereich zwischen dem Drain-Bereich und dem Source-Bereich in dem Oberflächenschicht-Abschnitt des Driftbereichs ausgebildet sind.
  16. Halbleiterbauelement nach Anspruch 15, wobei der erste Potentialbereich einen Wannenbereich des ersten Leitfähigkeitstyps, der in dem Oberflächenschicht-Abschnitt der Hauptfläche ausgebildet ist, und den Drain-Bereich, der in einem Oberflächenschicht-Abschnitt des Wannenbereichs ausgebildet ist, enthält, die RESURF-Arrays in einem Bereich zwischen dem Wannenbereich und dem Source-Bereich in dem Oberflächenschicht-Abschnitt des Driftbereichs ausgebildet sind.
  17. Halbleiterbauelement nach Anspruch 15 oder 16, wobei die RESURF-Arrays nur in einem Bereich ausgebildet sind, der zwischen dem Drain-Bereich und dem Source-Bereich in dem Driftbereich eingefügt ist.
  18. Halbleiterbauelement nach einem der Ansprüche 15 bis 17, wobei der Körperbereich in einer den Drain-Bereich in der Draufsicht umgebenden Endlosform ausgebildet ist, und der Source-Bereich in einer Form mit Ende in der Draufsicht ausgebildet ist.
  19. Halbleiterbauelement nach einem der Ansprüche 15 bis 18, ferner enthaltend: einen Kanalbereich, der zwischen dem Driftbereich und dem Source-Bereich in dem Oberflächenschicht-Abschnitt des Körperbereichs ausgebildet ist; einen den Kanalbereich auf der Hauptfläche abdeckenden Gate-Isolierfilm; und eine auf dem Gate-Isolierfilm ausgebildete Gate-Elektrode.
  20. Halbleiterbauelement nach Anspruch 19, wobei die Gate-Elektrode einen Ausleitabschnitt aufweist, der von oberhalb des Gate-Isolierfilms auf die Feldelektrode herausgeleitet wird.
DE112022003040.2T 2021-07-21 2022-06-03 Halbleiterbauelement Pending DE112022003040T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021120728 2021-07-21
JP2021-120728 2021-07-21
PCT/JP2022/022681 WO2023002763A1 (ja) 2021-07-21 2022-06-03 半導体装置

Publications (1)

Publication Number Publication Date
DE112022003040T5 true DE112022003040T5 (de) 2024-04-04

Family

ID=84979110

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112022003040.2T Pending DE112022003040T5 (de) 2021-07-21 2022-06-03 Halbleiterbauelement

Country Status (5)

Country Link
US (1) US20240153988A1 (de)
JP (1) JPWO2023002763A1 (de)
CN (1) CN117678077A (de)
DE (1) DE112022003040T5 (de)
WO (1) WO2023002763A1 (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075877A1 (en) 2011-09-27 2013-03-28 Denso Corporation Semiconductor device having lateral element
JP2021120728A (ja) 2020-01-31 2021-08-19 カシオ計算機株式会社 蛍光発光装置、光源装置及び投影装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3456054B2 (ja) * 1995-05-12 2003-10-14 富士電機株式会社 高耐圧横型半導体素子
JP5267510B2 (ja) * 1998-11-05 2013-08-21 富士電機株式会社 半導体装置
JP3425131B2 (ja) * 1999-12-17 2003-07-07 松下電器産業株式会社 高耐圧半導体装置
JP4972855B2 (ja) * 2004-08-04 2012-07-11 富士電機株式会社 半導体装置およびその製造方法
JP5172907B2 (ja) * 2010-07-26 2013-03-27 三菱電機株式会社 半導体装置
CN115088082A (zh) * 2020-02-14 2022-09-20 罗姆股份有限公司 半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130075877A1 (en) 2011-09-27 2013-03-28 Denso Corporation Semiconductor device having lateral element
JP2021120728A (ja) 2020-01-31 2021-08-19 カシオ計算機株式会社 蛍光発光装置、光源装置及び投影装置

Also Published As

Publication number Publication date
US20240153988A1 (en) 2024-05-09
WO2023002763A1 (ja) 2023-01-26
CN117678077A (zh) 2024-03-08
JPWO2023002763A1 (de) 2023-01-26

Similar Documents

Publication Publication Date Title
DE102008032711B4 (de) Halbleitervorrichtung
DE102006056139B4 (de) Halbleitervorrichtung mit einem verbesserten Aufbau für eine hohe Spannungsfestigkeit
DE19811297B4 (de) MOS-Halbleitervorrichtung mit hoher Durchbruchspannung
DE19701189B4 (de) Halbleiterbauteil
DE60034483T2 (de) L- und U-Gate-Bauelemente für SOI/SOS-Anwendungen
DE102017104715B4 (de) Schaltvorrichtung
DE102014110366B4 (de) Mos-leistungstransistor mit integriertem gatewiderstand
DE102010011112A1 (de) Halbleitervorrichtung
DE102009037487A1 (de) Halbleitervorrichtung
DE112017007068T5 (de) Halbleitervorrichtung
DE102016113129B3 (de) Halbleitervorrichtung, die eine Superjunction-Struktur in einem SiC-Halbleiterkörper enthält
DE102016104796B4 (de) Halbleitervorrichtung
DE102015224428A1 (de) Halbleitervorrichtung
DE2536277A1 (de) Halbleiteranordnung
DE1913053A1 (de) Feldeffekttransistor mit isolierter Torelektrode
DE202015105413U1 (de) Integrierte, floatende Diodenstruktur
DE2320579C3 (de) Schutzanordnung für ein planares Halbleiterbauelement
EP1284019B1 (de) Halbleiter-leistungsbauelement
DE112018002359T5 (de) Halbleiterbauteil
EP1870938A1 (de) Halbleiterschutzstruktur für eine elektrostatische Entladung
DE112022003040T5 (de) Halbleiterbauelement
DE112021001034T5 (de) Halbleiterbauteil
DE102020203247B4 (de) Halbleitervorrichtung
DE112022001294T5 (de) Halbleitervorrichtung
DE112020004599T5 (de) Halbleiterbauteil

Legal Events

Date Code Title Description
R012 Request for examination validly filed