CN103390654A - 一种多沟槽终端肖特基器件及其制备方法 - Google Patents

一种多沟槽终端肖特基器件及其制备方法 Download PDF

Info

Publication number
CN103390654A
CN103390654A CN2012101585615A CN201210158561A CN103390654A CN 103390654 A CN103390654 A CN 103390654A CN 2012101585615 A CN2012101585615 A CN 2012101585615A CN 201210158561 A CN201210158561 A CN 201210158561A CN 103390654 A CN103390654 A CN 103390654A
Authority
CN
China
Prior art keywords
conduction type
conducting material
groove
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101585615A
Other languages
English (en)
Other versions
CN103390654B (zh
Inventor
朱江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beihai Huike Semiconductor Technology Co Ltd
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201210158561.5A priority Critical patent/CN103390654B/zh
Publication of CN103390654A publication Critical patent/CN103390654A/zh
Application granted granted Critical
Publication of CN103390654B publication Critical patent/CN103390654B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种多沟槽终端肖特基器件，本发明的半导体器件具有多个沟槽结构的终端，将浮空场限环加入到器件的沟槽终端结构中，同时简化了器件的制造流程。本发明还提供了一种多沟槽终端肖特基器件的制备方法。

Description

一种多沟槽终端肖特基器件及其制备方法
技术领域
本发明涉及到一种多沟槽终端肖特基器件，本发明还涉及一种多沟槽终端肖特基器件的制备方法。 
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点。 
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管具有较为复杂的制造工艺，需要三次光刻腐蚀工艺完成器件的生产制造。 
发明内容
本发明针对上述问题提出，提供一种多沟槽终端肖特基器件及其制备方法。 
一种多沟槽终端肖特基器件，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个 
沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料，临靠沟槽侧壁区域设置有第二传导类型半导体材料；肖特基势垒结，位于漂移层表面。 
一种多沟槽终端肖特基器件的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；进行杂质掺杂；进行刻蚀半导体材料，形成沟槽；在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；在器件表面淀积金属，进行烧结形成肖特基势垒结。 
本发明的半导体器件具有多个沟槽结构的终端，将浮空场限环加入到 器件的沟槽终端结构中，同时简化了器件的制造流程。 
附图说明
图1为本发明的一种多沟槽终端肖特基器件剖面示意图； 
图2为本发明的第二种多沟槽终端肖特基器件剖面示意图； 
图3为本发明的第三种多沟槽终端肖特基器件剖面示意图。 
其中， 
1、衬底层； 
2、二氧化硅； 
3、第一导电半导体材料； 
4、第二导电半导体材料； 
5、肖特基势垒结； 
10、上表面金属层； 
11、下表面金属层。 
具体实施方式
实施例1 
图1为本发明的一种多沟槽终端肖特基器件剖面图，下面结合图1详细说明本发明的半导体装置。 
一种多沟槽终端肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽间距为3um，沟槽深度为5um；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面外延形成第一导电半导体材料层3； 
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，进行硼扩散，形成第二导电半导体材料4； 
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽； 
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅； 
第六步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属； 
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。 
实施例2 
图2为本发明的一种多沟槽终端肖特基器件剖面图，下面结合图2详细说明本发明的半导体装置。 
一种多沟槽终端肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽间距为3um，沟槽深度为3um；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面外延形成第一导电半导体材料层3； 
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅；
第三步，进行硼扩散，形成第二导电半导体材料4； 
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽； 
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅； 
第六步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属； 
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所示。 
实施例3 
图3为本发明的一种多沟槽终端肖特基器件剖面图，下面结合图3详细说明本发明的半导体装置。 
一种多沟槽终端肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于沟槽内壁；器件边缘的沟槽间距为1um，沟槽深度为3um；器件上表面附有上表面金属层10，为器件引出另一电极。 
其制作工艺包括如下步骤： 
第一步，在衬底层1表面外延形成第一导电半导体材料层3； 
第二步，表面淀积氮化硅，进行光刻腐蚀工艺，半导体材料表面去除部分氮化硅； 
第三步，进行硼扩散，形成第二导电半导体材料4； 
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽； 
第五步，进行热氧化工艺，在沟槽内壁形成二氧化硅2，腐蚀去除氮化硅； 
第六步，在半导体材料表面淀积势垒金属，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属； 
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图3所示。 
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。 

Claims (10)

1.一种多沟槽终端肖特基器件，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于器件边缘漂移层中，沟槽内壁表面有绝缘材料，临靠沟槽侧壁区域设置有第二传导类型半导体材料；
肖特基势垒结，位于漂移层表面。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽底部位于漂移层中。
3.如权利要求1所述的半导体装置，其特征在于：所述的器件边缘沟槽之间半导体材料为第二传导类型半导体材料。
4.如权利要求1所述的半导体装置，其特征在于：所述的器件边缘沟槽之间的第二传导类型半导体材料作为器件的浮空场环。
5.如权利要求1所述的半导体装置，其特征在于：所述的靠近肖特基势垒结沟槽侧壁的第二传导类型半导体材料作为肖特基势垒结边缘保护环。
6.如权利要求1所述的半导体装置，其特征在于：所述的第二传导类型半导体材料的结深可以大于沟道的深度。
7.如权利要求1所述的半导体装置，其特征在于：所述的第二传导类型半导体材料的结深可以小于沟道的深度。
8.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结边缘被第二传导类型半导体材料包裹。
9.如权利要求1所述的半导体装置，其特征在于：所述的肖特基势垒结被沟槽包围。
10.如权利要求1所述的一种多沟槽终端肖特基器件的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生产形成第一传导类型的半导体材料层；
2)在表面形成第一钝化层，在待形成沟槽区域表面去除第一钝化层；
3)进行杂质掺杂；
4)进行刻蚀半导体材料，形成沟槽；
5)在沟槽内壁形成第二钝化层，腐蚀去除器件表面第一钝化层；
6)在器件表面淀积金属，进行烧结形成肖特基势垒结。
CN201210158561.5A 2012-05-10 2012-05-10 一种多沟槽终端肖特基器件及其制备方法 Active CN103390654B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210158561.5A CN103390654B (zh) 2012-05-10 2012-05-10 一种多沟槽终端肖特基器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210158561.5A CN103390654B (zh) 2012-05-10 2012-05-10 一种多沟槽终端肖特基器件及其制备方法

Publications (2)

Publication Number Publication Date
CN103390654A true CN103390654A (zh) 2013-11-13
CN103390654B CN103390654B (zh) 2017-02-15

Family

ID=49534873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210158561.5A Active CN103390654B (zh) 2012-05-10 2012-05-10 一种多沟槽终端肖特基器件及其制备方法

Country Status (1)

Country Link
CN (1) CN103390654B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN110246892A (zh) * 2019-07-03 2019-09-17 天津环鑫科技发展有限公司 一种肖特基终端结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297994A (ja) * 1998-04-07 1999-10-29 Hitachi Ltd 半導体装置
US20010035560A1 (en) * 1997-06-02 2001-11-01 Fuji Electric Co., Ltd. Diode and method for manufacturing the same
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010035560A1 (en) * 1997-06-02 2001-11-01 Fuji Electric Co., Ltd. Diode and method for manufacturing the same
JPH11297994A (ja) * 1998-04-07 1999-10-29 Hitachi Ltd 半導体装置
JP2009177028A (ja) * 2008-01-25 2009-08-06 Toshiba Corp 半導体装置
WO2011141981A1 (ja) * 2010-05-10 2011-11-17 株式会社日立製作所 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531617A (zh) * 2012-07-02 2014-01-22 朱江 一种具有沟槽终端结构肖特基器件及其制备方法
CN110246892A (zh) * 2019-07-03 2019-09-17 天津环鑫科技发展有限公司 一种肖特基终端结构

Also Published As

Publication number Publication date
CN103390654B (zh) 2017-02-15

Similar Documents

Publication Publication Date Title
CN103137710B (zh) 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法
CN103199119A (zh) 一种具有超结结构的沟槽肖特基半导体装置及其制备方法
CN103247694A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103390654A (zh) 一种多沟槽终端肖特基器件及其制备方法
CN103378171A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103531617A (zh) 一种具有沟槽终端结构肖特基器件及其制备方法
CN103545381A (zh) 一种水平结构沟槽肖特基半导体装置及其制备方法
CN103390653B (zh) 一种沟槽结构肖特基器件及其制备方法
CN103579371A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103426937A (zh) 一种沟槽终端结构肖特基器件及其制备方法
CN103378178A (zh) 一种具有沟槽结构肖特基半导体装置及其制备方法
CN103515450A (zh) 一种沟槽电荷补偿肖特基半导体装置及其制造方法
CN103383969A (zh) 一种肖特基器件及其制备方法
CN103378177B (zh) 一种具有沟槽肖特基半导体装置及其制备方法
CN103515449A (zh) 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法
CN103489895B (zh) 一种沟槽超结半导体装置
CN102769042A (zh) 一种肖特基二极管及其制备方法
CN103199102A (zh) 一种具有超结结构的肖特基半导体装置及其制备方法
CN103531642A (zh) 一种具有肖特基终端结构的肖特基器件及其制备方法
CN103390651A (zh) 一种沟槽肖特基半导体装置及其制备方法
CN103378131A (zh) 一种电荷补偿肖特基半导体装置及其制造方法
CN103594493A (zh) 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法
CN102709331B (zh) 一种沟槽mos结构半导体装置及其制备方法
CN103367436B (zh) 一种沟槽肖特基mos半导体装置及其制造方法
CN103681778B (zh) 一种沟槽电荷补偿肖特基半导体装置及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210427

Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region

Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd.

Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons

Patentee before: Zhu Jiang

TR01 Transfer of patent right