CN102709331B - 一种沟槽mos结构半导体装置及其制备方法 - Google Patents
一种沟槽mos结构半导体装置及其制备方法 Download PDFInfo
- Publication number
- CN102709331B CN102709331B CN201110157316.8A CN201110157316A CN102709331B CN 102709331 B CN102709331 B CN 102709331B CN 201110157316 A CN201110157316 A CN 201110157316A CN 102709331 B CN102709331 B CN 102709331B
- Authority
- CN
- China
- Prior art keywords
- source region
- dielectric
- semiconductor device
- semiconductor material
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 20
- 238000001459 lithography Methods 0.000 claims abstract description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 9
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 9
- 239000010703 silicon Substances 0.000 claims abstract description 9
- 239000000463 material Substances 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 238000009792 diffusion process Methods 0.000 claims description 15
- 238000005516 engineering process Methods 0.000 claims description 14
- 238000005260 corrosion Methods 0.000 claims description 13
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 8
- 230000001413 cellular Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 238000001465 metallisation Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001312 dry etching Methods 0.000 claims description 3
- 230000003628 erosive Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 2
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 239000000377 silicon dioxide Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 11
- 229910052760 oxygen Inorganic materials 0.000 abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N oxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract description 3
- 239000001301 oxygen Substances 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 description 11
- 239000002210 silicon-based material Substances 0.000 description 8
- 238000005036 potential barrier Methods 0.000 description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 210000002421 Cell Wall Anatomy 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 210000004027 cells Anatomy 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000005755 formation reaction Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010301 surface-oxidation reaction Methods 0.000 description 1
Abstract
本发明公开了一种沟槽MOS结构半导体装置，沟槽内壁下部生长有栅氧，沟槽内填充有多晶硅，沟槽边侧的硅体内从上往下设置有源区、体区和漏区；本发明的半导体装置是超级势垒整流器的基础结构；本发明还提供一种半导体装置的制备方法。应用本发明的半导体装置和制备方法制造超级势垒整流器，可以省略传统超级势垒整流器制作方法中的两次光刻工艺，同时器件源区使用自对准方法形成，提高了器件的可靠性。
Description
技术领域
本发明涉及到一种沟槽MOS结构半导体装置，其是超级势垒整流器的基础结构，可以用来制造超级势垒整流器等半导体器件，本发明还涉及一种沟槽MOS结构半导体装置的制备方法。
背景技术
具有沟槽MOS结构的半导体器件，已成为器件发展的重要趋势，随着不断降低成本的要求和功率器件对电流密度不断提高的要求，使得不断减少元胞尺寸和减少光刻次数成为器件的发展趋势。
传统超级势垒整流二极管剖面图如图4所示，它的基础结构是沟槽MOS结构的半导体装置如图2所示，沟槽整个内壁生长有栅极氧化层5，沟槽内填充有栅极多晶硅6，沟槽边侧的硅体内从上往下设置有源区4、体区3和漏区2，超级势垒整流二极管制作工艺包括如下步骤：第一步，在具有N型衬底层1的N型半导体硅材料漂移层的表面进行热氧化工艺形成热氧化氧化层8，漂移层底部形成器件漏区2；第二步，一次光刻腐蚀在待形成沟槽区表面去除热氧化氧化层8；第三步，进行硅干法刻蚀形成沟槽；第四步，进行栅氧氧化工艺，在沟槽槽壁生长一层栅极氧化层5；第五步，进行多晶硅沉积，反刻多晶硅，形成栅极多晶硅6；第六步，进行二次光刻腐蚀，进行硼杂质注入扩散推进形成体区3，原有的漂移层作为漏区2，形成体区3的同时在体区3表面生长一层氧化层；第七步，三次光刻腐蚀开出源区注入窗口，然后注入磷源区杂质退火形成源区4；第八步，四次光刻腐蚀开出体区注入窗口，然后注入体区杂质退火形成体区欧姆接触区；第九步，五次光刻腐蚀去除表面氧化层；第十步，沉积电极金属，六次光刻腐蚀反刻电极金属，形成为源区4、栅极多晶硅6和体区3提供电位的上表面金属层10；第十一步，背面金属化，形成为漏区2提供电位的下表面金属层11。
传统的制作工艺中，栅极存在多晶硅回刻超出源极结深的风险，无法保证器件的性能；同时三次光刻工艺和四次光刻工艺，对光刻工艺的线宽和套刻水平具有较高的要求。
发明内容
本发明针对上述问题提出，提供一种沟槽MOS结构半导体装置及其制备方法，此半导体装置可以用来超级势垒整流器等半导体器件。
一种沟槽MOS结构半导体装置，其特征在于：包括：多个沟槽位于第一导电类型半导体材料表面，沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽侧壁的上部没有绝缘介质，沟槽内填充有栅极导电介质，栅极导电介质为导电材料，用于向沟槽内绝缘介质表面提供电势，沟槽内上部设置有源区扩散多晶硅7，源区扩散多晶硅与栅极导电介质相连；沟槽之间或沟槽边缘半导体材料上部设置有第二导电类型半导体材料构成体区；体区上部且临靠沟槽半导体材料内设置有第一导电类型半导体材料构成的源区，并且源区与源区之间半导体材料为体区；沟槽边侧的半导体材料内从上往下设置有源区、体区和第一导电类型半导体材料构成的漏区，装置表面设置有金属，连接体区、源区和和源区扩散多晶硅。
所述的沟槽垂直MOS结构半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电类型半导体材料衬底上的第一导电类型半导体材料漂移层的表面形成绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除绝缘介质；
3)在半导体材料表面进行两次第二导电类型的体区杂质注入退火；
4)进行光刻腐蚀工艺，在待形成沟槽区表面去除绝缘介质，在所形成窗口区进行刻蚀半导体材料，形成沟槽；
5)在沟槽内壁的生长绝缘介质，进行栅极导电介质沉积；
6)对栅极导电介质进行回刻蚀，露出沟槽侧壁一定长度绝缘介质，对沟槽侧壁裸露绝缘介质进行腐蚀；
7)沟槽内上部设置有源区扩散多晶硅7，通过高温热处理在沟槽侧壁裸露半导体材料表面进行第一导电类型的源区杂质扩散，在沟槽边缘硅体内顶端形成源区；
8)腐蚀去除元胞表面绝缘介质；
9)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
10)进行背面金属化工艺，在背面形成金属。
其中所述的体区杂质扩散一次注入推进为形成体区，二次注入为形成体区表面的欧姆接触区。
本发明的沟槽垂直MOS结构半导体装置，其中源区使用自对准方法实现，避免了传统的制作工艺中回刻栅极多晶硅超出源极结深的风险，提高了器件的可靠性；省略了用于光刻线宽和光刻套准的版图余量，也减小了器件元胞的尺寸，提高了器件的导通电流密度。
本发明的沟槽垂直MOS结构半导体装置的制备方法以制造的超级势垒整流器为例，可以省略传统超级势垒整流器制作方法的第三次光刻工艺和第四次光刻工艺，本发明降低了光刻生产的工艺要求，生产工艺更简单产品结构更紧凑，减少器件的生产周期，降低了器件的生产成本。
附图说明
图1为本发明的沟槽MOS结构半导体装置一种剖面示意图。
图2为常规沟槽MOS结构半导体装置的剖面示意图。
图3为本发明的沟槽MOS结构半导体装置应用于制造一种超级势垒整流二极管的剖面示意图。
图4为常规沟槽MOS结构半导体装置应用于制造超级势垒整流二极管的剖面示意图。
图5为本发明实施方式工艺第二步的剖面示意图。
图6为本发明实施方式工艺第三步的剖面示意图。
图7为本发明实施方式工艺第四步的剖面示意图。
图8为本发明实施方式工艺第五步的剖面示意图。
图9为本发明实施方式工艺第六步的剖面示意图。
图10为本发明实施方式工艺第七步的剖面示意图。
图11为本发明实施方式工艺第七步的剖面示意图。
图12为本发明实施方式工艺第八步的剖面示意图。
其中，1、衬底层；2、漏区；3、体区；4、源区；5、栅极氧化层；6、栅极多晶硅；7、源区扩散多晶硅；8、热氧化氧化层；9、分压环；10、上表面金属层；11、下表面金属层。
具体实施方式
图1为本发明的一种沟槽MOS结构半导体装置，图3为应用本发明的一种沟槽MOS结构半导体装置制造的一种超级势垒整流二极管的剖面示意图，下面结合图1和图3详细说明本发明的半导体装置。
一种超级势垒整流器，包括：衬底层1，为N导电类型半导体硅材料，在衬底层1下表面，通过下表面金属层11引出电极；漏区2，位于衬底层1之上，为N传导类型的半导体硅材料；体区3，位于漏区2之上，体区3为P传导类型的半导体硅材料；源区4位于体区3表面之中，靠近沟槽，为N传导类型的半导体硅材料；垂直沟槽位于硅体内，其内壁部分生长有栅极氧化层5，沟槽内填充有栅极多晶硅6，栅极多晶硅6之上填充源区扩散多晶硅7，且源区扩散多晶硅7与沟槽侧壁源区4的硅体直接接触，沟槽边侧的硅体内从上往下设置有源区4、体区3和漏区2；器件边缘设置有P传导类型的半导体硅材料构成的分压环9；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在具有N型衬底层1的N型半导体硅材料漂移层的表面进行热氧化工艺形成热氧化氧化层8，漂移层底部形成器件漏区2；
第二步、进行一次光刻腐蚀工艺，在漂移层半导体材料表面去除部分热氧化氧化层8，如图5所示；
第三步，在裸露的半导体材料表面进行硼杂质注入，然后进行扩散推进，再次进行硼杂质注入，然后进行退火，形成器件的体区3，同时也形成分压环9，如图6所示，第二次硼注入用于形成体区的欧姆接触；
第四步，进行二次光刻腐蚀工艺，在待形成沟槽区表面去热氧化氧化层8，在所形成窗口区域干法刻蚀半导体硅材料，形成沟槽，如图7所示；
第五步，在沟槽内壁的生长栅极氧化层5，如图8所示，进行沉积栅极多晶硅6；
第六步，对栅极多晶硅6进行回刻蚀，露出沟槽侧壁一定长度栅极氧化层5，对沟槽侧壁裸露栅极氧化层5进行腐蚀，如图9所示；
第七步，沉积掺有磷杂质的多晶硅，并对多晶硅进行回刻蚀，形成源区扩散多晶硅7，如图10所示，然后进行高温热处理，通过沟槽侧壁裸露半导体材料表面进行磷杂质扩散，在沟槽边缘硅体内顶端形成源区4，如图11所示；
第八步，腐蚀去除元胞表面氧化氧化层8，如图12所示；
第九步，在表面形成金属，进行三次光刻腐蚀工艺，去除表面部分金属，形成器件上表面金属层10；
第十步，进行背面金属化工艺，在背面形成金属，形成器件下表面金属层11，如图3所示。
如上所述，采用的结构和制备方法，与现有的技术相比减少了两次光刻腐蚀工艺，降低了生产材料成本，缩短了生产周期；另一方面，不用考虑源区和漏区光刻套准偏差，不需要增加用于对准偏差等的版图余量，因此与常规的超级势垒整流二极管相比，可以节约单元胞面积，提高电流密度，实现器件小型化；源区使用自对准方法形成，避免了传统的制作工艺中回刻栅极多晶硅超出源极结深的风险。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (6)
1.一种沟槽MOS结构半导体装置的制备方法，其特征在于：包括如下步骤：
1)在第一导电类型半导体材料衬底上的第一导电类型半导体材料漂移层的表面形成绝缘介质；
2)进行光刻腐蚀工艺，半导体材料表面去除部分绝缘介质；
3)在半导体材料表面进行两次第二导电类型的体区杂质注入退火；
4)进行光刻腐蚀工艺，在待形成沟槽区表面去除绝缘介质，在所形成窗口区进行刻蚀半导体材料，形成沟槽；
5)在沟槽内壁生长绝缘介质，进行栅极导电介质沉积；
6)对栅极导电介质进行回刻蚀，露出沟槽侧壁一定长度绝缘介质，对沟槽侧壁裸露绝缘介质进行腐蚀；
7)沟槽内上部设置有源区扩散多晶硅，通过高温热处理在沟槽侧壁裸露半导体材料表面进行第一导电类型的源区杂质扩散，在沟槽边缘硅体内顶端形成源区；
8)腐蚀去除元胞表面绝缘介质；
9)在表面形成金属，进行光刻腐蚀工艺，去除表面部分金属；
10)进行背面金属化工艺，在背面形成金属。
2.如权利要求1所述的制备方法，其特征在于：所述的栅极导电介质的刻蚀为干法刻蚀。
3.一种如权利要求1所述的方法制备的沟槽MOS结构半导体装置，其特征在于：包括：
多个沟槽位于第一导电类型半导体材料表面，沟槽内壁的底部和侧壁的下部表面设置有绝缘介质，沟槽侧壁的上部没有绝缘介质，沟槽内填充有栅极导电介质，沟槽内上部设置有源区扩散多晶硅，源区扩散多晶硅与栅极导电介质相连；
沟槽之间或沟槽边缘半导体材料上部设置有第二导电类型半导体材料构成体区；
体区内上部且临靠沟槽半导体材料内设置有第一导电类型半导体材料构成的源区，并且源区与源区之间半导体材料为体区；
沟槽边侧的半导体材料内从上往下设置有源区、体区和第一导电类型半导体材料构成的漏区；
装置表面设置有金属，连接体区、源区和和源区扩散多晶硅。
4.如权利要求3所述的半导体装置，其特征在于：所述的栅极导电介质为多晶硅。
5.如权利要求3所述的半导体装置，其特征在于：所述的绝缘介质是热氧化工艺形成的二氧化硅。
6.如权利要求3所述的半导体装置，其特征在于：所述的沟槽侧壁绝缘介质的顶端高于沟槽边侧的源区的底端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110157316.8A CN102709331B (zh) | 2011-05-30 | 一种沟槽mos结构半导体装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110157316.8A CN102709331B (zh) | 2011-05-30 | 一种沟槽mos结构半导体装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102709331A CN102709331A (zh) | 2012-10-03 |
| CN102709331B true CN102709331B (zh) | 2016-12-14 |
Family
ID=
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818084A (en) * | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| CN1808700A (zh) * | 2005-01-19 | 2006-07-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5818084A (en) * | 1996-05-15 | 1998-10-06 | Siliconix Incorporated | Pseudo-Schottky diode |
| CN1808700A (zh) * | 2005-01-19 | 2006-07-26 | 松下电器产业株式会社 | 半导体装置及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270660B (zh) | 沟槽型金属氧化物半导体场效应晶体管形成方法 | |
| CN105448732B (zh) | 改善uis性能的沟槽式功率半导体器件及其制备方法 | |
| CN102931090A (zh) | 一种超结mosfet的制造方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103137689B (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN103022155B (zh) | 一种沟槽mos结构肖特基二极管及其制备方法 | |
| CN102709331B (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN102214561A (zh) | 超级结半导体器件及其制造方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN102832242B (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN102751314A (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN107731933A (zh) | 一种沟槽终端肖特基器件 | |
| CN102709331A (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN203721734U (zh) | 一种低vf的功率mosfet器件 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN102832242A (zh) | 一种沟槽mos结构半导体装置及其制备方法 | |
| CN103531628B (zh) | 一种沟槽肖特基mos半导体装置 | |
| CN117334579A (zh) | 一种屏蔽栅功率半导体器件及其制作方法 | |
| CN103489895A (zh) | 一种沟槽超结半导体装置及其制备方法 | |
| CN103579370A (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置及其制备方法 | |
| CN106298918A (zh) | 一种场效应半导体装置及其制造方法 | |
| CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210425 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: Hangzhou City, Zhejiang province Xiasha 310018 six Avenue nokaze Haitian city 27 Building 1 unit 2603 Patentee before: Zhu Jiang |