CN103390653B - 一种沟槽结构肖特基器件及其制备方法 - Google Patents
一种沟槽结构肖特基器件及其制备方法 Download PDFInfo
- Publication number
- CN103390653B CN103390653B CN201210158341.2A CN201210158341A CN103390653B CN 103390653 B CN103390653 B CN 103390653B CN 201210158341 A CN201210158341 A CN 201210158341A CN 103390653 B CN103390653 B CN 103390653B
- Authority
- CN
- China
- Prior art keywords
- layer
- conduction type
- groove
- schottky
- conducting material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种沟槽结构肖特基器件，本发明的器件具有多个沟槽，通过引入不同深度的沟槽，改变器件PN结边缘的曲率，从而提高器件的反向阻断特性；本发明的器件在制造终端结构的同时，将器件的肖特基势垒结窗口设置在主结沟槽底部，简化了器件的制造流程，使用两次光刻工艺可以实现器件生产制造。本发明还提供了一种沟槽结构肖特基器件的制备方法。
Description
技术领域
本发明涉及到一种沟槽结构肖特基器件，本发明还涉及一种沟槽结构肖特基器件的制备方法。
背景技术
功率半导体器件被大量使用在电源管理和电源应用上，特别涉及到肖特基结的半导体器件已成为器件发展的重要趋势，肖特基器件具有正向开启电压低开启关断速度快等优点。
肖特基二极管可以通过多种不同的布局技术制造，最常用的为平面布局，传统的平面肖特基二极管具有较为复杂的制造工艺，需要三次光刻腐蚀工艺完成器件的生产制造。
发明内容
本发明针对上述问题提出，提供一种沟槽结构肖特基器件及其制备方法。
一种沟槽结构肖特基器件，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；一个主结沟槽，位于器件中心位置漂移层中，沟槽内壁表面没有绝缘材料，临靠沟槽侧壁区域设置有第二传导类型半导体材料；一个或多个终端沟槽，位于器件边缘位置漂移层中，沟槽内壁表面没有绝缘材料，临靠沟槽侧壁区域设置有第二传导类型半导体材料；钝化层，为绝缘材料层，位于漂移层表面；肖特基势垒结，位于主结沟槽内壁表面。
一种沟槽结构肖特基器件的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料层；在表面形成钝化层，在待形成沟槽区域表面去除钝化层；进行杂质掺杂；进行刻蚀半导体材料，形成沟槽；扩散进行杂质再分布，腐蚀去除沟槽内壁钝化层；淀积金属，进行烧结形成肖特基势垒结；进行正面金属化工艺，正面金属光刻腐蚀工艺，然后进行背面金属化工艺。
本发明的半导体器件具有多个沟槽，通过引入不同深度的沟槽，改变器件PN结边缘的曲率，从而提高器件的反向阻断特性。
本发明的半导体器件将浮空场限环通过沟槽结构加入到器件终端结构中。
本发明的半导体器件在制造终端结构的同时，将器件的肖特基势垒结窗口设置在主结沟槽底部，简化了器件的制造流程，使用两次光刻工艺可以实现器件生产制造。
附图说明
图1为本发明的一种沟槽结构肖特基器件剖面示意图；
图2为本发明的第二种沟槽结构肖特基器件剖面示意图；
图3为本发明的第三种沟槽结构肖特基器件剖面示意图。
其中，
1、衬底层；
2、二氧化硅；
3、第一导电半导体材料；
4、第二导电半导体材料；
5、肖特基势垒结；
10、上表面金属层；
11、下表面金属层。
具体实施方式
实施例1
图1为本发明的一种沟槽结构肖特基器件剖面图，下面结合图1详细说明本发明的半导体装置。
一种沟槽结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第一导电半导体材料3表面；主结沟槽的深度为3um；器件边缘终端沟槽的宽度为2um，深度为2.5um；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成第一导电半导体材料层3；
第二步，表面热氧化，形成二氧化硅2，进行光刻腐蚀工艺，表面去除部分二氧化硅2；
第三步，进行硼扩散，形成第二导电半导体材料4；
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，进行扩散工艺，腐蚀去除沟槽内壁氧化层；
第六步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图1所示。
实施例2
图2为本发明的一种沟槽结构肖特基器件剖面图，下面结合图2详细说明本发明的半导体装置。
一种沟槽结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第一导电半导体材料3表面；主结沟槽的深度为3um；器件边缘两个终端沟槽的宽度分别为2um和1um，深度分别为2.5um和1um，沟槽间距为2um；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成第一导电半导体材料层3；
第二步，表面热氧化，形成二氧化硅2，进行光刻腐蚀工艺，表面去除部分二氧化硅2；
第三步，进行硼扩散，形成第二导电半导体材料4；
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，进行扩散工艺，腐蚀去除沟槽内壁氧化层；
第六步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图2所示。
实施例3
图3为本发明的一种沟槽结构肖特基器件剖面图，下面结合图3详细说明本发明的半导体装置。
一种沟槽结构肖特基器件，包括：衬底层1，为N导电类型半导体硅材料，磷原子的掺杂浓度为1E19/CM3，在衬底层1下表面，通过下表面金属层11引出电极；第一导电半导体材料3，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子的掺杂浓度为1E16/CM3；第二导电半导体材料4，位于沟槽侧壁和底部，为P传导类型的半导体硅材料；肖特基势垒结5，位于第一导电半导体材料3的表面，为半导体硅材料与势垒金属形成的硅化物；二氧化硅2，位于第一导电半导体材料3表面；主结沟槽的深度为3um；器件边缘两个终端沟槽的宽度分别为2um和1um，深度分别为2.5um和1um，终端沟槽间距为2um，终端沟槽与主结沟槽的间距为12um；器件上表面附有上表面金属层10，为器件引出另一电极。
其制作工艺包括如下步骤：
第一步，在衬底层1表面外延生长形成第一导电半导体材料层3；
第二步，表面热氧化，形成二氧化硅2，进行光刻腐蚀工艺，表面去除部分二氧化硅2；
第三步，进行硼扩散，形成第二导电半导体材料4；
第四步，干法刻蚀，去除部分裸露半导体硅材料形成沟槽；
第五步，进行扩散工艺，腐蚀去除沟槽内壁氧化层；
第六步，在半导体材料表面淀积势垒金属镍，进行烧结形成肖特基势垒结5，然后在表面淀积金属形成上表面金属层10，进行光刻腐蚀工艺腐蚀去除表面部分金属；
第七步，进行背面金属化工艺，在背面形成下表面金属层11，器件结构如图3所示。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (2)
1.一种沟槽结构肖特基器件，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；一个
主结沟槽，位于器件中心位置漂移层中，槽底部位于漂移层中，沟槽内壁表面没有绝缘材料，临靠沟槽侧壁和底部边缘区域设置有第二传导类型半导体材料；一个或多个
终端沟槽，位于器件边缘漂移层中，沟槽内壁表面没有绝缘材料，临靠沟槽侧壁和底部区域设置有第二传导类型半导体材料，终端沟槽的沟槽深度小于主结沟槽深度，主结沟槽侧壁第二传导类型半导体材料与终端沟槽侧壁的第二传导类型半导体材料相连，其中多个终端沟槽侧壁的第二传导类型半导体材料相连，其中多个终端沟槽的沟槽深度和宽度随着远离主结沟槽逐渐变小；
钝化层，为绝缘材料层，位于漂移层表面；
肖特基势垒结，位于主结沟槽内壁表面，肖特基势垒结边缘被第二传导类型半导体材料包裹；
上下表面金属层，位于肖特基器件上下表面，上表面金属层连接肖特基势垒结和终端沟槽内壁，并延伸至器件边缘漂移层上部钝化层表面。
2.一种如权利要求1所述的沟槽结构肖特基器件的制备方法，其特征在于：包括如下步骤：
1)在衬底层上通过外延生产形成第一传导类型的半导体材料层；
2)在表面形成钝化层，在待形成主结沟槽和终端沟槽区域表面去除钝化层；
3)进行第二传导类型杂质掺杂；
4)进行刻蚀半导体材料，形成主结沟槽和终端沟槽；
5)扩散进行杂质再分布，腐蚀去除沟槽内壁钝化层；
6)淀积金属，进行烧结形成肖特基势垒结，表面淀积金属形成上表面金属层，进行光刻腐蚀工艺腐蚀去除表面部分金属；
7)进行背面金属化工艺，在背面形成下表面金属层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158341.2A CN103390653B (zh) | 2012-05-12 | 2012-05-12 | 一种沟槽结构肖特基器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210158341.2A CN103390653B (zh) | 2012-05-12 | 2012-05-12 | 一种沟槽结构肖特基器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103390653A CN103390653A (zh) | 2013-11-13 |
| CN103390653B true CN103390653B (zh) | 2017-04-26 |
Family
ID=49534872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210158341.2A Active CN103390653B (zh) | 2012-05-12 | 2012-05-12 | 一种沟槽结构肖特基器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103390653B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594524A (zh) * | 2013-11-25 | 2014-02-19 | 杭州士兰集成电路有限公司 | 肖特基二极管及其制作方法 |
| CN106328718A (zh) * | 2016-11-04 | 2017-01-11 | 四川洪芯微科技有限公司 | 一种台面二极管 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6399996B1 (en) * | 1999-04-01 | 2002-06-04 | Apd Semiconductor, Inc. | Schottky diode having increased active surface area and method of fabrication |
| JP2011066207A (ja) * | 2009-09-17 | 2011-03-31 | Mitsubishi Electric Corp | 半導体装置 |
| CN202058741U (zh) * | 2011-03-14 | 2011-11-30 | 璟茂科技股份有限公司 | 低正向导通压降的肖特基二极管 |
| CN102354704B (zh) * | 2011-11-04 | 2014-03-05 | 丹东安顺微电子有限公司 | 具有高反向阻断性能肖特基二极管制造方法 |
-
2012
- 2012-05-12 CN CN201210158341.2A patent/CN103390653B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN103390653A (zh) | 2013-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| CN103390653B (zh) | 一种沟槽结构肖特基器件及其制备方法 | |
| CN103730493A (zh) | 一种半导体功率器件的结构 | |
| CN103545381B (zh) | 一种水平结构沟槽肖特基半导体装置及其制备方法 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103531617B (zh) | 一种具有沟槽终端结构肖特基器件及其制备方法 | |
| CN103247694A (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103390654B (zh) | 一种多沟槽终端肖特基器件及其制备方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN104900703A (zh) | 一种沟槽mosfet终端结构和沟槽mosfet器件及其制备方法 | |
| CN104733526A (zh) | 沟渠式金氧半p-n接面二极管结构及其制作方法 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103383969B (zh) | 一种肖特基器件及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103579371A (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103378172B (zh) | 一种肖特基半导体装置及其制备方法 | |
| CN103515450A (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制造方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103390651B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN103681778B (zh) | 一种沟槽电荷补偿肖特基半导体装置及其制备方法 | |
| CN103378174B (zh) | 一种具有电荷补偿肖特基半导体装置及其制备方法 | |
| CN103531642A (zh) | 一种具有肖特基终端结构的肖特基器件及其制备方法 | |
| CN103594493A (zh) | 一种沟槽结构电荷补偿肖特基半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210423 Address after: Room 301, 3rd floor, building 16, Guangxi Huike Technology Co., Ltd., No. 336, East extension of Beihai Avenue, Beihai Industrial Park, 536000, Guangxi Zhuang Autonomous Region Patentee after: Beihai Huike Semiconductor Technology Co.,Ltd. Address before: 113200 Liaoning Province Xinbin Manchu Autonomous County Federation of disabled persons Patentee before: Zhu Jiang |
|
| TR01 | Transfer of patent right |