CN103531628B - 一种沟槽肖特基mos半导体装置 - Google Patents
一种沟槽肖特基mos半导体装置 Download PDFInfo
- Publication number
- CN103531628B CN103531628B CN201210242396.1A CN201210242396A CN103531628B CN 103531628 B CN103531628 B CN 103531628B CN 201210242396 A CN201210242396 A CN 201210242396A CN 103531628 B CN103531628 B CN 103531628B
- Authority
- CN
- China
- Prior art keywords
- groove
- conduction type
- semi
- schottky
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 62
- 230000004888 barrier function Effects 0.000 claims abstract description 25
- 239000000463 material Substances 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000004020 conductor Substances 0.000 claims 1
- 239000000969 carrier Substances 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000002210 silicon-based material Substances 0.000 description 8
- 230000003628 erosive effect Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 125000004437 phosphorous atom Chemical group 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
本发明提出一种沟槽肖特基MOS半导体装，将肖特基势垒结代替传统MOS器件的源区和体区，通过栅极偏压在漂移区形成高浓度的载流子区域，形成器件的沟道；同时本发明将电荷补偿结构引入到沟槽肖特基MOS结构中。
Description
技术领域
本发明主要涉及到一种沟槽肖特基MOS半导体装置。
背景技术
具有沟槽结构和超结结构的半导体器件，已成为器件发展的重要趋势。对于功率半导体器件，不断降低导通电阻和不断提高电流密度的要求成为器件发展的重要趋势。
传统沟槽MOS器件在沟槽内壁生长有栅氧，沟槽内填充有多晶硅，沟槽边侧半导体材料依次设置有源区、体区和漏区，器件开通状态下的导通电阻主要受到漂移层电阻和沟导电阻的影响。
发明内容
本发明提出一种沟槽肖特基MOS半导体装置。
一种沟槽肖特基MOS半导体装置，其特征在于：包括：衬底层，为半导体材料；漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个沟槽，位于漂移层中，沟槽内壁有绝缘层，沟槽内填充有多晶半导体材料或金属作为栅电极；肖特基势垒结，位于沟槽之间的漂移层表面；沟道区，为漂移层中临靠沟槽侧壁和肖特基势垒结的第一传导类型的半导体材料。
一种沟槽肖特基MOS半导体装置的制备方法，其特征在于：包括如下步骤：在衬底层上通过外延生产形成第一传导类型的半导体材料漂移层；在表面形成绝缘层，在待形成沟槽区域表面去除绝缘层；进行刻蚀半导体材料，形成沟槽；在沟槽内依次形成绝缘层和多晶半导体材料，反刻蚀多晶半导体材料，淀积绝缘材料；去除部分绝缘层，淀积势垒金属，形成肖特基势垒结；进行电极金属淀积，反刻蚀金属。
本发明的一种沟槽肖特基MOS半导体装置，将肖特基势垒结代替传统MOS器件的源区和体区，通过栅极偏压在漂移区形成高浓度的载流子区域，形成器件的沟道；同时本发明将电荷补偿结构引入到沟槽肖特基MOS结构中。
附图说明
图1为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图2为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图3为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图4为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图5为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图6为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图7为本发明一种沟槽肖特基MOS半导体装置剖面示意图；
图8为本发明一种沟槽肖特基MOS半导体装置剖面示意图。
其中，
1、衬底层；
2、漂移层；
3、肖特基势垒结；
4、沟道区；
5、氧化层；
6、P型单晶半导体材料；
7、栅极N型多晶半导体材料；
8、一氧化硅；
9、三氧化二铝；
10、金属。
具体实施方式
实施例1
图1示出了本发明一种沟槽肖特基MOS半导体装置剖面示意图，下面结合图1详细说明通过本发明的一种沟槽肖特基MOS半导体装置。
一种沟槽肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为38um；肖特基势垒结3，位于漂移层2表面；沟道区4，临靠沟槽和肖特基势垒结3；氧化层5，为硅材料的氧化物，位于沟槽内壁；栅极N多晶半导体材料7，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料。
本实施例的工艺制造流程如下：
第一步，在衬底层1上通过外延生产形成漂移层2；
第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5；
第三步，进行干法刻蚀，去除半导体材料，形成沟槽；
第四步，进行热氧化，然后在沟槽内淀积形成栅极N多晶半导体材料7，然后淀积二氧化硅；
第五步，光刻腐蚀，去除部分氧化层5，淀积势垒金属烧结形成肖特基势垒结3，如图1所示；
第六步，淀积电极金属，光刻腐蚀工艺腐蚀去除部分电极金属，为器件引出肖特基阳极和器件的栅极，然后在此基础上，通过背面金属化工艺为器件引出漏极。
图2实例为在图1器件制造的基础上，将沟槽底部的氧化层加厚，以实现更好的反向阻断特性。
图3实例为在图1器件制造的基础上，通过刻蚀沟槽间的硅材料，降低肖特基势垒结表面高度。
实施例2
图4示出了本发明一种沟槽肖特基MOS半导体装置剖面示意图，下面结合图4详细说明通过本发明的一种沟槽肖特基MOS半导体装置。
一种沟槽肖特基MOS半导体装置包括：衬底层1，为N导电类型半导体硅材料，磷原子掺杂浓度为1E19cm-3；漂移层2，位于衬底层1之上，为N传导类型的半导体硅材料，磷原子掺杂浓度为1E16cm-3，厚度为38um；肖特基势垒结3，位于漂移层2表面；沟道区4，临靠沟槽和肖特基势垒结3；氧化层5，为硅材料的氧化物，位于沟槽内壁；栅极N多晶半导体材料7，位于沟槽内，为高浓度杂质掺杂的多晶半导体材料。P型单晶半导体材料6，位于沟槽底，为P传导类型的半导体硅材料，硼原子掺杂浓度为1E16cm-3，厚度为33um。
本实施例的工艺制造流程如下：
第一步，在衬底层1上通过外延生产形成漂移层2；
第二步，在表面热氧化形成氧化层5，在待形成沟槽区域表面去除氧化层5；
第三步，进行干法刻蚀，去除半导体材料，形成沟槽；
第四步，淀积P型单晶半导体材料6，反刻蚀P型单晶半导体材料6；
第五步，进行热氧化，然后在沟槽内淀积形成栅极N多晶半导体材料7，然后淀积二氧化硅；
第六步，光刻腐蚀，去除部分氧化层5，淀积势垒金属烧结形成肖特基势垒结3，如图4所示；
第七步，淀积电极金属，光刻腐蚀工艺腐蚀去除部分电极金属，为器件引出肖特基阳极和器件的栅极，然后在此基础上，通过背面金属化工艺为器件引出漏极。
图5实例为在图4器件制造的基础上，去除了沟槽底部的氧化层。
图6实例为在图4器件制造的基础上，将一氧化硅材料设置在沟槽底部。
图7实例为在图4器件制造的基础上，将三氧化二铝材料设置在沟槽底部。
图8实例为在图4器件制造的基础上，将金属材料设置在沟槽底部。
通过上述实例阐述了本发明，同时也可以采用其它实例实现本发明，本发明不局限于上述具体实例，因此本发明由所附权利要求范围限定。
Claims (2)
1.一种沟槽肖特基MOS半导体装置，其特征在于：包括：
衬底层，为半导体材料；
漂移层，为第一传导类型的半导体材料，位于衬底层之上；多个
沟槽，位于漂移层中，沟槽内下部内壁没有绝缘层，沟槽内上部内壁有绝缘层，沟槽内下部设置条状第二传导类型半导体材料，沟槽内上部填充有多晶半导体材料或金属作为栅电极，栅电极材料与第二传导类型的半导体材料相连，栅电极材料与第二传导类型半导体材料接触界面位于沟槽内上部临靠沟槽内壁绝缘层，沟槽内下部设置条状第二传导类型半导体材料与漂移层形成电荷补偿结构；
肖特基势垒结，位于沟槽之间的漂移层表面；
沟道区，为漂移层中临靠沟槽侧壁和肖特基势垒结的第一传导类型的半导体材料。
2.如权利要求1所述的半导体装置，其特征在于：所述的沟槽内填充的多晶半导体材料为第一传导类型的多晶半导体材料，并且为高浓度杂质掺杂。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210242396.1A CN103531628B (zh) | 2012-07-02 | 2012-07-02 | 一种沟槽肖特基mos半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210242396.1A CN103531628B (zh) | 2012-07-02 | 2012-07-02 | 一种沟槽肖特基mos半导体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103531628A CN103531628A (zh) | 2014-01-22 |
| CN103531628B true CN103531628B (zh) | 2017-08-08 |
Family
ID=49933491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210242396.1A Active CN103531628B (zh) | 2012-07-02 | 2012-07-02 | 一种沟槽肖特基mos半导体装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103531628B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019235A (zh) * | 2004-09-03 | 2007-08-15 | 皇家飞利浦电子股份有限公司 | 垂直半导体器件和制造该器件的方法 |
| CN102054870A (zh) * | 2010-10-26 | 2011-05-11 | 清华大学 | 一种半导体结构及其形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB0103715D0 (en) * | 2001-02-15 | 2001-04-04 | Koninkl Philips Electronics Nv | Semicondutor devices and their peripheral termination |
| US8022482B2 (en) * | 2006-02-14 | 2011-09-20 | Alpha & Omega Semiconductor, Ltd | Device configuration of asymmetrical DMOSFET with schottky barrier source |
| JP5612256B2 (ja) * | 2008-10-16 | 2014-10-22 | 株式会社東芝 | 半導体装置 |
-
2012
- 2012-07-02 CN CN201210242396.1A patent/CN103531628B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019235A (zh) * | 2004-09-03 | 2007-08-15 | 皇家飞利浦电子股份有限公司 | 垂直半导体器件和制造该器件的方法 |
| CN102054870A (zh) * | 2010-10-26 | 2011-05-11 | 清华大学 | 一种半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103531628A (zh) | 2014-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN103137710B (zh) | 一种具有多种绝缘层隔离的沟槽肖特基半导体装置及其制备方法 | |
| CN103137688B (zh) | 一种沟槽mos结构半导体装置及其制造方法 | |
| CN103199119B (zh) | 一种具有超结结构的沟槽肖特基半导体装置及其制备方法 | |
| JP2019212902A (ja) | 炭化ケイ素体を有する半導体デバイスおよび製造方法 | |
| CN103137689B (zh) | 一种具有超结沟槽mos结构的半导体装置及其制造方法 | |
| CN101488521A (zh) | 沟槽式金氧半晶体管结构及其制程 | |
| CN103378171B (zh) | 一种沟槽肖特基半导体装置及其制备方法 | |
| CN102956481B (zh) | 具有源极沟槽的沟槽式功率半导体元件的制造方法 | |
| CN103367396B (zh) | 一种超级结肖特基半导体装置及其制备方法 | |
| CN103531628B (zh) | 一种沟槽肖特基mos半导体装置 | |
| CN104218080B (zh) | 射频ldmos器件及其制造方法 | |
| CN106653610A (zh) | 一种改良的沟槽超势垒整流器件及其制造方法 | |
| CN209461469U (zh) | 深沟槽功率器件和电子设备 | |
| CN103378178B (zh) | 一种具有沟槽结构肖特基半导体装置及其制备方法 | |
| CN103515449B (zh) | 一种具有电荷补偿沟槽肖特基半导体装置及其制备方法 | |
| CN103378177B (zh) | 一种具有沟槽肖特基半导体装置及其制备方法 | |
| CN103579370B (zh) | 一种具有化学配比失配绝缘材料的电荷补偿半导体结装置 | |
| CN103489895B (zh) | 一种沟槽超结半导体装置 | |
| CN103137711A (zh) | 一种具有绝缘层隔离结构肖特基半导体装置及其制备方法 | |
| CN103367433B (zh) | 一种沟槽超级结mos半导体装置及其制造方法 | |
| CN103367434B (zh) | 一种超级结沟槽mos半导体装置 | |
| CN103426937B (zh) | 一种沟槽终端结构肖特基器件及其制备方法 | |
| CN103367436B (zh) | 一种沟槽肖特基mos半导体装置及其制造方法 | |
| CN103594514A (zh) | 一种电荷补偿mos半导体装置及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210106 Address after: No.1 Taiji Road, Bei'an sub district office, Jimo District, Qingdao City, Shandong Province Patentee after: Qingdao Huike Microelectronics Co.,Ltd. Address before: 113200 disabled people's Federation of Xinbin Manchu Autonomous County, Liaoning Province Patentee before: Zhu Jiang |