CN1387249A - 集成电路研磨平坦化的方法 - Google Patents
集成电路研磨平坦化的方法 Download PDFInfo
- Publication number
- CN1387249A CN1387249A CN 01119773 CN01119773A CN1387249A CN 1387249 A CN1387249 A CN 1387249A CN 01119773 CN01119773 CN 01119773 CN 01119773 A CN01119773 A CN 01119773A CN 1387249 A CN1387249 A CN 1387249A
- Authority
- CN
- China
- Prior art keywords
- layer
- cmp
- semiconductor chip
- planarization
- polymerizable material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体芯片表面平坦化方法包括:涂布一层聚合物材质在凹槽图样的半导体芯片上,热硬化处理聚合物材质而形成一硬化的聚合物层并进行N2O气体等离子体处理后,使部分聚合物材质转变成二氧化硅类材质且可被传统CMP氧化层研磨泥浆研磨,再沉积一层PETEOS薄膜在二氧化硅类聚合物层上,再以CMP氧化层研磨泥浆研磨二氧化硅类材质与PETEOS薄膜。本发明方法可使芯片特别是具有宽凹槽图样的芯片的平坦化不需使用特别研磨泥浆而可实现全面平坦化。
Description
本发明有关改善大规模集成电路或超大规模集成电路工艺平坦化的方法。
在超大规模集成电路制造过程中，已经非常普遍利用多层金属交联垂直叠层方式来形成金属绕线电路。多层制造技术已经变成一种有效方式来提高电路性能与电路功能的复杂性。多层金属交联技术的其一缺点是由于层层叠加效应因而丧失芯片平坦度。所谓平坦度差的芯片是指芯片上呈现高低起伏不平较大的表面。在高凸区域附近，这些导电或绝缘薄膜容易受到热、电流或机械应力而造成图形不连续。这种图形不连续性会引起组件某些特定功能失效。再者，不平坦表面在黄光光刻工艺处理中，无法被精确地对焦，因为传统黄光光刻步距机的对焦深度会因芯片表面不同高度而偏离。这种无法对焦问题相对小组件更为严重。
现有技术的有些方法可用来减轻芯片表面不平坦程度，其中一种最为常用方法是旋转涂抹玻璃(SOG)方法。这种旋转涂抹玻璃(SOG)材质一般由低粘滞性溶液组成，所以可利用传统旋转涂抹技术将高低起伏表面的低凹部分迅速填满。一般在旋转涂抹SOG后会有一道烘烤程序用来蒸发含在SOG内的溶剂而这层SOG薄膜变成稍硬化薄膜。另外再加进炉管硬化处理(curing)工艺会使SOG薄膜更加硬化。然后进行SOG回蚀处理蚀刻SOG薄膜来平坦化芯片。若在组件导电接触位置上仍未被完全移除，则会产生所谓污损介层窗(poison via)问题。这样一来，不仅会造成高电阻值的介电层窗而且甚至形成非常低优良率芯片。因为SOG回蚀并非选择性工艺，若要移除所有SOG，则在凹槽洞隙会发生更严重低洼现象。这样，芯片表面会更不平坦而平坦度变差。
图1A与图1B是描述现有技术SOG回蚀方法无法达到平坦芯片表面。图1A描述旋转涂布一层SOG材质在有凹槽的半导体芯片上，而图1B则显示在使用SOG回蚀工艺后所形成的不平坦表面。如图1A所示，SOG材质11以旋转涂布方法填入半导体基板14上的凸出图形12的中间洞隙13。如图1B所示，经过SOG回蚀(etchback)处理后，会在中间洞隙13间形成低洼表面。根据现有技术经验，通常中间洞隙13其宽度愈大，这种低洼现象会愈严重。
另一种已有技术为了减轻低洼现象，多加一层光罩(photo mask)设计来遮住凹槽洞隙图像。由于光阻覆盖在凹槽洞隙上后再进行传统SOG回蚀处理，这时只有在高凸图样上的SOG未受到光阻覆盖保护会被蚀刻掉。但是这项现有技术因多加一道黄光光刻工艺会增加工厂制造费用成本。
基本上SOG回蚀处理只能达到部分平坦化，而化学机械研磨(CMP)工艺技术能达到全面平坦化。近年来，CMP工艺技术已被应用到集成电路次微米(sub-micron)工艺上。目前CMP工艺主要是将半导体芯片支撑住放置在旋转且研磨泥浆沾湿的大型圆垫上。在研磨过程中是利用含在泥浆中的碎硅石机械力学作用，与含在泥浆中的碱性或酸性化学溶液作用将芯片表面上的介电层或金属层磨平。
目前所使用的氧化层研磨泥浆是无法研磨聚合物这类材质，所以必需使用特别的研磨泥浆，且仔细控制来研磨聚合物这类硬度不高且稍有弹性材质。使用不相同的几种研磨泥浆可能会造成工厂机台安排调度不便及控制处理问题。另一方面，传统CMP技术对于宽凹槽图样设计仍会造成所谓低洼现象(dishing effects)。这种低洼现象是指在凹槽洞隙中有低陷情形，尤其愈宽凹槽其低陷愈深。
本发明的目的在于提供一种可施行的工艺技术方法及半导体组件，以改进现有技术的缺点，进而达到芯片全面平坦化而提高工厂制造的优良率。
为实现上述目的，本发明提供一种使用化学机械研磨将半导体芯片平坦化的方法，它包括下列步骤：将一种含有聚合物材质的溶液涂布在一片有不平坦表面的半导体芯片上；以热处理硬化所述聚合物材质以形成一层硬化的聚合物层；对所述硬化的聚合物层进行一气体等离子体处理，使所述聚合物层一部分成为一二氧化硅类待研磨层；沉积一氧化层薄膜在所述二氧化硅类层上，且所述氧化层薄膜具有比所述二氧化硅层类较低的化学机械研磨速率；以及使用化学机械研磨工艺研磨所述低化学机械研磨速率的氧化层薄膜与所述二氧化硅层类。
然后再使用N2O气体等离子体处理所述硬化的聚合物层表面。因为所述硬化的聚合物层已经过N2O气体等离子体处理步骤，所以至少有部分聚合物材质会变成为二氧化硅类(SiO2-like)材质而且可被传统CMP氧化层研磨泥浆所研磨。在N2O气体等离子体处理之后，接着直接(in-situ)在反应室(chamber)内沉积一层PETEOS薄膜在二氧化硅类聚合物层上。若适当地控制N2O气体等离子体处理过程，则在凸出表面图样上的所有聚合物材质将会全部转变成二氧化硅类(SiO2-like)材质。而PETEOS薄膜层可做为一蚀刻终止层效用。之后，使用CMP工艺技术加入传统CMP氧化层研磨泥浆研磨所述二氧化硅类(SiO2-like)材质与所述PETEOS薄膜。一般传统CMP氧化层研磨泥浆含有氢氧化钾与硅石混合溶液。
依照本发明的制作方法可达成芯片使用聚合物层全面的平坦化。本发明的其中一项优点是不需要特别的CMP研磨泥浆。在芯片上旋转涂抹聚合物薄膜和炉管热处理(curing)硬化后，再用N2O气体等离子体处理聚合物薄膜层，这样一来，只要使用传统CMP氧化层泥浆就可研磨所述聚合物薄膜层。对于窄凹槽洞隙图样设计，CMP研磨工艺一般不会移除留在凹槽洞隙内的聚合物材质而能达到全面平坦化。若芯片有相当宽凹槽洞隙图样设计，CMP研磨时会将移除一些留在宽凹槽洞隙内的聚合物材质而造成所谓低洼现象。本发明的另一项优点是加入一层PETEOS薄膜通过不同CMP研磨速率而消除或减轻所谓低洼现象。另一方面，在N2O气体等离子体处理后，聚合物材质会转变成二氧化硅类(SiO2-like)薄膜层。根据傅立叶近红外线光谱分析资料，这种氧化层类薄膜是会吸收水汽。因此在等离子体反应室内直接沉积一层PETEOS薄膜在氧化层类薄膜的上，这样可防止水汽进入类氧化层薄膜内。所以PETEOS薄膜一方面是研磨用的终止层，另一方面可做为防止水汽的保护层。
为更清楚理解本发明的目的、特点和优点，下面将结合附图对本发明的较佳实施例进行详细说明。
图1A及图1B为现有技术的回蚀方法说明图；
图2A至图2F是描述本发明一较佳实施例的使用改进的化学机械研磨(CMP)工艺将聚合物层平坦化的过程示意图；
图3根据实验数据资料结果显示以N2O气体等离子体处理(gas plasmatreatment)的聚合物层在浸泡在氢氟酸(HF)溶液后，其厚度变化的曲线图；
图4根据实验数据资料结果显示以N2O气体等离子体处理的聚合物在使用化学机械研磨(CMP)工艺后，其厚度变化的曲线图；
图5说明聚合物材质经过N2O气体等离子体处理前后所分析的傅立叶近红外线光谱图。
本发明较佳实施例是以应用在半导体金属交联平坦化为例。如图2A所示，一薄氧化层3形成在芯片表面用于避免SOG材质直接与金属图样接触而引起金属被侵蚀现象。所述芯片表面包含有分隔宽凹槽洞隙的金属构件2所造成的不平坦图样在半导体基底上1。如图2B所示，经过旋转涂布与炉管热硬化(curing)工艺处理后，一硬化的聚合物层4形成在不平坦图样的金属构件2上。若两金属构件2中间凹槽洞隙愈宽，则愈易形成有中间低凹状聚合物材质4留在凹槽洞隙中，而两金属构件2上仍有聚合物材质。如图2C所示，经过数百瓦的射频电力(RF power)与温度大约400度的N2O气体等离子体适当处理后，在两金属构件2上的聚合物材质可全部转变成二氧化硅类(SiO2-like)材质5。这层二氧化硅类(SiO2-like)材质5也就是CMP的待研磨层。
如图2D所示，以等离子体加强化学气相沉积法(PECVD)沉积一层PETEOS薄膜6在二氧化硅类聚合物层5上。图2E显示在CMP研磨初始阶段会移除PETEOS薄膜6和二氧化硅类聚合物层5上。根据CMP工艺原理，位在不平坦图样高点的物质会以较快的研磨速率被移除。所以一开始CMP研磨后，位在图样高点的二氧化硅类聚合物层5，会比在凹槽内的二氧化硅类聚合物先被曝露出。其中所述二氧化硅类聚合物在控片上的研磨速率大约是一分钟4000埃厚度，而PETEOS薄膜在控片上的研磨速率大约是一分钟2300埃厚度。所以具有相对低的研磨速率性质PETEOS薄膜可做为CMP有效的研磨终止层。最后，图2F显示在完成CMP研磨工艺后，使用本发明实施例以达到平坦表面。
如图3所示，曲线3a代表聚合物薄膜经过不同时间的N2O气体等离子体处理后，其聚合物薄膜厚度变化情形。在1分钟N2O气体等离子体处理后，其聚合物薄膜厚度变化快接近厚度饱和状况。虽经过3分钟N2O气体等离子体处理，相对聚合物薄膜厚度只改变大约500埃。曲线3b代表其相对应等离子体处理过的聚合物薄膜在进行100∶1浓度氢氟酸(HF)溶液浸泡30秒后，被蚀刻掉所剩下的薄膜厚度变化情形。
若未加入N2O气体等离子体工艺，100∶1浓度氢氟酸(HF)溶液则是无法蚀刻所述聚合物材质。但经过1分钟N2O气体等离子体处理聚合物材质表面，再经由劣F溶液浸泡30秒可以蚀刻所述聚合物材质而其厚度被蚀刻后只剩下大约2000埃。曲线3c代表其相对应等离子体处理过的聚合物薄膜进行100∶1浓度氢氟酸(HF)溶液浸泡60秒后，被蚀刻掉所剩下的薄膜厚度变化情形。若经过2分钟N2O气体等离子体处理后，然后继续在HF溶液浸泡60秒会发现所述聚合物材质厚度被蚀刻后只剩下大约800埃。
如图4所示，曲线4a代表聚合物材质并未加入N2O气体等离子体工艺，在进行不同时间CMP研磨后，其厚度变化情形。明显地发现CMP工艺几乎无法研磨所述聚合物材质，其研磨速率大约是一分钟200埃。所以所述聚合物薄膜厚度即使在CMP研磨60秒后厚度仍是大约4500埃。相反地，只要加入N2O气体等离子体处理聚合物表面后，CMP工艺使用传统的硅石混合溶液的氧化层研磨泥浆就可以研磨所述聚合物材质。曲线4b代表聚合物薄膜经过30秒的N2O气体等离子体处理，在随着不同CMP研磨时间后，其聚合物薄膜厚度变化情形。在30秒CMP研磨的后，发现所述聚合物材质厚度只剩下大约2200埃。类似地，曲线4c代表聚合物薄膜经过60秒的N2O气体等离子体处理，在随着不同CMP研磨时间后，其聚合物薄膜厚度变化情形。在45秒CMP研磨的后，所述聚合物材质厚度只剩下大约1600埃。其研磨速率大约是一分钟4000埃。因此，经过N2O气体等离子体处理的聚合物材质具有很高的CMP研磨速率，大约是比未进行等离子体处理的聚合物材质高出20倍。
如图5所示，曲线5d代表聚合物材质的傅立叶近红外线光谱只经过炉管处理(curing)但未加入N2O气体等离子体工艺。曲线5c代表进行N2O气体等离子体处理1分钟后聚合物材质的傅立叶近红外线光谱。曲线5b代表进行N2O气体等离子体处理2分钟后聚合物材质的傅立叶近红外线光谱。曲线5a代表进行N2O气体等离子体处理3分钟后聚合物材质的傅立叶近红外线光谱。明显地，在经过N2O气体等离子体处理后，傅立叶近红外线光谱曲线显示在波数(wave number)大约3500cm-1附近有水汽的吸收光谱波峰(peak)。
本发明的应用范围不只限于目前所列举的较佳金属层实施例。实际上，在芯片上浅凹槽隔绝(shallow trench isolation)图样或使用低介电质是数的聚合物材质等也可利用本发明来达到全面平坦的芯片。
Claims (22)
1.一种使用化学机械研磨使半导体芯片平坦化的工艺方法，所述方法包括下列步骤：
将一种含有聚合物材质的溶液涂布在一片有不平坦表面的半导体芯片上；
以热处理硬化所述聚合物材质以形成一层硬化的聚合物层；
对所述硬化的聚合物层进行一气体等离子体处理，使所述聚合物层一部分成为一二氧化硅类待研磨层；
沉积一氧化层薄膜在所述二氧化硅类层上，且所述氧化层薄膜具有比所述二氧化硅层类较低的化学机械研磨速率；以及
使用化学机械研磨工艺研磨所述低化学机械研磨速率的氧化层薄膜与所述二氧化硅层类。
2.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述气体等离子体是选自由氧化氮(N2O)，氮气(N2)，氧气(O2)或氩气(Argon)所组成的单一或混合气体等离子体。
3.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述气体等离子体是N2O气体等离子体。
4.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述气体等离子体是由低压及在数百瓦射频电力所产生。
5.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述聚合物材质是聚硫亚氨化合物或聚氨基化合物。
6.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述聚合物材质是聚氨基硫亚氨化合物。
7.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述聚合物材质是聚硫亚氨化合物。
8.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述化学机械研磨泥浆可有效研磨氧化硅层。
9.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述化学机械研磨泥浆含有氢氧化钾与硅石混合溶液。
10.如权利要求1所述的半导体芯片平坦化的工艺方法，其特征在于，所述具有低化学机械研磨研磨速率的氧化层薄膜是一种PETEOS薄膜。
11.一种多层半导体组件，它包括：
有不平坦表面的半导体芯片；
在所述芯片上设有一层硬化的聚合物层；
所述硬化的聚合物层上设有一经气体等离子体处理而成的待研磨层；
在化学机械研磨平坦化研磨后，在所述待研磨层部分区域上设有氧化层薄膜，它具有比所述待研磨层较低的化学机械研磨速率。
12.如权利要求11所述的多层半导体组件，其特征在于，所述气体等离子体是选自由氧化氮(N2O)，氮气(N2)，氧气(O2)或氩气(Argon)所组成的单一或混合气体等离子体。
13.如权利要求11所述的多层半导体组件，其特征在于，所述气体等离子体是N2O气体等离子体。
14.如权利要求11所述的多层半导体组件，其特征在于，所述气体等离子体是由低压及在数百瓦射频电力所产生。
15.如权利要求11所述的多层半导体组件，其特征在于，所述聚合物材质是聚硫亚氨化合物或聚氨基化合物。
16.如权利要求11所述的多层半导体组件，其特征在于，所述聚合物材质可以是聚氨基硫亚氨化合物。
17.如权利要求11所述的多层半导体组件，其特征在于，所述聚合物材质是聚硫亚氨化合物。
18.如权利要求11所述的多层半导体组件，其特征在于，所述化学机械研磨泥浆可有效研磨氧化硅层。
19.如权利要求11所述的多层半导体组件，其特征在于，所述化学机械研磨泥浆是含有氢氧化钾与硅石混合溶液。
20.如权利要求11所述的多层半导体组件，其特征在于，所述低化学机械研磨速率的氧化层薄膜是一种PETEOS薄膜。
21.如权利要求11所述的多层半导体组件，含有多层硬化的聚合物层用来平坦化。
22.如权利要求11所述的多层半导体组件，含有硬化的聚合物层，经过气体等离子体处理而成的待研磨层是为一种种二氧化硅类材质。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011197730A CN1153277C (zh) | 2001-05-22 | 2001-05-22 | 集成电路研磨平坦化的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB011197730A CN1153277C (zh) | 2001-05-22 | 2001-05-22 | 集成电路研磨平坦化的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1387249A true CN1387249A (zh) | 2002-12-25 |
| CN1153277C CN1153277C (zh) | 2004-06-09 |
Family
ID=4663714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB011197730A Expired - Fee Related CN1153277C (zh) | 2001-05-22 | 2001-05-22 | 集成电路研磨平坦化的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1153277C (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006076857A1 (fr) * | 2005-01-19 | 2006-07-27 | Anji Microelectronics (Shanghai) Co., Ltd | Systeme de polissage chimio-mecanique et solution abrasive |
| CN101577245B (zh) * | 2008-05-05 | 2012-02-29 | 中芯国际集成电路制造(北京)有限公司 | 层间介质层化学机械研磨方法 |
| CN103213943A (zh) * | 2013-04-23 | 2013-07-24 | 山东省科学院海洋仪器仪表研究所 | 一种聚合物芯片微通道的加工和平整化方法 |
| CN103943491A (zh) * | 2014-04-28 | 2014-07-23 | 华进半导体封装先导技术研发中心有限公司 | 在转接板工艺中采用cmp对基板表面进行平坦化的方法 |
| CN104103512A (zh) * | 2013-04-15 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 绝缘层形成方法 |
| CN106898657A (zh) * | 2015-12-21 | 2017-06-27 | 联华电子股份有限公司 | 半导体元件 |
| CN110120470A (zh) * | 2019-05-14 | 2019-08-13 | 京东方科技集团股份有限公司 | 一种平坦膜的制备方法及阵列基板 |
| CN111863643A (zh) * | 2020-07-31 | 2020-10-30 | 武汉新芯集成电路制造有限公司 | 晶圆键合结构、晶圆键合方法及芯片键合结构 |
-
2001
- 2001-05-22 CN CNB011197730A patent/CN1153277C/zh not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006076857A1 (fr) * | 2005-01-19 | 2006-07-27 | Anji Microelectronics (Shanghai) Co., Ltd | Systeme de polissage chimio-mecanique et solution abrasive |
| CN101577245B (zh) * | 2008-05-05 | 2012-02-29 | 中芯国际集成电路制造(北京)有限公司 | 层间介质层化学机械研磨方法 |
| CN104103512A (zh) * | 2013-04-15 | 2014-10-15 | 中芯国际集成电路制造(上海)有限公司 | 绝缘层形成方法 |
| CN103213943A (zh) * | 2013-04-23 | 2013-07-24 | 山东省科学院海洋仪器仪表研究所 | 一种聚合物芯片微通道的加工和平整化方法 |
| CN103213943B (zh) * | 2013-04-23 | 2015-08-05 | 山东省科学院海洋仪器仪表研究所 | 一种聚合物芯片微通道的加工和平整化方法 |
| CN103943491A (zh) * | 2014-04-28 | 2014-07-23 | 华进半导体封装先导技术研发中心有限公司 | 在转接板工艺中采用cmp对基板表面进行平坦化的方法 |
| CN103943491B (zh) * | 2014-04-28 | 2016-08-24 | 华进半导体封装先导技术研发中心有限公司 | 在转接板工艺中采用cmp对基板表面进行平坦化的方法 |
| CN106898657A (zh) * | 2015-12-21 | 2017-06-27 | 联华电子股份有限公司 | 半导体元件 |
| CN106898657B (zh) * | 2015-12-21 | 2022-02-01 | 联华电子股份有限公司 | 半导体元件 |
| CN110120470A (zh) * | 2019-05-14 | 2019-08-13 | 京东方科技集团股份有限公司 | 一种平坦膜的制备方法及阵列基板 |
| CN111863643A (zh) * | 2020-07-31 | 2020-10-30 | 武汉新芯集成电路制造有限公司 | 晶圆键合结构、晶圆键合方法及芯片键合结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1153277C (zh) | 2004-06-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5674784A (en) | Method for forming polish stop layer for CMP process | |
| KR100359552B1 (ko) | 반도체 기판의 표면 평탄화 처리 방법 및 절연층에서의 전도성 플러그 생성 방법 | |
| US5798302A (en) | Low friction polish-stop stratum for endpointing chemical-mechanical planarization processing of semiconductor wafers | |
| US6326298B1 (en) | Substantially planar semiconductor topography using dielectrics and chemical mechanical polish | |
| US6858537B2 (en) | Process for smoothing a rough surface on a substrate by dry etching | |
| US4986878A (en) | Process for improved planarization of the passivation layers for semiconductor devices | |
| KR100435246B1 (ko) | 연마체, 연마장치, 연마장치의 조정방법, 연마막 두께또는 연마종점의 측정방법, 및 반도체 디바이스의 제조방법 | |
| CN1153277C (zh) | 集成电路研磨平坦化的方法 | |
| KR100211540B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| US20020106897A1 (en) | Polishing of metal substrates | |
| CN101590615B (zh) | 钨化学机械研磨方法 | |
| WO1999059194A1 (en) | A method of planarizing a semiconductor device using a high density plasma system | |
| KR20030044205A (ko) | 반도체 제조 장치 및 방법 | |
| JP3047343B2 (ja) | 半導体装置の製造方法 | |
| CN100444327C (zh) | 在半导体元件中蚀刻介电材料的方法 | |
| US20080261402A1 (en) | Method of removing insulating layer on substrate | |
| TW439148B (en) | Method of enhancing CMP removal rate of polymer-like material and improving planarization in integrated circuit structure | |
| US7453152B2 (en) | Device having reduced chemical mechanical planarization | |
| JP2001162520A (ja) | 研磨体、平坦化装置、半導体デバイス製造方法、および半導体デバイス | |
| CN1167108C (zh) | 表面平坦化的方法 | |
| KR100645841B1 (ko) | 연마정지막을 이용한 폴리실리콘 플러그 형성 방법 | |
| US6395635B1 (en) | Reduction of tungsten damascene residue | |
| TW453933B (en) | Grinding and planarization method for integrated circuit | |
| US10319599B2 (en) | Methods of planarizing SiC surfaces | |
| CN102800580B (zh) | 抛光方法以及栅极的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |