CN115148786A - 一种ggnmos器件 - Google Patents

一种ggnmos器件 Download PDF

Info

Publication number
CN115148786A
CN115148786A CN202210762915.0A CN202210762915A CN115148786A CN 115148786 A CN115148786 A CN 115148786A CN 202210762915 A CN202210762915 A CN 202210762915A CN 115148786 A CN115148786 A CN 115148786A
Authority
CN
China
Prior art keywords
type
layer
doping
type sub
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210762915.0A
Other languages
English (en)
Inventor
郭文武
陈余
季翔宇
邰连梁
李广仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Lontium Semiconductor Technology Co ltd
Original Assignee
Shenzhen Lontium Semiconductor Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Lontium Semiconductor Technology Co ltd filed Critical Shenzhen Lontium Semiconductor Technology Co ltd
Priority to CN202210762915.0A priority Critical patent/CN115148786A/zh
Publication of CN115148786A publication Critical patent/CN115148786A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供了一种GGNMOS器件，将第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层形成在N型阱层处，相当于在第一N型子掺杂层和第二N型子掺杂层之间形成一较大的寄生电阻，同样的在第一N型子掺杂层和第三N型子掺杂层之间形成一较大的寄生电阻，由此在保证GGNMOS器件的漏极结构耐压较高的同时，降低了GGNMOS器件的制作成本。

Description

一种GGNMOS器件
技术领域
本发明涉及半导体技术领域，更为具体地说，涉及一种GGNMOS(Gate-GroundedNMOS，栅极接地的N型金属氧化物晶体管)器件。
背景技术
集成电路很容易受到静电的破坏，一般在电路的输入输出端或电源保护装置都会设计静电保护电路以防止内部电路因受到静电而受损坏。GGNMOS(GateGroundedNMOS，栅极接地的N型金属氧化物晶体管)是一种广泛使用的静电保护结构。其通过静电放电来进行静电保护，其机理为：由于MOS管上的功耗为通过的电流和压降的乘积，在一定ESD静电电流下，如果能够降低其上的压降，则能够降低MOS管上的功耗，进而降低MOS管结温，达到保护MOS管的目的。
GGNMOS作为ESD器件正向依靠寄生NPN(漏极的N+有源区-P型衬底-源极的N+有源区)BJT导通泄放ESD电流；反向依靠PN二极管(P型衬底-漏极N+有源区)正向导通泄放ESD电流。在全芯片的ESD网络中，当ESD事件发生时，GGNMOS正向和反向都有可能导通，这由潜在的ESD路径决定，ESD电流总会流向低阻路径。所以，在设计时必须考虑GGNMOS的正向和反向ESD性能以绝对保证芯片的可靠性。通常二极管正向导通的放电能力很强大，GGNMOS的P型衬底和N+漏极寄生的PN结二极管就可以作为负压的放电通路；漏极有正压静电的时候，漏极与衬底的寄生PN结会先发生雪崩击穿，然后GGNMOS寄生的双极NPN会开启形成低阻通路来泄放静电电流。
现有的GGNMOS器件为了提高漏极结构的耐压，通常会在漏极结构上通过SalicideBlock Mask(硅化物成膜工艺)形成非金属硅化物，由于非金属硅化物的制备需要SalicideBlock Mask，工艺繁琐，由此增加了GGNMOS器件的工序和制作成本。
发明内容
有鉴于此，本发明提供了一种GGNMOS器件，有效解决了现有技术存在的问题，在保证GGNMOS器件的漏极结构耐压较高的同时，降低了GGNMOS器件的制作成本。
为实现上述目的，本发明提供的技术方案如下：
一种GGNMOS器件，包括：
P型衬底；
位于所述P型衬底一侧表面上的栅极结构；
分别位于所述栅极结构两侧的源极结构和漏极结构，和位于源极结构远离所述栅极结构一侧的衬底电极结构；其中，所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层和第二N型子掺杂层，所述第二N型子掺杂层位于所述栅极结构与所述第一N型子掺杂层之间，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层和所述第二N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
可选的，所述N型阱层与所述栅极结构之间具有设定间隙；
所述第二N型子掺杂层覆盖所述设定间隙且延伸至所述N型阱层。
可选的，所述栅极结构包括位于所述P型衬底一侧表面的栅氧化层，及位于所述栅氧化层背离所述P型衬底一侧的多晶硅层。
可选的，所述源极结构包括注入所述P型衬底的N型掺杂层。
可选的，所述衬底电极结构包括注入所述P型衬底的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底的掺杂浓度。
相应的，本发明还提供了一种GGNMOS器件，包括：
P型衬底；
位于所述P型衬底一侧表面上的第一栅极结构和第二栅极结构；
位于所述第一栅极结构和所述第二栅极结构之间的漏极结构，位于所述第一栅极结构远离所述漏极结构一侧的第一源极结构和第一衬底电极结构，和位于所述第二栅极结构远离所述漏极结构一侧的第二源极结构和第二衬底电极结构；
其中，所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层，所述第一N型子掺杂层位于所述第二N型子掺杂层和与所述第三N型子掺杂层之间，所述第二N型子掺杂层位于靠近所述第一栅极结构一侧，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层、所述第二N型子掺杂层和所述第三N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
可选的，所述N型阱层与所述第一栅极结构之间具有第一设定间隙，所述N型阱层与所述第二栅极结构之间具有第二设定间隙；
所述第二N型子掺杂层覆盖所述第一设定间隙且延伸至所述N型阱层，所述第三N型子掺杂层覆盖所述第二设定间隙且延伸至所述N型阱层。
可选的，所述第一栅极结构和所述第二栅极结构中任意一个包括位于所述P型衬底一侧表面的栅氧化层，及位于所述栅氧化层背离所述P型衬底一侧的多晶硅层。
可选的，所述第一源极结构和所述第二源极结构中任意一个包括注入所述P型衬底的N型掺杂层。
可选的，所述第一衬底电极结构和所述第二衬底电极结构中任意一个包括注入所述P型衬底的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底的掺杂浓度。
相较于现有技术，本发明提供的技术方案至少具有以下优点：
本发明提供了一种GGNMOS器件，本发明提供的所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层和第二N型子掺杂层，所述第二N型子掺杂层位于所述栅极结构与所述第一N型子掺杂层之间，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层和所述第二N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
或者，本发明提供的所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层，所述第一N型子掺杂层位于所述第二N型子掺杂层和与所述第三N型子掺杂层之间，所述第二N型子掺杂层位于靠近所述第一栅极结构一侧，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层、所述第二N型子掺杂层和所述第三N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
由上述内容可知，本发明提供的技术方案，将第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层形成在N型阱层处，相当于在第一N型子掺杂层和第二N型子掺杂层之间形成一较大的寄生电阻，同样的在第一N型子掺杂层和第三N型子掺杂层之间形成一较大的寄生电阻，由此在保证GGNMOS器件的漏极结构耐压较高的同时，降低了GGNMOS器件的制作成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本发明实施例提供的一种GGNMOS器件的结构示意图；
图2为本发明实施例提供的另一种GGNMOS器件的结构示意图；
图3为本发明实施例提供的又一种GGNMOS器件的结构示意图；
图4为本发明实施例提供的又一种GGNMOS器件的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术所述，GGNMOS作为ESD器件正向依靠寄生NPN(漏极的N+有源区-P型衬底-源极的N+有源区)BJT导通泄放ESD电流；反向依靠PN二极管(P型衬底-漏极N+有源区)正向导通泄放ESD电流。在全芯片的ESD网络中，当ESD事件发生时，GGNMOS正向和反向都有可能导通，这由潜在的ESD路径决定，ESD电流总会流向低阻路径。所以，在设计时必须考虑GGNMOS的正向和反向ESD性能以绝对保证芯片的可靠性。通常二极管正向导通的放电能力很强大，GGNMOS的P型衬底和N+漏极寄生的PN结二极管就可以作为负压的放电通路；漏极有正压静电的时候，漏极与衬底的寄生PN结会先发生雪崩击穿，然后GGNMOS寄生的双极NPN会开启形成低阻通路来泄放静电电流。
现有的GGNMOS器件为了提高漏极结构的耐压，通常会在漏极结构上通过SalicideBlock Mask形成非金属硅化物，由于非金属硅化物的制备需要Salicide Block Mask，工艺繁琐，由此增加了GGNMOS器件的工序和制作成本。
为实现上述目的，本发明实施例提供的技术方案如下，具体结合图1至图4对本发明实施例提供的技术方案进行详细的描述。
参考图1所示，为本发明实施例提供的一种GGNMOS器件的结构示意图，其中，GGNMOS器件包括：
P型衬底100；
位于所述P型衬底100一侧表面上的栅极结构200；
分别位于所述栅极结构200两侧的源极结构300和漏极结构400，和位于源极结构300远离所述栅极结构200一侧的衬底电极结构500；其中，所述漏极结构400包括注入所述P型衬底100的N型阱层410，注入所述N型阱层410的第一N型子掺杂层421和第二N型子掺杂层422，所述第二N型子掺杂层422位于所述栅极结构200与所述第一N型子掺杂层421之间，所述第一N型子掺杂层421用于外接端子PAD，且所述第一N型子掺杂层421和所述第二N型子掺杂层422的掺杂浓度大于所述N型阱层410的掺杂浓度。
如图1所示，本发明实施例提供的栅极结构半导体器件为GGNMOS器件，故而其栅极结构200、源极结构300和衬底电极结构500与接地端GND电连接。
如图1所示，本发明实施例提供的所述N型阱层410与所述栅极结构200之间具有设定间隙。其中，所述第二N型子掺杂层422覆盖所述设定间隙且延伸至所述N型阱层410。
在本发明一实施例中，本发明提供的P型衬底100可以为P型硅衬底，对此本发明不做具体限制。
可以理解的，本发明实施例提供的技术方案，将第一N型子掺杂层、第二N型子掺杂层形成在N型阱层处，相当于在第一N型子掺杂层和第二N型子掺杂层之间形成一较大的寄生电阻，由此在保证GGNMOS器件的漏极结构耐压较高的同时，无需利用Salicide BlockMask在漏极结构上形成非金属硅化物，进而降低了GGNMOS器件的制作成本。
参考图2所示，为本发明实施例提供的另一种GGNMOS器件的结构示意图，其中，GGNMOS器件包括：
P型衬底100；
位于所述P型衬底100一侧表面上的栅极结构200；
分别位于所述栅极结构200两侧的源极结构300和漏极结构400，和位于源极结构300远离所述栅极结构200一侧的衬底电极结构500；其中，所述漏极结构400包括注入所述P型衬底100的N型阱层410，注入所述N型阱层410的第一N型子掺杂层421和第二N型子掺杂层422，所述第二N型子掺杂层422位于所述栅极结构200与所述第一N型子掺杂层421之间，所述第一N型子掺杂层421用于外接端子PAD，且所述第一N型子掺杂层421和所述第二N型子掺杂层422的掺杂浓度大于所述N型阱层410的掺杂浓度。
在本发明一实施例中，本发明提供的所述栅极结构包括位于所述P型衬底100一侧表面的栅氧化层210，及位于所述栅氧化层210背离所述P型衬底100一侧的多晶硅层220。
在本发明一实施例中，本发明提供的所述源极结构300包括注入所述P型衬底100的N型掺杂层，其中N型掺杂层的掺杂浓度可以大于N型阱层的掺杂浓度。可选的，本发明实施例提供的N型掺杂层的掺杂浓度可以与第一N型子掺杂层和第二N型子掺杂层的掺杂浓度相同。
在本发明一实施例中，本发明提供的所述衬底电极结构500包括注入所述P型衬底100的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底100的掺杂浓度。
进一步的，本发明实施例提供的GGNMOS器件中，栅极结构的多晶硅层、源极结构的N型掺杂层、衬底电极结构的P型掺杂层、漏极结构的第一N型子掺杂层和第二N型子掺杂层的表面都可以进行金属化处理，进而提高相关结构层的欧姆接触，提高GGNMOS器件的性能。
在本发明一实施例中，本发明提供的GGNMOS器件可以为单独的一个器件结构，其还可以为制备于同一P型衬底上且相连的两个器件结构。本发明实施例还提供了一种多结构的GGNMOS器件，具体参考图3所示，为本发明实施例提供的又一种GGNMOS器件的结构示意图，其中，GGNMOS器件包括：
P型衬底100；
位于所述P型衬底100一侧表面上的第一栅极结构201和第二栅极结构202；
位于所述第一栅极结构201和所述第二栅极结构202之间的漏极结构400，位于所述第一栅极结构201远离所述漏极结构400一侧的第一源极结构301和第一衬底电极结构501，和位于所述第二栅极结构202远离所述漏极结构400一侧的第二源极结构302和第二衬底电极结构502；
其中，所述漏极结构400包括注入所述P型衬底100的N型阱层410，注入所述N型阱层410的第一N型子掺杂层421、第二N型子掺杂层422和第三N型子掺杂层423，所述第一N型子掺杂层421位于所述第二N型子掺杂层422和与所述第三N型子掺杂层423之间，所述第二N型子掺杂层422位于靠近所述第一栅极结构201一侧，所述第一N型子掺杂层421用于外接端子PAD，且所述第一N型子掺杂层421、所述第二N型子掺杂层422和所述第三N型子掺杂层423的掺杂浓度大于所述N型阱层410的掺杂浓度。
如图3所示，本发明实施例提供的栅极结构半导体器件为GGNMOS器件，故而其第一栅极结构201、第二栅极结构202、第一源极结构301、第二源极结构302、第一衬底电极结构501和第二衬底电极结构502均与接地端GND电连接。
如图3所示，本发明实施例提供的所述N型阱层410与所述第一栅极结构201之间具有第一设定间隙，所述N型阱层410与所述第二栅极结构202之间具有第二设定间隙。其中，所述第二N型子掺杂层421覆盖所述第一设定间隙且延伸至所述N型阱层410，所述第三N型子掺杂层423覆盖所述第二设定间隙且延伸至所述N型阱层410。
在本发明一实施例中，本发明提供的P型衬底100可以为P型硅衬底，对此本发明不做具体限制。
可以理解的，本发明实施例提供的技术方案，将第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层形成在N型阱层处，相当于在第一N型子掺杂层和第二N型子掺杂层之间形成一较大的寄生电阻，同样的在第一N型子掺杂层和第三N型子掺杂层之间形成一较大的寄生电阻，由此在保证GGNMOS器件的漏极结构耐压较高的同时，无需利用SalicideBlock Mask在漏极结构上形成非金属硅化物，降低了GGNMOS器件的制作成本。
参考图4所示，为本发明实施例提供的又一种GGNMOS器件的结构示意图，其中，GGNMOS器件包括：
P型衬底100；
位于所述P型衬底100一侧表面上的第一栅极结构201和第二栅极结构202；
位于所述第一栅极结构201和所述第二栅极结构202之间的漏极结构400，位于所述第一栅极结构201远离所述漏极结构400一侧的第一源极结构301和第一衬底电极结构501，和位于所述第二栅极结构202远离所述漏极结构400一侧的第二源极结构302和第二衬底电极结构502；
其中，所述漏极结构400包括注入所述P型衬底100的N型阱层410，注入所述N型阱层410的第一N型子掺杂层421、第二N型子掺杂层422和第三N型子掺杂层423，所述第一N型子掺杂层421位于所述第二N型子掺杂层422和与所述第三N型子掺杂层423之间，所述第二N型子掺杂层422位于靠近所述第一栅极结构201一侧，所述第一N型子掺杂层421用于外接端子PAD，且所述第一N型子掺杂层421、所述第二N型子掺杂层422和所述第三N型子掺杂层423的掺杂浓度大于所述N型阱层410的掺杂浓度。
在本发明一实施例中，本发明提供的所述第一栅极结构201和所述第二栅极结构202中任意一个包括位于所述P型衬底100一侧表面的栅氧化层210，及位于所述栅氧化层210背离所述P型衬底100一侧的多晶硅层220。
在本发明一实施例中，本发明提供的所述第一源极结构301和所述第二源极结构302中任意一个包括注入所述P型衬底100的N型掺杂层。其中N型掺杂层的掺杂浓度可以大于N型阱层的掺杂浓度。可选的，本发明实施例提供的N型掺杂层的掺杂浓度可以与第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层的掺杂浓度相同。
在本发明一实施例中，本发明提供的所述第一衬底电极结构501和所述第二衬底电极结构502中任意一个包括注入所述P型衬底100的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底100的掺杂浓度。
进一步的，本发明实施例提供的GGNMOS器件中，第一栅极结构和第二栅极结构中的多晶硅层、第一源极结构和第二源极结构的N型掺杂层、第一衬底电极结构和第二衬底电极结构的P型掺杂层、漏极结构的第一N型子掺杂层、第二N型子掺杂层和第三子N型掺杂层的表面都可以进行金属化处理，进而提高相关结构层的欧姆接触，提高GGNMOS器件的性能。
本发明实施例提供了一种GGNMOS器件，本发明实施例提供的所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层和第二N型子掺杂层，所述第二N型子掺杂层位于所述栅极结构与所述第一N型子掺杂层之间，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层和所述第二N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
或者，本发明实施例提供的所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层，所述第一N型子掺杂层位于所述第二N型子掺杂层和与所述第三N型子掺杂层之间，所述第二N型子掺杂层位于靠近所述第一栅极结构一侧，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层、所述第二N型子掺杂层和所述第三N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
由上述内容可知，本发明实施例提供的技术方案，将第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层形成在N型阱层处，相当于在第一N型子掺杂层和第二N型子掺杂层之间形成一较大的寄生电阻，同样的在第一N型子掺杂层和第三N型子掺杂层之间形成一较大的寄生电阻，由此在保证GGNMOS器件的漏极结构耐压较高的同时，降低了GGNMOS器件的制作成本。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种GGNMOS器件，其特征在于，包括：
P型衬底；
位于所述P型衬底一侧表面上的栅极结构；
分别位于所述栅极结构两侧的源极结构和漏极结构，和位于源极结构远离所述栅极结构一侧的衬底电极结构；其中，所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层和第二N型子掺杂层，所述第二N型子掺杂层位于所述栅极结构与所述第一N型子掺杂层之间，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层和所述第二N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
2.根据权利要求1所述的GGNMOS器件，其特征在于，所述N型阱层与所述栅极结构之间具有设定间隙；
所述第二N型子掺杂层覆盖所述设定间隙且延伸至所述N型阱层。
3.根据权利要求1所述的GGNMOS器件，其特征在于，所述栅极结构包括位于所述P型衬底一侧表面的栅氧化层，及位于所述栅氧化层背离所述P型衬底一侧的多晶硅层。
4.根据权利要求1所述的GGNMOS器件，其特征在于，所述源极结构包括注入所述P型衬底的N型掺杂层。
5.根据权利要求1所述的GGNMOS器件，其特征在于，所述衬底电极结构包括注入所述P型衬底的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底的掺杂浓度。
6.一种GGNMOS器件，其特征在于，包括：
P型衬底；
位于所述P型衬底一侧表面上的第一栅极结构和第二栅极结构；
位于所述第一栅极结构和所述第二栅极结构之间的漏极结构，位于所述第一栅极结构远离所述漏极结构一侧的第一源极结构和第一衬底电极结构，和位于所述第二栅极结构远离所述漏极结构一侧的第二源极结构和第二衬底电极结构；
其中，所述漏极结构包括注入所述P型衬底的N型阱层，注入所述N型阱层的第一N型子掺杂层、第二N型子掺杂层和第三N型子掺杂层，所述第一N型子掺杂层位于所述第二N型子掺杂层和与所述第三N型子掺杂层之间，所述第二N型子掺杂层位于靠近所述第一栅极结构一侧，所述第一N型子掺杂层用于外接端子，且所述第一N型子掺杂层、所述第二N型子掺杂层和所述第三N型子掺杂层的掺杂浓度大于所述N型阱层的掺杂浓度。
7.根据权利要求6所述的GGNMOS器件，其特征在于，所述N型阱层与所述第一栅极结构之间具有第一设定间隙，所述N型阱层与所述第二栅极结构之间具有第二设定间隙；
所述第二N型子掺杂层覆盖所述第一设定间隙且延伸至所述N型阱层，所述第三N型子掺杂层覆盖所述第二设定间隙且延伸至所述N型阱层。
8.根据权利要求6所述的GGNMOS器件，其特征在于，所述第一栅极结构和所述第二栅极结构中任意一个包括位于所述P型衬底一侧表面的栅氧化层，及位于所述栅氧化层背离所述P型衬底一侧的多晶硅层。
9.根据权利要求6所述的GGNMOS器件，其特征在于，所述第一源极结构和所述第二源极结构中任意一个包括注入所述P型衬底的N型掺杂层。
10.根据权利要求6所述的GGNMOS器件，其特征在于，所述第一衬底电极结构和所述第二衬底电极结构中任意一个包括注入所述P型衬底的P型掺杂层，所述P型掺杂层的掺杂浓度大于所述P型衬底的掺杂浓度。
CN202210762915.0A 2022-06-30 2022-06-30 一种ggnmos器件 Pending CN115148786A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210762915.0A CN115148786A (zh) 2022-06-30 2022-06-30 一种ggnmos器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210762915.0A CN115148786A (zh) 2022-06-30 2022-06-30 一种ggnmos器件

Publications (1)

Publication Number Publication Date
CN115148786A true CN115148786A (zh) 2022-10-04

Family

ID=83410416

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210762915.0A Pending CN115148786A (zh) 2022-06-30 2022-06-30 一种ggnmos器件

Country Status (1)

Country Link
CN (1) CN115148786A (zh)

Similar Documents

Publication Publication Date Title
US20220165725A1 (en) High Voltage ESD Protection Apparatus
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US8093623B2 (en) Semiconductor integrated circuit
US7285458B2 (en) Method for forming an ESD protection circuit
US8530301B2 (en) MOS device with substrate potential elevation for ESD protection
US8338906B2 (en) Schottky device
US6624487B1 (en) Drain-extended MOS ESD protection structure
US6804095B2 (en) Drain-extended MOS ESD protection structure
US7282767B2 (en) Guardwall structures for ESD protection
JP2006523965A (ja) シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ）
EP2089903A2 (en) Latch-up free vertical tvs diode array structure using trench isolation
US6576959B2 (en) Device and method of low voltage SCR protection for high voltage failsafe ESD applications
JP4421073B2 (ja) 半導体デバイスの保護回路および方法
US20030222273A1 (en) Device and method of low voltage SCR protection for high voltage failsafe ESD applications
US20070181948A1 (en) ESD protection device
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN112466947B (zh) 一种基于静电放电保护结构的场效应管
KR20090098237A (ko) 높은 홀딩 전압을 갖는 스택형 실리콘 제어 정류기를구비한 정전기 방전 보호소자
US20050082619A1 (en) Electrostatic discharge protection structure for deep sub-micron gate oxide
CN115148786A (zh) 一种ggnmos器件
US8941959B2 (en) ESD protection apparatus
US6534834B1 (en) Polysilicon bounded snapback device
CN111370405A (zh) 一种全压esd结构和实现方法
CN112490240B (zh) 一种用于esd防护电路的栅极接地场效应管及其制作方法
CN220895509U (zh) 一种特殊晶体管结构及显示驱动输出通道的静电保护电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination