CN117913095A - 双极结型晶体管结构 - Google Patents
双极结型晶体管结构 Download PDFInfo
- Publication number
- CN117913095A CN117913095A CN202311321441.7A CN202311321441A CN117913095A CN 117913095 A CN117913095 A CN 117913095A CN 202311321441 A CN202311321441 A CN 202311321441A CN 117913095 A CN117913095 A CN 117913095A
- Authority
- CN
- China
- Prior art keywords
- field effect
- well region
- gate field
- surrounding gate
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims abstract description 163
- 239000010410 layer Substances 0.000 description 50
- 239000002086 nanomaterial Substances 0.000 description 31
- 239000000463 material Substances 0.000 description 16
- CFMYXEVWODSLAX-QOZOJKKESA-N tetrodotoxin Chemical compound O([C@@]([C@H]1O)(O)O[C@H]2[C@@]3(O)CO)[C@H]3[C@@H](O)[C@]11[C@H]2[C@@H](O)N=C(N)N1 CFMYXEVWODSLAX-QOZOJKKESA-N 0.000 description 15
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000004065 semiconductor Substances 0.000 description 10
- 238000000034 method Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000002070 nanowire Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000002055 nanoplate Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910005540 GaP Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 3
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229910010271 silicon carbide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- ITWBWJFEJCHKSN-UHFFFAOYSA-N 1,4,7-triazonane Chemical compound C1CNCCNCCN1 ITWBWJFEJCHKSN-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明公开一种双极结型晶体管结构，包括：第一环绕栅极场效应晶体管；第二环绕栅极场效应晶体管；以及第三环绕栅极场效应晶体管；其中所述第一和第三环绕栅极场效应晶体管的源极/漏极部件以及所述第二阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区具有第二导电类型，其中所述第一双极结型晶体管器件的第一PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区之间，并且第二PN结形成在所述第一阱区和所述第二阱区之间。本发明可以保证电子或电空穴具有合适或足够的通道，保证电流具有合适或足够的通道，从而确保双极结型晶体管结构的性能，减小Vbe失配的负面影响。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种双极结型晶体管结构。
背景技术
可以使用CMOS(Complementary Metal-Oxide-Semiconductor，互补金属氧化物半导体)兼容工艺形成的双极结型晶体管(Bipolar junction transistor，BJT)是诸如带隙(band-gap)电压参考电路的模拟集成电路的关键部分。这些电路通常对BJT的Vbe(基极-发射极(base-emitter)电压)值和Vbe失配(mismatch)非常敏感。
发明内容
为解决上述问题，本发明提供了一种双极结型晶体管结构，以解决上述问题。
根据本发明的第一方面，公开一种双极结型晶体管(BJT)结构，包括：
介电层；
第一阱区，形成于所述介电层上方；
第二阱区，形成于所述介电层上方，其中是第二阱区与所述第一阱区接触；
第一环绕栅极(GAA)场效应晶体管，形成在所述第一阱区上方；
第二环绕栅极场效应晶体管，形成在所述第一阱区上方；以及
第三环绕栅极场效应晶体管，形成在所述第二阱区上方；
其中所述第一环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的源极/漏极部件以及所述第二阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
其中所述第一双极结型晶体管器件的第一PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区之间，并且所述第一双极结型晶体管器件的第二PN结形成在所述第一阱区和所述第二阱区之间。
进一步的，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管沿第一方向排列成一直线，并且所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构沿垂直于所述第一方向的第二方向延伸，其中所述第二环绕栅极场效应晶体管设置在所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管之间。由此第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管在第一方向上依次排列，从而形成沿第一方向的直线型的排列方式，从而提高双极结型晶体管(BJT)结构的性能。所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构的栅极电极或栅极结构可以沿着第二方向延伸，从而使得所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构依次在第一方向上排列，从而使得所形成的双极结型晶体管(BJT)结构的电流方向大致沿第一方向流动，以保证双极结型晶体管(BJT)结构的性能。
进一步的，所述第二环绕栅极场效应晶体管与所述第一环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区重叠。从而通过介电基栅极结构将述第二环绕栅极场效应晶体管与所述第一环绕栅极场效应晶体管(电性)间隔开，并且第一阱区可以作为双极结型晶体管(BJT)结构的基极区，以形成稳定的双极结型晶体管(BJT)结构。
进一步的，所述第二环绕栅极场效应晶体管与所述第三环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区和所述第二阱区之间的界面重叠。从而通过另一个介电基栅极结构将所述第二环绕栅极场效应晶体管与所述第三环绕栅极场效应晶体管(电性)间隔开，并且可以将第二阱区作为双极结型晶体管(BJT)结构的集电极区，以形成稳定的双极结型晶体管(BJT)结构。
进一步的，所述第一环绕栅极场效应晶体管的数量大于所述第三环绕栅极场效应晶体管的数量，并且所述第三环绕栅极场效应晶体管的数量大于所述第二环绕栅极场效应晶体管的数量。从而以作为双极结型晶体管结构各自不同的功能区。所述第一环绕栅极场效应晶体管的数量、所述第二环绕栅极场效应晶体管的数量和所述第三环绕栅极场效应晶体管的数量可以分别具有多个。
进一步的，所述第一环绕栅极场效应晶体管的源极/漏极部件通过第一前侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件通过第二前侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件通过第三前侧互连结构电连接在一起。从而分别通过前侧互连部件或互连结构进行布线连接，实现对应的电路功能。
进一步的，所述第一环绕栅极场效应晶体管的源极/漏极部件还通过第一背侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件还通过第二背侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件还通过第三背侧互连结构电连接在一起。由此可以减少前侧互连结构的布线复杂性及前侧互连结构的布线复杂而带来的寄生电容等负面影响，并且可以让BJT器件的布线设计更加灵活，可以根据所需在前侧及背侧设置分别布线，从而提高设计弹性。
进一步的，还包括：
第三阱区，形成于所述介电层上方；
第四环绕栅极场效应晶体管，形成在所述第一阱区上方；以及
第五环绕栅极场效应晶体管，形成在所述第三阱区上方，
其中所述第一阱区设置在所述第二阱区和所述第三阱区之间，
其中，所述第五环绕栅极场效应晶体管的源极/漏极部件和所述第三阱区具有第一导电类型，所述第四环绕栅极场效应晶体管的源极/漏极部件具有第二导电类型。第四环绕栅极场效应晶体管和第五环绕栅极场效应晶体管的数量可以分别是多个。
进一步的，所述第二双极结型晶体管器件的第三PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件与所述第一阱区之间，并且所述第二双极结型晶体管器件的第四PN结形成在所述第三阱区和所述第一阱区之间。由此可以让电子或电空穴由第三阱区的发射极区跃迁到基极或集电极区所需的能量更少，也即电子或电空穴的流动更加容易，因此更容易形成高增益(beta(β))的BJT器件，并且Vbe失配的负面影响更容易被减小。
进一步的，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极是浮置的。浮置的可以是指不连接到任何电压，与任何电压均是电性绝缘的；这种方式可以适合不同的设计方式。
根据本发明的第二方面，公开一种双极结型晶体管(BJT)结构，包括：
介电层；
第一阱区，形成于所述介电层上方；
第二阱区，形成于所述介电层上方；
第三阱区，形成于所述介电层上方，其中所述第二阱区设置在所述第一阱区与所述第三阱区之间；
第一环绕栅极(GAA)场效应晶体管，形成在所述第一阱区上方，其中所述第一环绕栅极场效应晶体管的源极/漏极部件电连接在一起；
第二环绕栅极场效应晶体管，形成在所述第二阱区上方，其中所述第二环绕栅极场效应晶体管的源极/漏极部件电连接在一起；以及
第三环绕栅极场效应晶体管，形成在所述第三阱区上方，其中所述第三环绕栅极场效应晶体管的源极/漏极部件电连接在一起，
其中所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管的源极/漏极部件以及所述第一阱区和第三阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第二阱区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
其中，所述第一双极结型晶体管器件的第一PN结形成在所述第一阱区和所述第二阱区之间，并且所述第一双极结型晶体管器件的第二PN结形成在所述第二阱区和所述第三阱区之间。
进一步的，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管沿第一方向排列成一直线，并且所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构沿垂直于所述第一方向的第二方向延伸，其中所述第二环绕栅极场效应晶体管设置在所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管之间。由此第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管在第一方向上依次排列，从而形成沿第一方向的直线型的排列方式，从而提高双极结型晶体管(BJT)结构的性能。所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构的栅极电极或栅极结构可以沿着第二方向延伸，从而使得所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构依次在第一方向上排列，从而使得所形成的双极结型晶体管(BJT)结构的电流方向大致沿第一方向流动，以保证双极结型晶体管(BJT)结构的性能。
进一步的，所述第二环绕栅极场效应晶体管与所述第一环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区和所述第二阱区之间的界面重叠。
进一步的，所述第二环绕栅极场效应晶体管与所述第三环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第二阱区和所述第三阱区之间的界面重叠。
进一步的，所述第一环绕栅极场效应晶体管的数量大于所述第三环绕栅极场效应晶体管的数量，且所述第三环绕栅极场效应晶体管的数量大于所述第二环绕栅极场效应晶体管的数量。
进一步的，所述第一环绕栅极场效应晶体管的源极/漏极部件通过第一前侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件通过第二前侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件通过第三前侧互连结构电连接在一起。
进一步的，所述第一环绕栅极场效应晶体管的源极/漏极部件还通过第一背侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件还通过第二背侧互连结构电连接在一起，并且第三环绕栅极场效应晶体管的源极/漏极部件还通过第三背侧互连结构电连接在一起。
进一步的，还包括：
第四阱区，形成于所述介电层上方；
第五阱区，形成于所述介电层上方；
多个第四环绕栅极场效应晶体管，形成在所述第四阱区上方；以及
多个第五环绕栅极场效应晶体管，形成于所述第五阱区上方，
其中，所述第一阱区设置在所述第二阱区与所述第四阱区之间，并且所述第四阱设置在所述第一阱区与所述第五阱区之间，
其中，所述第四环绕栅极场效应晶体管的源极/漏极部件和所述第四阱区具有第二导电类型，所述第五环绕栅极场效应晶体管的源极/漏极部件和所述第五阱区具有第二导电类型。
进一步的，所述第二双极结型晶体管器件的第三PN结形成在所述第一阱区和所述第四阱区之间，并且所述第二双极结型晶体管器件的第四PN结形成在所述第四阱区和所述第五阱区之间。
进一步的，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极是浮置的。
本发明的双极结型晶体管(BJT)结构由于包括：，包括：介电层；第一阱区，形成于所述介电层上方；第二阱区，形成于所述介电层上方，其中是第二阱区与所述第一阱区接触；多个第一环绕栅极(GAA)场效应晶体管，形成在所述第一阱区上方；多个第二环绕栅极场效应晶体管，形成在所述第一阱区上方；以及多个第三环绕栅极场效应晶体管，形成在所述第二阱区上方；其中所述第一环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的源极/漏极部件以及所述第二阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，其中所述第一双极结型晶体管器件的第一PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区之间，并且所述第一双极结型晶体管器件的第二PN结形成在所述第一阱区和所述第二阱区之间。由此可以将第一环绕栅极场效应晶体管的源极/漏极部件作为双极结型晶体管结构的发射极区，第一阱区作为双极结型晶体管结构的基极区，第二阱区作为双极结型晶体管结构的集电极区，从而保证电子或电空穴具有合适或足够的通道，保证电流具有合适或足够的通道，从而确保双极结型晶体管结构的性能，减小Vbe失配的负面影响。
附图说明
图1示出了根据本发明一些实施例的双极结型晶体管(BJT)结构的俯视图。
图2示出了根据本发明一些实施例的BJT结构沿图1的线A-A’的剖视图。
图3示出了根据本发明一些实施例的沿图1的线A-A’的BJT结构的另一截面图。
图4示出了根据本发明一些实施例的BJT结构的俯视图。
图5示出了根据本发明一些实施例的BJT结构沿图4的线B-B’的剖视图。
具体实施方式
在下面对根据本发明的一个实施例的详细描述中，参考了附图，这些附图构成了本发明的一部分，并且在附图中通过图示的方式示出了可以实践本发明的特定的优选实施例。对这些实施例进行了足够详细的描述，以使本领域技术人员能够实践它们，并且应当理解，在不脱离本发明的精神和范围的情况下，可以利用其他实施例，并且可以进行机械，结构和程序上的改变。本发明。因此，以下详细描述不应被理解为限制性的，并且根据本发明的一个实施例的范围仅由所附权利要求限定。所描述的附图仅是示意性的而非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被放大而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。
将理解的是，尽管术语“第一”、“第二”、“第三”、“主要”、“次要”等在本文中可用于描述各种组件、组件、区域、层和/或部分，但是这些组件、组件、区域、这些层和/或部分不应受到这些术语的限制。这些术语仅用于区分一个组件、组件、区域、层或部分与另一区域、层或部分。因此，在不脱离本发明构思的教导的情况下，下面讨论的第一或主要组件、组件、区域、层或部分可以称为第二或次要组件、组件、区域、层或部分。
此外，为了便于描述，本文中可以使用诸如“在...下方”、“在...之下”、“在...下”、“在...上方”、“在...之上”之类的空间相对术语，以便于描述一个组件或特征与之的关系。如图所示的另一组件或特征。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或运行中的不同方位。该装置可以以其他方式定向(旋转90度或以其他定向)，并且在此使用的空间相对描述语可以同样地被相应地解释。另外，还将理解的是，当“层”被称为在两层“之间”时，它可以是两层之间的唯一层，或者也可以存在一个或多个中间层。
术语“大约”、“大致”和“约”通常表示规定值的±20％、或所述规定值的±10％、或所述规定值的±5％、或所述规定值的±3％、或规定值的±2％、或规定值的±1％、或规定值的±0.5％的范围内。本发明的规定值是近似值。当没有具体描述时，所述规定值包括“大约”、“大致”和“约”的含义。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明。如本文所使用的，单数术语“一”，“一个”和“该”、“所述”也旨在包括复数形式，除非上下文另外明确指出。本文所使用的术语仅出于描述特定实施例的目的，并不旨在限制本发明构思。如本文所使用的，单数形式“一个”、“一种”和“该”、“所述”也旨在包括复数形式，除非上下文另外明确指出。
将理解的是，当将“组件”或“层”称为在另一组件或层“上”、“连接至”、“耦接至”或“邻近”时，它可以直接在其他组件或层上、与其连接、耦接或相邻、或者可以存在中间组件或层。相反，当组件称为“直接在”另一组件或层“上”、“直接连接至”、“直接耦接至”或“紧邻”另一组件或层时，则不存在中间组件或层。
注意：(i)在整个附图中相同的特征将由相同的附图标记表示，并且不一定在它们出现的每个附图中都进行详细描述，并且(ii)一系列附图可能显示单个项目的不同方面，每个方面都与各种参考标签相关联，这些参考标签可能会出现在整个序列中，或者可能只出现在序列的选定图中。
先进的集成电路(integrated circuit，IC)器件已经变得越来越多功能并且尺寸已经缩小。虽然缩小工艺通常会提高生产效率并降低相关成本，但它也增加了处理和制造IC器件的复杂性。例如，鳍式场效应晶体管(Fin Field-Effect Transistor，FinFET)已被引入以取代平面晶体管。在这些FinFET中，诸如纳米片(nanosheet)或纳米线(nanowire)金属氧化物半导体场效应晶体管(metal-oxide-semiconductor field-effect transistor，MOSFET)等环绕栅极(gate-all-around，GAA)结构已被开发出来，具有优异的电气特性，例如与当前的FinFET技术。此外，GAA结构采用背侧电源技术，减少前侧走线，从而降低后段制程(back end of line，BEOL)电容(值)和IR压降，从而提高IC的性能。
图1示出了根据本发明一些实施例的双极结型晶体管(BJT)结构100的俯视图。BJT结构100是包括横向PNP BJT器件BJT1和BJT2的对称结构。BJT器件BJT1形成在第一器件区域(区)10、第二器件区域(区)20a和第三器件区域(区)30a中，并且BJT器件BJT2形成在第一器件区域10、第二器件区域20b和第三器件区域30b中。
第二器件区域20a和20b以及第一器件区域10分别形成在N型阱区NW上方，并且第三器件区域30a和30b分别形成在P型阱区PWl和PW2上方。N型阱区NW与P型阱区PW1和PW2接触。第一器件区域10、第二器件区域20a和20b以及第三器件区域30a和30b布置在同一行中。第二器件区域20a设置在第一器件区域10和第三器件区域30a之间，并且第二器件区域20b设置在第一器件区域10和第三器件区域30b之间。在Y方向上，第一器件区域10、第二器件区域20a和20b以及第三器件区域30a和30b具有相同的高度H1。在X方向上，第一器件区域10具有相同的宽度W1，第二器件区域20a和20b具有相同的宽度W2，并且第三器件区域30a和30b具有相同的宽度W3。在图1中，宽度W3大于宽度W2且小于宽度W1，即W2＜W3＜W1。在一些实施例中，宽度W1大于宽度W2或W3的两倍。
氧化物限定(oxide definition，OD)区域50a和50b在X方向上延伸。有时被标记为“氧化物扩散(oxide diffusion)”区域的OD区域50a和50b限定了晶体管M1、M2和M3的有源区域，即晶体管M1、M2、M3栅极下方形成源极、漏极和沟道的区域。有源区(域)被定义为无源区(域)之间，无源区(域)例如为浅沟槽隔离(shallow trench isolation，STI)或场氧化物(field oxide，FOX)区。此外，晶体管M1、M2、M3沿X方向排列，且晶体管M2设置于晶体管M1与晶体管M3之间。在一些实施例中，晶体管M1是P型环绕栅极(GAA)场效应晶体管并形成在第一器件区域10中。晶体管M2是N型GAA场效应晶体管并形成在第二器件区域20a和20b中。晶体管M3是P型GAA场效应晶体管并且形成在第三器件区域30a和30b中。在一些实施例中，晶体管M1的数量大于晶体管M3的数量，并且晶体管M3的数量大于晶体管M2的数量。在本发明一个实施例中，晶体管M1的数量可以是多个(大于等于两个)，晶体管M2的数量可以是多个(大于等于两个)，晶体管M3的数量可以是多个(大于等于两个)。
在BJT结构100中，晶体管M1具有沿Y方向延伸的栅极结构115，并且晶体管M1的源极和漏极通过连接部件110和BJT结构100上方的互连结构(未示出)电连接在一起。晶体管M2具有沿Y方向延伸的栅极结构125，并且晶体管M2的源极和漏极通过连接部件120和BJT结构100上方的互连结构(未示出)电连接在一起。晶体管M3具有沿Y方向延伸的栅极结构135，并且晶体管M3的源极和漏极通过连接部件130和BJT结构100上方的互连结构(未示出)电连接在一起。连接部件110、120 130和130形成在同一层。在一些实施例中，连接部件110、120和130是分别与晶体管M1、M2和M3的源极/漏极部件直接接触的电极(例如，金属线或导电材料)。
在一些实施例中，晶体管M1、M2和M3的栅极(例如，栅极结构)是浮置的(floating)。浮置的可以是指不连接到任何电压，与任何电压均是电性绝缘的；例如不连接到任何正电压、负电压、也不接地。在一些实施例中晶体管M1的栅极、源极和漏极(例如，源极/漏极部件)电连接在一起，晶体管M2的栅极、源极和漏极电连接在一起，并且晶体管M3的栅极、源极和漏极电连接在一起。在一些实施例中，晶体管M1的栅极电连接至晶体管M2的源极和漏极。上述不同的设计和连接方式可以适用于不同的设计需求，以提高设计的灵活性，因此本发明实施例的BJT结构具有更广泛的适用性。
图2示出了根据本发明一些实施例的BJT结构100沿着图1的线A-A’的截面图。P型阱区PW1和PW2以及N型阱区NW形成在介电层102上方。P型阱区PW1通过N型阱区NW与P型阱区PW2分隔开。在一些实施例中，介电层102包括氧化物，P型阱区PW1和PW2包括硼掺杂硅(SiB)，并且N型阱区NW包括磷掺杂硅(SiP)。在形成晶体管M1、M2和M3之后，通过利用合适的工艺(例如，化学机械抛光(chemical mechanical polishing，CMP)工艺)去除衬底(例如，Si)(例如硅衬底)来形成介电层102。
晶体管M3形成在P型阱区域PWl和PW2之上。晶体管M3的栅极结构135包括栅极电极136和纳米结构137。为了简化，将省略图2中的栅极结构的细节，例如栅极介电层、间隔等。栅极介电层(未示出)围绕纳米结构137并且栅极电极136围绕栅极介电层。栅极电极136可以包括多晶硅(polysilicon)或功函数金属(work function metal)(未示出)。功函数金属包括TiN、TaN、TiAl、TiAlN、TaAl、TaAlN、TaAlC、TaCN、WNC、Co、Ni、Pt、W、它们的组合或其他合适的材料。纳米结构137在X方向上延伸并且在Z方向上垂直地布置(或堆叠)。更具体地，纳米结构137在Z方向上彼此间隔开。纳米结构137也可称为通道、通道层、纳米片或纳米线。纳米结构137可以包括半导体材料，例如硅、锗、碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟、硅锗(SiGe)、SiPC、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。在图2所示的剖面图中，纳米结构117与栅极电极116交替布置，纳米结构127与栅极电极126交替布置，纳米结构137与栅极电极136交替布置。
晶体管M3的源极/漏极部件133由外延生长的材料形成。两个源极/漏极部件133位于栅极结构135的相对的两侧。在一些实施例中，源极/漏极部件133的外延生长材料可以包括具有P型导电性的材料，例如SiGe、SiGeC、Ge、Si、硼掺杂的SiGe、镓掺杂的SiGe、硼和镓掺杂的SiGe、硼和碳掺杂的SiGe、或它们的组合。
连接部件130形成在介电部件142中，并且形成在源极/漏极部件133上方并与源极/漏极部件133接触。晶体管M3的源极/漏极部件133通过连接部件130和互连结构(未示出)电连接在一起。(多个)连接部件130通过介电部件142彼此分离。介电部件142可以是层间介电(inter-layer dielectric，ILD)。介电部件142可以包括一层或多层介电层，该介电层包括介电材料，例如原硅酸四乙酯(tetraethylorthosilicate，TEOS)氧化物、未掺杂硅酸盐玻璃或掺杂氧化硅，例如硼磷硅酸盐玻璃(borophosphosilicate glass，BPSG)、氟化物掺杂石英玻璃(fluoride-doped silica glass，FSG)、磷硅酸盐玻璃(phosphosilicateglass，PSG)、掺硼硅玻璃(boron doped silicon glass，BSG)、低k介电材料、其他合适的介电材料、或它们的组合。
晶体管M2形成在N型阱区NW上方。晶体管M2的栅极结构125包括栅极电极126和纳米结构127。栅极介电层(未示出)围绕纳米结构127，并且栅极电极126围绕栅极介电层。栅极电极126可以包括多晶硅或功函数金属(未示出)。纳米结构127在X方向上延伸并且在Z方向上垂直地布置(或堆叠)。更具体地，纳米结构127在Z方向上彼此间隔开。纳米结构127也可称为通道、通道层、纳米片或纳米线。纳米结构127可以包括半导体材料，例如硅、锗、碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟、硅锗(SiGe)、SiPC、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
晶体管M2的源极/漏极部件123由外延生长的材料形成。两个源极/漏极部件123位于栅极结构125的相对的两侧。在一些实施例中，源极/漏极部件123的外延生长材料可以包括N型导电材料，例如SiP、SiC、SiPC、SiAs、Si、锑掺杂SiP(SiP:Sb)、锑掺杂SiAs(SiAs:Sb)或它们的组合。
连接部件120形成在介电部件142中，并且形成在源极/漏极部件123上方并与源极/漏极部件123接触。晶体管M2的源极/漏极部件123通过连接部件120和互连结构(未示出)电连接在一起。(多个)连接部件120通过介电部件142彼此分离。
晶体管M1形成在N型阱区域NW之上。晶体管M1的栅极结构115包括栅极电极116和纳米结构117。栅极介电层(未示出)包围纳米结构117，并且栅极电极116包围栅极介电层。栅极电极116可以包括多晶硅或功函数金属(未示出)。纳米结构117在X方向上延伸并且在Z方向上垂直地布置(或堆叠)。更具体地，纳米结构117在Z方向上彼此间隔开。纳米结构117也可称为通道、通道层、纳米片或纳米线。纳米结构117可以包括半导体材料，例如硅、锗、碳化硅、磷化硅、砷化镓、磷化镓、磷化铟、砷化铟和/或锑化铟、硅锗(SiGe)、SiPC、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP和/或GaInAsP。
晶体管M1的源极/漏极部件113由外延生长的材料形成。两个源极/漏极部件113位于栅极结构115的相对侧。在一些实施例中，源极/漏极部件113的外延生长材料可以包括具有P型导电性的材料，例如SiGe、SiGeC、Ge、Si、硼掺杂的SiGe、镓掺杂的SiGe、硼和镓掺杂的SiGe、硼和碳掺杂的SiGe、或它们的组合。
连接部件110形成在介电部件142中，并且形成在源极/漏极部件113上方并与源极/漏极部件113接触。晶体管M1的源极/漏极部件113通过连接部件110和互连结构(未示出)电连接在一起。(多个)连接部件110通过介电部件142彼此分离。
在图2中，晶体管M1通过与N型阱区NW重叠的介电基(dielectric-base)栅极结构155与晶体管M2分开。晶体管M2通过与P型阱区PW1/PW2和N型阱区NW之间的界面重叠的介电基栅极结构155与晶体管M3分隔开。介电基栅极结构155是扩散边缘上的连续多晶硅(continuous poly on diffusion edge，CPODE)并且包括SiN、SiCON、SiC、SiCN等。在一些实施例中，栅极电极116、126和136由相同的导电材料形成，例如TiN、TiAl、W等。此外，连接结构110、120与130由相同的导电材料形成，例如Co、W、Ru等。
在BJT结构100中，BJT器件BJTl的发射极区由第一器件区10中的源极/漏极部件113形成，BJT器件BJT1的基极区由N型阱区NW形成，BJT器件BJT1的集电极区由P型阱区PW1形成。BJT器件BJT1的一个PN结(PN junction，P型掺杂区与N型掺杂区紧密接触而形成)形成在源极/漏极部件113和N型阱区NW之间，BJT器件BJT1的另一个PN结形成在N型阱区NW和P型阱区PW1之间。
BJT器件BJT2的发射极区由第一器件区10中的源极/漏极部件113形成，BJT器件BJT2的基极区由N型阱区NW形成，BJT器件BJT2的集电极区由P型阱区PW2形成。BJT器件BJT2的一个PN结形成在源极/漏极部件113和N型阱区NW之间，BJT器件BJT2的另一个PN结形成在N型阱区NW和P型阱区PW2之间。
在图2中，BJT器件BJTl和BJT2的发射极区通过连接部件110和第一前侧互连结构(未示出)同时耦接到相应的电路。BJT器件BJT1和BJT2的基极区域通过连接部件120和第二前侧互连结构(未示出)同时耦接到相应的电路。BJT器件BJT1和BJT2的集电极区通过连接部件130和第三前侧互连结构(未示出)同时耦合到相应的电路。在本发明一个实施例中，所形成的BJT器件BJTl和BJT2中电流的流动方向是大致沿着纳米结构117、127和137的长度方向进行流动(或者描述为，电流的流动方向大致与纳米结构117、127和137的长度方向平行)。由此形成本发明中的横向BJT器件。在本发明一个实施例中，BJT器件BJTl和BJT2中的发射极区、基极区和集电极区三者沿着纳米结构117、127和137的长度方向依次排列。由此形成本发明中的横向BJT器件。其中，纳米结构117、127和13也可以称之为鳍片，由此BJT器件的电流的流动方向大致沿着纳米结构或鳍片的长度方向(或描述为，电流的流动方向大致与纳米结构或鳍片的长度方向平行)，或/和BJT器件的发射极区、基极区和集电极区三者沿着纳米结构或鳍片的长度方向依次排列。也就是说，如图1所示，本发明实施例中BJT器件的发射极区、基极区和集电极区沿X方向依次排列。需要说明的是，本发明上述实施例的方式与发射极区、基极区和集电极区沿Y方向排列的方式是显然不同的。并且本发明上述实施例的方式BJT器件的性能显著优于采用发射极区、基极区和集电极区沿Y方向排列的BJT器件。具体来说，由于本发明实施例中BJT器件的发射极区、基极区和集电极区沿X方向排列，因此在将(栅极结构)下方的P型阱区和N型阱区减薄时，也可以留出适当或足够的电流流动(流通)通道，从而可以保证或相对提高BJT器件的性能。此外，本发明实施例中，在将(栅极结构)下方的P型阱区和N型阱区减薄后，还可以设置背侧的互连结构以进行互连(例如下方图3的实施例)，从而减少前侧互连结构的布线复杂性及前侧互连结构的布线复杂而带来的寄生电容等负面影响，并且可以让BJT器件的布线设计更加灵活，可以根据所需在前侧及背侧设置分别布线，从而提高设计弹性。
双极结型晶体管结构有两种基本类型：PNP和NPN，它们基本上描述了制造它们的P型和N型半导体材料的物理排列。在本实施例中，BJT器件BJT1和BJT2为PNP型BJT器件。在一些实施例中，通过修改半导体材料并在BJT结构100中添加所需的半导体层，BJT器件BJT1和BJT2可以是NPN型BJT器件。
图3示出了根据本发明一些实施例的BJT结构100沿着图1的线A-A’的另一截面图。与图2中的BJT结构100的配置相比，BJT器件BJT1和BJT2还通过背侧互连结构(未示出)电连接到相应的电路。
在图3中，BJT器件BJTl和BJT2的发射极区还通过连接部件162和172以及相应的背侧互连结构(未示出)电连接到相应的电路，并且BJT器件BJT1和BJT2的集电极区还通过连接部件166和176以及相应的背侧互连结构(未示出)电连接到相应的电路。类似地，BJT器件BJT1和BJT2的基极区还通过相应的连接部件(未示出)和相应的背侧互连结构(未示出)电连接到相应的电路。连接部件162形成在N型阱区NW中，连接部件166形成在P型阱区PW1/PW2中，并且连接部件172和176形成在介电层102中。连接部件162和166以及连接部件172和176的数量用作示例并且不旨在限制BJT结构100。
图4示出了根据本发明一些实施例的BJT结构200的俯视图。BJT结构200是包括横向PNP BJT器件BJT3和BJT4的对称结构。BJT器件BJT3形成在第四器件区域40、第二器件区域20a和第三器件区域30a中，并且BJT器件BJT4形成在第四器件区域40、第二器件区域20b和第三器件区域30b中。
第二器件区域20a和20b分别形成在N型阱区NWl和NW2之上。第四器件区40形成在P型阱区PW3上方，并且第三器件区域30a和30b分别形成在P型阱区PW1和PW2上方。第四器件区域40、第二器件区域20a和20b以及第三器件区域30a和30b布置在同一行中。第二器件区域20a设置在第四器件区域40和第三器件区域30a之间，并且第二器件区域20b设置在第四器件区域40和第三器件区域30b之间。在Y方向上，第四器件区域40、第二器件区域20a和20b以及第三器件区域30a和30b具有相同的高度H1。在X方向上，第四器件区域40具有相同的宽度W4，第二器件区域20a和20b具有相同的宽度W2，并且第三器件区域30a和30b具有相同的宽度W3。在图4中，宽度W3大于宽度W2且小于宽度W4，即W2＜W3＜W4。在一些实施例中，宽度W4大于宽度W2或W3的两倍。
OD区域50a和50b在X方向上延伸。每个OD区域50a和50b，有时被标记为“氧化物扩散”区域，限定晶体管M1、M2和M3的有源区域，即，形成晶体管M1、M2、M3栅极下方的源极、漏极和沟道的区域。有源区被定义为无源区之间，无源区例如为浅沟槽隔离(STI)或场氧化物(FOX)区。在一些实施例中，晶体管M1是形成在第四器件区40中的P型环绕栅极(GAA)场效应晶体管。晶体管M2是形成在第二器件区域20a和20b中的N型GAA场效应晶体管。晶体管M3是形成在第三器件区域30a和30b中的P型GAA场效应晶体管。与图1的BJT结构100中的晶体管M1相比，BJT结构200的晶体管M1形成在P型阱区PW3之上。此外，N型阱区域NW1和NW2被P型阱区域PW3分开。在BJT结构200中，栅极结构115、125和135以及连接部件110、120和130的配置与BJT结构100的类似。在一些实施例中，晶体管M1的数量大于晶体管M3的数量，且晶体管M3的数量大于晶体管M2的数量。
在一些实施例中，晶体管M1、M2和M3的栅极(例如，栅极结构)是浮置的。在一些实施例中，晶体管M1的栅极、源极和漏极(例如，源极/漏极部件)电连接在一起，晶体管M2的栅极、源极和漏极电连接在一起，并且晶体管M3的栅极、源极和漏极电连接在一起。在一些实施例中，晶体管M1的栅极电连接至晶体管M2的源极和漏极。
图5示出了根据本发明一些实施例的BJT结构200沿着图4的线B-B’的截面图。P型阱区PW1至PW3以及N型阱区NW1和NW2形成在介电层102之上。P型阱区PW1通过N型阱区NW1与P型阱区PW3隔开，P型阱区PW2通过N型阱区NW2与P型阱区PW3隔开。在一些实施例中，介电层102包括氧化物，P型阱区PW1至PW3包括硼掺杂硅(SiB)，N型阱区NW1和NW2包括磷掺杂硅(SiP)。在形成晶体管M1、M2和M3之后，通过利用合适的工艺(例如，化学机械抛光(CMP)工艺)去除衬底来形成介电层102。
晶体管M3形成在P型阱区域PWl和PW2上方。晶体管M3的栅极结构135包括栅极电极136和纳米结构137。两个源极/漏极部件133位于每个栅极结构135的相对的两侧上。连接部件130形成在源极/漏极部件上方并与源极/漏极部件接触133、晶体管M3的源极/漏极部件133通过连接部件130和对应的前侧互连结构(未示出)电连接在一起。连接部件130通过介电部件142彼此分离。
晶体管M2形成在N型阱区NWl和NW2之上。晶体管M2的栅极结构125包括栅极电极126和纳米结构127。晶体管M2的源极/漏极部件123由外延生长的材料形成。两个源极/漏极部件123位于每个栅极结构125的相对侧上。连接部件120形成在源极/漏极部件123上方并与源极/漏极部件123接触。晶体管M2的源极/漏极部件123通过连接部件120和相应的互连结构(未示出)。连接部件120通过介电部件142彼此分离(或分隔开)。
晶体管M1形成在P型阱区域PW3之上。晶体管M1的栅极结构115包括栅极电极116和纳米结构117。晶体管M1的源极/漏极部件113由外延生长的材料形成。两个源极/漏极部件113位于每个栅极结构115的相对的两侧上。连接部件110形成在源极/漏极部件113上方并与源极/漏极部件113接触。晶体管M1的源极/漏极部件113通过连接部件110和对应的前侧互连结构(未示出)电连接在一起。连接部件110通过介电部件142彼此分离(或分隔开)。
在图5中，第四器件区40的晶体管M1通过介电基栅极结构155与第二器件区20a的晶体管M2分开(或分隔开)，介电基栅极结构155与N型阱区NW1和P型阱区PW3之间的界面重叠。第四器件区40的晶体管M1与第二器件区20b的晶体管M2通过介电基栅极结构155分隔开，介电基栅极结构155与N型阱区NW2和P型阱区PW3之间的界面重叠。此外，第二器件区20a的晶体管M2与第三器件区30a的晶体管M3通过介电基栅极结构155分隔开，介电基栅极结构155与P型阱区PW1和N型阱区NW1之间的界面重叠。第二器件区20b的晶体管M2与第三器件区30b的晶体管M3通过介电基栅极结构155分隔开，介电基栅极结构155与P型阱区PW2和N型阱区NW2之间的界面重叠。
在BJT结构200中，BJT器件BJT3的发射极区由P型阱区形成，BJT器件BJT3的基极区由N型阱区NW1形成，BJT器件BJT3的集电极区由P型阱区PW1形成。P型阱区PW3和N型阱区NW1之间形成一个BJT器件BJT3的PN结，BJT器件BJT3的另一个PN结形成在N型阱区NW1和P型阱区PW1之间。
BJT器件BJT4的发射极区由P型阱区PW3形成，BJT器件BJT4的基极区由N型阱区NW2形成，BJT器件BJT4的集电极区由P型阱区PW2形成。P型阱区PW3和N型阱区NW2之间形成一个BJT器件BJT4的PN结，BJT器件BJT4的另一个PN结形成在N型阱区NW2和P型阱区PW2之间。因此，本发明实施例中的方式不同于图2实施例的方式，图4-5所示的示例中，电空穴由P型阱区的发射极区跃迁到基极或集电极区所需的能量更少，也即电空穴的流动更加容易，因此更容易形成高增益(beta(β))的BJT器件，并且Vbe失配的负面影响更容易被减小。
在图5中，BJT器件BJT3和BJT4的发射极区通过连接部件110和第一前侧互连结构(未示出)同时耦接到对应的电路。BJT器件BJT3和BJT4的基极区域通过连接部件120和第二前侧互连结构(未示出)同时耦接到相应的电路。BJT器件BJT3和BJT4的集电极区通过连接部件130和第三前侧互连结构(未示出)同时耦接到相应的电路。
在一些实施例中，BJT器件BJT3和BJT4的发射极区还通过背侧连接部件(例如，连接部件162和172)和第一背侧互连结构(未示出)电连接到相应的电路。BJT器件BJT3和BJT4的基极区还通过背侧连接部件(未示出)和第二背侧互连结构(未示出)电连接到相应的电路。BJT器件BJT3和BJT4的集电极区还通过背侧连接部件(例如，连接部件166和176)和第三背侧互连结构(未示出)电连接到相应的电路。也即图5的实施例中也可以采用图3实施例中的背侧互连结构进行布线。
与图1的BJT结构100中的BJT器件BJT1和BJT2的发射极区(由源极/漏极部件113形成)相比，BJT结构200中的BJT器件BJT3和BJT4的发射极区由较低能级的P型阱区形成，因此，BJT器件BJT3和BJT4具有高beta(β)和更好的Vbe失配。因此，BJT结构200的BJT器件BJT3和BJT4用于低功率应用的电路中，而BJT结构100的BJT器件BJT1和BJT2用于高功率应用的电路中。
与对Si衬底进行抛光以用于背侧电源或背侧互连的传统BJT结构相比，BJT结构100和200提供横向BJT器件。当横向BJT器件工作时，电空穴从GAA结构的发射极区传输到集电极区。
虽然本发明已通过示例的方式并根据优选实施例进行了描述，但应理解本发明不限于所公开的实施例。相反，它旨在涵盖各种修改和类似的布置(如本领域技术人员显而易见的那样)。因此，所附权利要求的范围应给予最宽泛的解释，以涵盖所有此类修改和类似布置。
Claims (20)
1.一种双极结型晶体管(BJT)结构，其特征在于，包括：
介电层；
第一阱区，形成于所述介电层上方；
第二阱区，形成于所述介电层上方，其中是第二阱区与所述第一阱区接触；
第一环绕栅极(GAA)场效应晶体管，形成在所述第一阱区上方；
第二环绕栅极场效应晶体管，形成在所述第一阱区上方；以及
第三环绕栅极场效应晶体管，形成在所述第二阱区上方；
其中所述第一环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的源极/漏极部件以及所述第二阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
其中所述第一双极结型晶体管器件的第一PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件和所述第一阱区之间，并且所述第一双极结型晶体管器件的第二PN结形成在所述第一阱区和所述第二阱区之间。
2.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管沿第一方向排列成一直线，并且所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构沿垂直于所述第一方向的第二方向延伸，其中所述第二环绕栅极场效应晶体管设置在所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管之间。
3.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第二环绕栅极场效应晶体管与所述第一环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区重叠。
4.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第二环绕栅极场效应晶体管与所述第三环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区和所述第二阱区之间的界面重叠。
5.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的数量大于所述第三环绕栅极场效应晶体管的数量，并且所述第三环绕栅极场效应晶体管的数量大于所述第二环绕栅极场效应晶体管的数量。
6.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的源极/漏极部件通过第一前侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件通过第二前侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件通过第三前侧互连结构电连接在一起。
7.根据权利要求6所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的源极/漏极部件还通过第一背侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件还通过第二背侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件还通过第三背侧互连结构电连接在一起。
8.根据权利要求1所述的双极结型晶体管结构，其特征在于，还包括：
第三阱区，形成于所述介电层上方；
第四环绕栅极场效应晶体管，形成在所述第一阱区上方；以及
第五环绕栅极场效应晶体管，形成在所述第三阱区上方，
其中所述第一阱区设置在所述第二阱区和所述第三阱区之间，
其中，所述第五环绕栅极场效应晶体管的源极/漏极部件和所述第三阱区具有第一导电类型，所述第四环绕栅极场效应晶体管的源极/漏极部件具有第二导电类型。
9.根据权利要求8所述的双极结型晶体管结构，其特征在于，所述第二双极结型晶体管器件的第三PN结形成在所述第一环绕栅极场效应晶体管的源极/漏极部件与所述第一阱区之间，并且所述第二双极结型晶体管器件的第四PN结形成在所述第三阱区和所述第一阱区之间。
10.根据权利要求1所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极是浮置的。
11.一种双极结型晶体管(BJT)结构，其特征在于，包括：
介电层；
第一阱区，形成于所述介电层上方；
第二阱区，形成于所述介电层上方；
第三阱区，形成于所述介电层上方，其中所述第二阱区设置在所述第一阱区与所述第三阱区之间；
第一环绕栅极(GAA)场效应晶体管，形成在所述第一阱区上方，其中所述第一环绕栅极场效应晶体管的源极/漏极部件电连接在一起；
第二环绕栅极场效应晶体管，形成在所述第二阱区上方，其中所述第二环绕栅极场效应晶体管的源极/漏极部件电连接在一起；以及
第三环绕栅极场效应晶体管，形成在所述第三阱区上方，其中所述第三环绕栅极场效应晶体管的源极/漏极部件电连接在一起，
其中所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管的源极/漏极部件以及所述第一阱区和第三阱区具有第一导电类型，并且所述第二环绕栅极场效应晶体管的源极/漏极部件和所述第二阱区具有第二导电类型，所述第二导电类型与所述第一导电类型不同，
其中，所述第一双极结型晶体管器件的第一PN结形成在所述第一阱区和所述第二阱区之间，并且所述第一双极结型晶体管器件的第二PN结形成在所述第二阱区和所述第三阱区之间。
12.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管沿第一方向排列成一直线，并且所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极结构沿垂直于所述第一方向的第二方向延伸，其中所述第二环绕栅极场效应晶体管设置在所述第一环绕栅极场效应晶体管和所述第三环绕栅极场效应晶体管之间。
13.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第二环绕栅极场效应晶体管与所述第一环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第一阱区和所述第二阱区之间的界面重叠。
14.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第二环绕栅极场效应晶体管与所述第三环绕栅极场效应晶体管通过介电基栅极结构分隔开，并且所述介电基栅极结构与所述第二阱区和所述第三阱区之间的界面重叠。
15.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的数量大于所述第三环绕栅极场效应晶体管的数量，且所述第三环绕栅极场效应晶体管的数量大于所述第二环绕栅极场效应晶体管的数量。
16.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的源极/漏极部件通过第一前侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件通过第二前侧互连结构电连接在一起，并且所述第三环绕栅极场效应晶体管的源极/漏极部件通过第三前侧互连结构电连接在一起。
17.根据权利要求16所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管的源极/漏极部件还通过第一背侧互连结构电连接在一起，所述第二环绕栅极场效应晶体管的源极/漏极部件还通过第二背侧互连结构电连接在一起，并且第三环绕栅极场效应晶体管的源极/漏极部件还通过第三背侧互连结构电连接在一起。
18.根据权利要求11所述的双极结型晶体管结构，其特征在于，还包括：
第四阱区，形成于所述介电层上方；
第五阱区，形成于所述介电层上方；
第四环绕栅极场效应晶体管，形成在所述第四阱区上方；以及
第五环绕栅极场效应晶体管，形成于所述第五阱区上方，
其中，所述第一阱区设置在所述第二阱区与所述第四阱区之间，并且所述第四阱设置在所述第一阱区与所述第五阱区之间，
其中，所述第四环绕栅极场效应晶体管的源极/漏极部件和所述第四阱区具有第二导电类型，所述第五环绕栅极场效应晶体管的源极/漏极部件和所述第五阱区具有第二导电类型。
19.根据权利要求18所述的双极结型晶体管结构，其特征在于，所述第二双极结型晶体管器件的第三PN结形成在所述第一阱区和所述第四阱区之间，并且所述第二双极结型晶体管器件的第四PN结形成在所述第四阱区和所述第五阱区之间。
20.根据权利要求11所述的双极结型晶体管结构，其特征在于，所述第一环绕栅极场效应晶体管、第二环绕栅极场效应晶体管和第三环绕栅极场效应晶体管的栅极是浮置的。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63/379,922 | 2022-10-18 | ||
| US18/460,839 US20240128262A1 (en) | 2022-10-18 | 2023-09-05 | Bipolar junction transistor (bjt) structure |
| US18/460,839 | 2023-09-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117913095A true CN117913095A (zh) | 2024-04-19 |
Family
ID=90689764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311321441.7A Pending CN117913095A (zh) | 2022-10-18 | 2023-10-12 | 双极结型晶体管结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117913095A (zh) |
-
2023
- 2023-10-12 CN CN202311321441.7A patent/CN117913095A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11289610B2 (en) | Semiconductor integrated circuit device | |
| US20120049187A1 (en) | Semiconductor device | |
| KR100683102B1 (ko) | 반도체 장치 | |
| US9595516B2 (en) | Semiconductor devices and arrangements including dummy gates for electrostatic discharge protection | |
| US11527607B2 (en) | Integrated circuits using guard rings for ESD systems | |
| CN113809069A (zh) | 半导体装置 | |
| CN115377093A (zh) | 半导体保护器件 | |
| US11063035B2 (en) | Semiconductor integrated circuit device | |
| TWI784064B (zh) | 閘極控制雙載子接面電晶體及其操作方法 | |
| US11295987B2 (en) | Output circuit | |
| CN117913095A (zh) | 双极结型晶体管结构 | |
| CN117673026A (zh) | 半导体结构 | |
| US20240128262A1 (en) | Bipolar junction transistor (bjt) structure | |
| US11444079B2 (en) | Semiconductor device | |
| US11581302B2 (en) | Interconnected vertical diode group | |
| US11011510B2 (en) | Breakdown uniformity for ESD protection device | |
| US6768183B2 (en) | Semiconductor device having bipolar transistors | |
| CN114038847A (zh) | 双极接面晶体管 | |
| CN112447704A (zh) | 高电压半导体结构及其制造方法 | |
| US20240162218A1 (en) | Electrostatic discharge protection device and method of fabricating the same | |
| US11908860B2 (en) | Integrated chip with improved latch-up immunity | |
| CN113611744B (zh) | 适用soi型的静电保护mos结构 | |
| TW202240836A (zh) | 半導體裝置 | |
| CN116666375A (zh) | 静电保护结构及其形成方法、嵌入式d-TOF芯片、SiPM芯片 | |
| CN115224022A (zh) | 半导体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |