CN217562565U - 一种双向硅控整流器 - Google Patents
一种双向硅控整流器 Download PDFInfo
- Publication number
- CN217562565U CN217562565U CN202123011879.4U CN202123011879U CN217562565U CN 217562565 U CN217562565 U CN 217562565U CN 202123011879 U CN202123011879 U CN 202123011879U CN 217562565 U CN217562565 U CN 217562565U
- Authority
- CN
- China
- Prior art keywords
- type
- region
- doped region
- type well
- well region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Thyristors (AREA)
Abstract
本实用新型提出一种双向硅控整流器,包括衬底外延晶体、硅控整流器区域及触发区域,硅控整流器区域及触发区域位于衬底外延晶体上,硅控整流器一端通过金属连接至输入端IO1,另一端通过金属连接至输出端IO2,形成IO1‑IO2和IO2‑IO1两个方向的ESD和EOS保护。该双向硅控整流器通过在传统双向硅控整流器结构上增加浮空的互补型掺杂区,转移雪崩击穿点,并将浮空触发区设计为最小尺寸,从而同时实现低触发电压和低寄生电容。
Description
技术领域
本实用新型涉及半导体器件,尤其涉及一种双向硅控整流器。
背景技术
近年来,集成电路制造技术发展迅速,带来电子产品快速的更新换代,为了保证电子产品的质量和可靠性,其芯片和对外接口的电路必须具备一定等级的抗ESD(Electro-Static discharge,静电放电)能力,因此需要越来越多的防护器件。可控硅作为一种单位面积鲁棒性强,寄生电容小的保护器件被广泛应用到各类产品中。传统的SCR(SiliconControlled Rectifier,硅控整流器)结构如图1所示,为两个背靠背三极管串联,在阳极和阴极之间形成一个P+/NW/PW/N+通路,当阳极到阴极的脉冲电流逐渐增大时,NW/PW形成的二极管会首先发生雪崩击穿,随后体内的电流逐渐增大,当流经电阻R1和R2上的电压达到0.7V时,PNP三极管P+/NW/PW和NPN三极管NW/PW/N+会先后启动,从而在体内形成正反馈通路,快速泄放ESD电流。常规SCR结构中,触发电压(Vtr)为NW/PW的雪崩击穿电压,其值较大,容易损伤栅氧,造成后级电路过早失效,不适合应用于低压电路保护。
另一方面,越来越多的电子产品拥有USB3.0及HDMI1.4以上的数据接口,其传输速率达到Ghz以上,保护器件需提供更低的电容才能保证传输信号的完整性,因此电容成为保护器件的关键参数之一。如图1所示的传统结构中,器件的寄生电容主要由NW/PW、NW/P衬底两个结面形成,通常采用较浓的NW工艺实现低触发电压,势必带来较大的寄生电容。因此,如何同时实现低触发电压和低寄生电容成了一个亟待解决的问题。
实用新型内容
本实用新型的目的是提供一种双向硅控整流器,以实现低触发电压和低寄生电容。
本实用新型为解决其技术问题所采用的技术方案是:
一种双向硅控整流器,包括:
衬底外延晶体;
硅控整流器区域,该硅控整流器区域位于衬底外延晶体上;
触发区域,该触发区域位于衬底外延晶体上;
其中:
硅控整流器一端通过金属连接至输入端IO1,另一端通过金属连接至输出端IO2,形成IO1-IO2和IO2-IO1两个方向的ESD(Electro-Static discharge,)和EOS(ElectricalOver Stress,过电压破坏)保护。
在本实用新型的一个实施例中,衬底外延晶体包括N型导电衬底及P型导电外延;硅控整流器区域包含第一N型阱区、第二N型阱区及第一P型阱区,第一P型阱区位于第一N型阱区和第二N型阱区之间;第一N型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输入端口IO1;第二N型阱区包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输出端口IO2;触发区域包含两个N型掺杂区和一个P型掺杂区,N型掺杂区位于P型掺杂区两侧,并且一个N型掺杂区与第一N型阱区相接,另一个N型掺杂区与第二N型阱区相接,P型掺杂区位于第一P型阱区上,并与N型掺杂区相接,且N型掺杂区和P型掺杂区均为浮空区域。
进一步,在该实施例中,双向硅控整流器还包括:
隔离结构,该隔离结构为填充SIO2或者多晶的深隔离槽(Deep TrenchIsolation,DTI),或为结深较深的N型掺杂阱。
P型重掺杂区域、N型阱区、P型阱区形成三极管PNP,N型阱区、P型阱区和N型阱区形成三极管NPN,P型阱区、N型和P型重掺杂区形成另一三极管PNP。
触发电压由N型掺杂区和P型掺杂区所形成的二极管的雪崩电压控制,N型掺杂区和P型掺杂区中至少一个区域为重掺杂区。
当N型掺杂区为重掺杂区时,其工艺同N型重掺杂区,通过调整P型掺杂区的注入剂量,实现低触发电压;当P型掺杂区为重掺杂区时,其工艺同P型重掺杂区,通过调整N型掺杂区注入剂量,实现低触发电压。
该双向硅控整流器以触发区域中P型掺杂区为对称轴,硅控整流器区域和触发结区域对称地分布其左右,其中硅控整流器区域为长条插指型,触发结区域N型掺杂区和P型掺杂均为分段块状。
上述双向硅控整流器对后级电路实现双向对称保护,即从第一输入端口IO1至第二输出端口IO2的通流路径,与从第二输入端口IO2至第一输入端口的通流路径完全相同。
当信号从第一端口IO1输入时,由于触发区内的N型掺杂区与P型掺杂区102所形成的PN结两侧浓度较大,会首先发生雪崩击穿,其电流从N型阱区流通至P型阱区,随着电流的增大,P型阱区与N型阱区的正向电压逐渐增大,当这个电压大于0.7V时,NW/PW/NW三极管会进入放大区域,随后其他三极管相继进入放大区,三极管内部形成正反馈,从而泄放大电流。
在一个实施例中,N型掺杂区对称地位于P型掺杂区下方。
与实施实例一的区别在于触发区域工艺不同,采用较大的注入能量可以实现这一方案。其益处是充分利用体内面积,减小器件表面面积,在小尺寸工艺中可以避免套刻偏差的影响。其中N型掺杂区与N型阱区有部分面积交叠,但N型阱区和N型阱区中的N型掺杂区不可跨过P型阱区相接。在该实施实例中,双向硅控整流器的触发电压仍由触发区N型掺杂区与P型掺杂区所形成的二极管控制,优选的,P型掺杂区为重掺杂区,调整N型掺杂区的注入剂量实现低触发电压和低漏流特性,同时N型掺杂区和P型掺杂区亦可设计为分段块状注入,降低寄生电容。
在本实用新型的一个实施例中,硅控整流器区域包含第一P型阱区和第二P型阱区,第一N型阱区;第一N型阱区位于第一P型阱区和第二P型阱区之间;第一P型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输入端口IO1;第二P型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输出端口IO2;其中P型阱区、N型阱区和P型阱区形成三极管PNP,N型重掺杂区、P型阱区、N型阱区以及N型阱区、P型阱区、N型中掺杂区形成两个三极管NPN;
触发区域包含两个P型掺杂区和一个N型掺杂区,P型掺杂区位于N型掺杂区两侧,并且一个P型掺杂区与第一P型阱区相接,另一个P型掺杂区与第二P型阱区相接,N型掺杂区位于第一N型阱区上,并与P型掺杂区相接,且P型掺杂区和N型掺杂区均为浮空区域。
触发电压由N型掺杂区和P型掺杂区所形成的二极管的雪崩电压控制,N型掺杂区和P型掺杂区中至少一个区域为重掺杂区,当N型掺杂区为重掺杂区时,其工艺同N型重掺杂区,通过调整P型掺杂区的注入剂量,实现低触发电压;当P型掺杂区为重掺杂区时,其工艺同P型重掺杂区,通过调整N型掺杂区注入剂量,实现低触发电压。
在本实用新型的一个实施例中,触发区域中的其中P型掺杂区对称的位于P型掺杂区方,采用较大的注入能量可以实现这一方案。其益处是充分利用体内面积,减小器件表面面积,在小尺寸工艺中可以避免套刻偏差的影响。其中N型掺杂区与N型阱区有部分面积交叠,但N型阱区和N型阱区中的N型掺杂区不可跨过P型阱区相接。在实施实例二中,双向硅控整流器的触发电压仍由触发区N型掺杂区与P型掺杂区所形成的二极管控制,优选的,P型掺杂区为重掺杂区,调整N型掺杂区的注入剂量实现低触发电压和低漏流特性,同时N型掺杂区和P型掺杂区亦可设计为分段块状注入,降低寄生电容。
在本实用新型的一个实施例中,该双向硅控整流器还包括浅槽隔离结构,该浅槽隔离结构位于N型重掺杂区与N型重掺杂区之间。
P型阱区和P型阱区掺杂浓度较淡,带来更低的寄生电容,但会导致N型重掺杂区与N型重掺杂区容易发生穿通击穿,增加STI(Shallow Trench Isolation,浅槽隔离)后可避免此风险,使得器件的有效面积更小,寄生电容更小。
本实用新型的优点在于:
该双向硅控整流器通过在传统双向硅控整流器结构上增加浮空的互补型掺杂区,转移雪崩击穿点,并将浮空触发区设计为最小尺寸,从而同时实现低触发电压和低寄生电容。
相比传统的保护器件,该双向硅控整流器具有以下优势:
1.该双向硅控整流器通过在传统结构上增加浮空的互补型掺杂区:N型掺杂区和P型掺杂区,增加局部区域浓度,有效降低PN结雪崩击穿电压,从而使硅控整流器获得较低的触发电压;
2.当N型阱区、P型阱区和N型阱区不再与触发电压相关时,可降低这三个层次的注入剂量,即降低N型阱区和与外延形成的底面结电容以及N型阱区和与P型阱区形成的侧壁电容,获得比传统结构更低的电容;
3.该双向硅控整流器增加的互补型掺杂区设计为分段块状区域,其益处是减少N型掺杂区、N型阱区、N型阱区与掺杂区的侧面交叠面积,从而进一步降低侧壁电容。
4.该双向硅控整流器的触发电压由触发区和控制,其电容由N型阱区、N型阱区、P型阱区和外延材料控制,因此触发电压和电容不再是强相关的两个参数,可独立调整,提高了设计自由度,优化了器件性能。
附图说明
图1是传统硅控整流器的结构示意图;
图2是本实用新型提出的双向硅控整流器实施例之一的结构示意图;
图3是图2的A-A'剖面视图;
图4是图2的B-B'剖面视图;
图5是该双向硅控整流器实施例之二的结构示意图;
图6是该双向硅控整流器实施例之三的结构示意图;
图7是该双向硅控整流器实施例之四的结构示意图;
图8是该双向硅控整流器实施例之五的结构示意图;
图9是图8的A-A'剖面视图;
图10是图8的B-B'剖面视图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。因此,以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围,而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
实施例1:
如图2~图4,本实用新型提出的双向硅控整流器包含衬底外延晶体,具体地,该衬底外延晶体为N型导电衬底和P型导电外延;还包含形成于衬底外延晶体中的硅控整流器区域,该硅控整流器区域包含第一N型阱区107和第二N型阱区108,第一P型阱区106。第一P型阱区106位于第一N型阱区107和第二N型阱区108之间;第一N型阱区107中包含N型重掺杂区103和P型重掺杂区104,N型重掺杂区103和P型重掺杂区104通过金属相连,并连接至输入端口IO1;第二N型阱区108中包含N型重掺杂区103和P型重掺杂区104,N型重掺杂区103和P型重掺杂区104通过金属相连,并连接至输出端口IO2。该双向硅控整流器还包含触发区域,该触发区域由两个N型掺杂区105和一P型掺杂区102组成,N型掺杂区105位于P型掺杂区102两侧,并且一N型掺杂区105与第一N型阱区107相接,另一N型掺杂区105与第二N型阱区108相接,P型掺杂区102位于第一P型阱区上,并与N型掺杂区105相接,且N型掺杂区105和P型掺杂区102均为浮空区域。该双向硅控整流器还包含隔离结构120,其结构为填充SIO2或者多晶的深隔离槽(Deep Trench Isolation,DTI),亦可为结深较深的N型掺杂阱。
在硅控整流器区域中,P型重掺杂区域104、N型阱区107、P型阱区106形成三极管PNP,N型阱区107、P型阱区106和N型阱区108形成三极管NPN,P型阱区106、N型108和P型重掺杂区103形成另一三极管PNP。
上述种双向硅控整流器的触发电压由N型掺杂区105和P型掺杂区102所形成的二极管的雪崩电压控制,N型掺杂区105和P型掺杂区102中至少一个区域为重掺杂区,优选的,当N型掺杂区105为重掺杂区时,其工艺同N型重掺杂区103,通过调整P型掺杂区102的注入剂量,实现低触发电压;当P型掺杂区102为重掺杂区时,其工艺同P型重掺杂区104,通过调整N型掺杂区105注入剂量,实现低触发电压。
上述双向硅控整流器的版图布局示意图如图2所示,图中以触发区域中P型掺杂102为对称轴,硅控整流器区域和触发结区域对称地分布其左右,其中硅控整流器区域设计为长条插指型,触发结区域N型掺杂区105和P型掺杂102均设计为分段块状。
上述双向硅控整流器对后级电路实现双向对称保护,即从第一输入端口IO1至第二输出端口IO2的通流路径,与从第二输入端口IO2至第一输入端口的通流路径完全相同。
当信号从第一端口IO1输入时,由于触发区内的N型掺杂区105与P型掺杂区102所形成的PN结两侧浓度较大,会首先发生雪崩击穿,其电流从N型阱区107流通至P型阱区106,随着电流的增大,P型阱区106与N型阱区108的正向电压逐渐增大,当这个电压大于0.7V时,NW/PW/NW三极管会进入放大区域,随后其他三极管相继进入放大区,三极管内部形成正反馈,从而泄放大电流。
实施例2:
如图5所示,与实施实例1的区别在于触发区域工艺不同,N型掺杂区105不再位于表面,而是对称的位于P型掺杂区102下方,采用较大的注入能量可以实现这一方案。其益处是充分利用体内面积,减小器件表面面积,在小尺寸工艺中可以避免套刻偏差的影响。其中N型掺杂区105与N型阱区107有部分面积交叠,但N型阱区107和N型阱区108中的N型掺杂区105不可跨过P型阱区106相接。在实施实例二中,双向硅控整流器的触发电压仍由触发区N型掺杂区105与P型掺杂区102所形成的二极管控制,优选的,P型掺杂区102为重掺杂区,调整N型掺杂区105的注入剂量实现低触发电压和低漏流特性,同时N型掺杂区105和P型掺杂区亦可设计为分段块状注入,降低寄生电容。
实施例3:
如图6所示,与实施实例1的区别在于其制作于P型衬底N型外延晶体上,相应的硅控整流器区域和触发区域都有所变化:
硅控整流器区域包含第一P型阱区109和第二P型阱区110,第一N型阱区111。第一N型阱区111位于第一P型阱区109和第二P型阱区110之间;第一P型阱区109中包含N型重掺杂区103和P型重掺杂区104,N型重掺杂区103和P型重掺杂区104通过金属相连,并连接至输入端口IO1;第二P型阱区110中包含N型重掺杂区103和P型重掺杂区104,N型重掺杂区103和P型重掺杂区104通过金属相连,并连接至输出端口IO2.其中P型阱区109、N型阱区111和P型阱区110形成三极管PNP,N型重掺杂区103、P型阱区109、N型阱区111以及N型阱区111、P型阱区110、N型中掺杂区103形成两个三极管NPN。
触发区域由两个P型掺杂区102和一N型掺杂区105组成,特别的,P型掺杂区102位于N型掺杂区105两侧,并且一P型掺杂区102与第一P型阱区109相接,另一P型掺杂区102与第二P型阱区110相接,N型掺杂区105位于第一N型阱区上,并与P型掺杂区102相接。P型掺杂区102和N型掺杂区105均为浮空区域。实施实例三的触发电压由N型掺杂区105和P型掺杂区102所形成的二极管的雪崩电压控制,N型掺杂区105和P型掺杂区102中至少一个区域为重掺杂区,当N型掺杂区105为重掺杂区时,其工艺同N型重掺杂区103,通过调整P型掺杂区102的注入剂量,实现低触发电压;当P型掺杂区102为重掺杂区时,其工艺同P型重掺杂区104,通过调整N型掺杂区105注入剂量,实现低触发电压。同样的,本实施例中浮空触发区的版图设计可参考实施实例1。
实施例4:
如图7所示,与实施实例3的区别在于触发区域,其中P型掺杂区102不再位于表面,而是对称的位于P型掺杂区105下方,采用较大的注入能量可以实现这一方案。其益处同实施实例2,在此不再赘述。
实施例5:
如图8所示,在实施实例4的基础上增加浅槽隔离(STI)工艺层次121,其位于N型重掺杂区103与N型重掺杂区105之间。优选的,P型阱区109和P型阱区110掺杂浓度较淡,带来更低的寄生电容,但会导致N型重掺杂区103与N型重掺杂区105容易发生穿通击穿,增加STI层次后可避免此风险,使得器件的有效面积更小,寄生电容更小。同实施例1,本实施例中触发区域N型掺杂区105和P型掺杂区102亦可设计为分段块状注入区。
在本实用新型的描述中,需要说明的是,术语“上”、“下”、“内”、“外”、“左”、“右”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该实用新型产品使用时惯常摆放的方位或位置关系,或者是本领域技术人员惯常理解的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。在本实用新型的描述中,还需要说明的是,除非另有明确的规定和限定,“设置”、“连接”等术语应做广义理解,例如,“连接”可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接连接,也可以通过中间媒介间接连接,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
Claims (10)
1.一种双向硅控整流器,包括:
衬底外延晶体;
硅控整流器区域,该硅控整流器区域位于衬底外延晶体上;
触发区域,该触发区域位于衬底外延晶体上;
其特征在于:
硅控整流器一端通过金属连接至输入端IO1,另一端通过金属连接至输出端IO2,形成IO1-IO2和IO2-IO1两个方向的ESD和EOS保护。
2.根据权利要求1所述的一种双向硅控整流器,其特征在于:
衬底外延晶体包含N型导电衬底及P型导电外延;
硅控整流器区域包含第一N型阱区、第二N型阱区及第一P型阱区,第一P型阱区位于第一N型阱区和第二N型阱区之间;第一N型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输入端口IO1;第二N型阱区包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输出端口IO2;
触发区域包含两个N型掺杂区和一个P型掺杂区,N型掺杂区位于P型掺杂区两侧,并且一个N型掺杂区与第一N型阱区相接,另一个N型掺杂区与第二N型阱区相接,P型掺杂区位于第一P型阱区上,并与N型掺杂区相接,且N型掺杂区和P型掺杂区均为浮空区域。
3.根据权利要求2所述的一种双向硅控整流器,其特征在于,该双向硅控整流器还包括:
隔离结构,该隔离结构位于衬底外延晶体中,其为填充SIO2或者多晶的深隔离槽,或为结深较深的N型掺杂阱。
4.根据权利要求2所述的一种双向硅控整流器,其特征在于:
P型重掺杂区域、N型阱区、P型阱区形成三极管PNP,N型阱区、P型阱区和N型阱区形成三极管NPN,P型阱区、N型和P型重掺杂区形成另一三极管PNP。
5.根据权利要求2所述的一种双向硅控整流器,其特征在于:
触发电压由N型掺杂区和P型掺杂区所形成的二极管的雪崩电压控制,N型掺杂区和P型掺杂区中至少一个区域为重掺杂区。
6.根据权利要求2所述的一种双向硅控整流器,其特征在于:
以触发区域中P型掺杂区为对称轴,硅控整流器区域和触发结区域对称地分布其左右,其中硅控整流器区域为长条插指型,触发结区域N型掺杂区和P型掺杂区均为分段块状。
7.根据权利要求2所述的一种双向硅控整流器,其特征在于:
N型掺杂区对称地位于P型掺杂区下方。
8.根据权利要求1所述的一种双向硅控整流器,其特征在于:
硅控整流器区域包含第一P型阱区和第二P型阱区,第一N型阱区;第一N型阱区位于第一P型阱区和第二P型阱区之间;第一P型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输入端口IO1;第二P型阱区中包含N型重掺杂区和P型重掺杂区,N型重掺杂区和P型重掺杂区通过金属相连,并连接至输出端口IO2;其中P型阱区、N型阱区和P型阱区形成三极管PNP,N型重掺杂区、P型阱区、N型阱区以及N型阱区、P型阱区、N型中掺杂区形成两个三极管NPN;
触发区域包含两个P型掺杂区和一个N型掺杂区,P型掺杂区位于N型掺杂区两侧,并且一个P型掺杂区与第一P型阱区相接,另一个P型掺杂区与第二P型阱区相接,N型掺杂区位于第一N型阱区上,并与P型掺杂区相接,且P型掺杂区和N型掺杂区均为浮空区域。
9.根据权利要求8所述的一种双向硅控整流器,其特征在于:
触发区域中的P型掺杂区对称地位于P型掺杂区下方。
10.根据权利要求9所述的一种双向硅控整流器,其特征在于:
该双向硅控整流器还包括浅槽隔离结构,该浅槽隔离结构位于N型重掺杂区与N型重掺杂区之间。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123011879.4U CN217562565U (zh) | 2021-12-02 | 2021-12-02 | 一种双向硅控整流器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123011879.4U CN217562565U (zh) | 2021-12-02 | 2021-12-02 | 一种双向硅控整流器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217562565U true CN217562565U (zh) | 2022-10-11 |
Family
ID=83467342
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123011879.4U Active CN217562565U (zh) | 2021-12-02 | 2021-12-02 | 一种双向硅控整流器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217562565U (zh) |
-
2021
- 2021-12-02 CN CN202123011879.4U patent/CN217562565U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9000481B2 (en) | Low capacitance transient voltage suppressor (TVS) with reduced clamping voltage | |
US8338854B2 (en) | TVS with low capacitance and forward voltage drop with depleted SCR as steering diode | |
EP2442359B1 (en) | Area-efficient high voltage bipolar ESD protection device | |
US8431958B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
US8981425B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
US9793256B2 (en) | Optimized configurations to integrate steering diodes in low capacitance transient voltage suppressor (TVS) | |
US20040207021A1 (en) | Low voltage silicon controlled rectifier (SCR) for electrostatic discharge (ESD) protection of silicon-on-insulator technologies | |
US6815800B2 (en) | Bipolar junction transistor with reduced parasitic bipolar conduction | |
CN104167414A (zh) | 双槽区结隔离型电压钳位器件及其形成方法 | |
WO2008063592A2 (en) | Circuit configuration and manufacturing processes for vertical transient voltage suppressor (tvs) and emi filter | |
CN101930975B (zh) | 在低电容瞬时电压抑制器(tvs)内整合控向二极管的优化配置 | |
US10930641B2 (en) | Series connected ESD protection circuit | |
CN103035638A (zh) | 改进可调节的esd保护器件 | |
US8115273B2 (en) | Deep trench isolation structures in integrated semiconductor devices | |
CN114497032B (zh) | 适用于消费电子的紧凑型静电防护器件及静电防护电路 | |
US8598625B2 (en) | ESD protection device with tunable design windows | |
CN114068525A (zh) | 一种双向硅控整流器 | |
CN110828453B (zh) | 一种内嵌p+注入区分段型非对称可控硅静电释放器件 | |
CN217562565U (zh) | 一种双向硅控整流器 | |
WO2022267465A1 (zh) | Esd保护器件、保护电路及制备方法 | |
CN112071835B (zh) | 一种栅约束硅控整流器及其实现方法 | |
CN212517201U (zh) | 阻容耦合快速开启的可控硅静电防护器件 | |
CN112071836A (zh) | 一种栅约束硅控整流器及其实现方法 | |
CN111799256A (zh) | 提升高压集成电路防负电流闩锁能力的保护环及实现方法 | |
CN112071834A (zh) | 一种栅约束硅控整流器及其实现方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |