CN103035638A - 改进可调节的esd保护器件 - Google Patents

Abstract

本发明提供了一种ESD保护器件。该器件包括双极结型晶体管，该双极结型晶体管包括集电极、基极和发射极。集电极包括第一掺杂元件和在第一掺杂元件上设置的更重掺杂的第二掺杂元件。第一掺杂元件和第二掺杂元件分别具有第一掺杂极性。基极被设置为与集电极相邻，并且包括具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件。p-n结形成在第三掺杂元件与第一掺杂元件和第二掺杂元件中的一个之间。发射极形成在基极上方。发射极包括具有第一掺杂极性并与第三掺杂元件形成p-n结的第四掺杂元件。与第三掺杂元件相比更重地掺杂第四掺杂元件。本发明还提供了改进可调节的ESD保护器件。

Description

改进可调节的ESD保护器件

优先权

本申请要求于2011年9月29日提交的美国临时申请序列号61/540,887(代理人卷号：24061.1970)的优先权，其全部内容结合于此作为参考。

技术领域

本发明一般地涉及半导体技术领域，更具体地，涉及ESD保护器件。

背景技术

半导体集成电路(IC)行业经历了快速成长。IC材料和设计方面的技术发展已经产生了数代IC，每一代都具有比前一代更小且更复杂的电路。但是，这些发展增加了处理和制造IC的复杂性，并且对于将要实现的发展，需要IC处理和制造方面的类似开发。在集成电路的演进过程中，功能密度(即，每单位芯片面积上的互连器件的数量)通常都会增加，而几何尺寸(即，可以使用制作工艺创建的最小部件(或线路))会减小。这种按比例缩小的工艺通常通过增加生产效率并且降低相关成本来提供优势。这种按比例缩小还产生了相对较高的功耗值，这可以通过使用诸如互补金属氧化物半导体(CMOS)器件的低功耗器件来解决。

静电放电(ESD)是IC的重要问题。如果ESD事件处理不当，则ESD事件会产生损坏IC上的部件的高电压。为了避免这种ESD损坏，很多现代IC都装配有ESD保护器件。ESD保护器件可用于在ESD事件期间将电流从IC上的其他器件转移走，从而保护这些部件防止被ESD事件的损坏。不幸地是，现有的ESD保护器件通常会具有诸如过大的芯片面积占用、由于具有噪声功率的应用而降低性能、以及缺少可能会导致电路设计问题的可调节性的缺陷。

因此，尽管现有的ESD保护器件通过足以用于它们的期望目的，但是它们并不是在每个方面都完全令人满意的。

发明内容

为了解决现有技术中所存在的缺陷，根据本发明的一方面，提供了一种装置，包括：双极结型晶体管(BJT)器件，包括：集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级；基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成pn结；以及发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。

在该装置中：所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件；所述第五掺杂元件具有所述第一掺杂极性；并且所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。

在该装置中：所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件；所述第六掺杂元件具有所述第二掺杂极性；所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及另一pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。

在该装置中：所述第一掺杂极性是p型掺杂极性；并且所述第二掺杂极性是n型掺杂极性。

在该装置中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。

在该装置中，所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。

在该装置中：第一距离从所述pn结延伸到所述集电极的区域中；第二距离从所述pn结延伸到所述发射极的区域中；并且调节所述第一距离和所述第二距离，从而使得所述BJT器件的击穿电压、导通电压以及保持电压基本上相同。

在该装置中，所述发射极和所述集电极通过电介质隔离结构分离。

在该装置中，所述装置是静电放电(ESD)保护器件，并且所述ESD器件与集成电路(IC)芯片内部的电路电耦合。

根据本发明的另一方面，提供了一种静电放电(ESD)保护器件，包括：衬底；双极结型晶体管(BJT)器件的集电极部件，形成在所述衬底中，其中，以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的方式来渐进地掺杂所述集电极部件；所述BJT器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一pn结；以及所述BJT器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二pn结；其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件。

在该ESD保护器件中，所述集电极部件包括在所述衬底的表面处形成的重掺杂区。

在该ESD保护器件中，所述集电极部件还包括在所述重掺杂区下方形成的附加掺杂区，与所述重掺杂区相比更少地掺杂所述附加掺杂区。

在该ESD保护器件中，所述集电极部件还包括高压阱，与所述附加掺杂区相比更少地掺杂所述高压阱。

在该ESD保护器件中，所述基极部件包括高压阱和形成在所述高压阱上方的掺杂区，与所述掺杂区相比更少地掺杂所述高压阱。

在该ESD保护器件中：所述第一pn结由所述集电极部件和所述高压阱形成；并且所述第二pn结由所述基极部件和所述掺杂区形成。

在该ESD保护器件中，所述集电极部件和所述基极部件均形成在隐埋阱上方，与所述集电极部件相反地掺杂所述隐埋阱。

在该ESD保护器件中，调节所述第一p-n结的位置，从而使得所述BJT器件的导通电压、击穿电压以及保持电压基本上相等。

根据本发明的又一方面，一种静电放电(ESD)保护器件，包括：双极结型晶体管(BJT)器件，所述BJT器件包括：第一pn界面，由所述BJT器件的集电极和所述BJT器件的基极形成，所述集电极包括均具有相同的掺杂极性但具有不同的掺杂浓度等级的多个掺杂部件，所述基极相对于所述集电极横向设置并包括一个或多个掺杂部件；以及第二pn界面，由所述BJT器件的所述基极和发射极形成，所述发射极相对于所述基极竖向设置并包括形成在所述基极上方的掺杂部件，所述发射极的掺杂浓度等级高于位于其下方的所述基极的掺杂浓度等级；其中：所述基极的掺杂部件的掺杂极性与所述集电极和所述发射极的掺杂部件的掺杂极性相反；并且所述BJT器件的导通电压、击穿电压和保持电压分别与所述BJT器件的布局参数相关联。

在该ESD保护器件中，控制所述布局参数，从而使得所述BJT器件的所述导通电压、所述击穿电压以及所述保持电压具有基本相同的值。

在该ESD保护器件中，所述布局参数包括以下参数中的至少一个：从所述第一pn界面至所述集电极中的一个掺杂部件测量的第一距离；以及从所述第一pn界面至所述基极中的一个掺杂部件测量的第二距离。

附图说明

当阅读附图时，根据下面的详细描述更好地理解本发明的多个方面。需要强调的是，根据工业中的标准实践，各种部件没有按比例绘制。实际上，为了讨论的清楚，各种部件的尺寸可以被随意增大或减小。

图1是IC芯片的简化结构图。

图2至图11是根据本发明的各个方面的半导体器件的不同实施例的简化截面图。

图12至图17是根据本发明的各个方面的半导体器件的不同实施例的简化俯视图。

图18至图19是示出各种类型的ESD保护器件的I-V关系的曲线图。

具体实施方式

应该理解，下面的公开内容提供了用于实现本发明的不同特征的多个不同实施例或实例。下面描述了部件和布置的特定实例，以简化本发明。当然，这些仅是实例，而不用于限制。而且，下面的描述中的在第二部件上方或上形成第一部件可以包括其中第一部件和第二部件以直接接触的方式形成的实施例，并且可以包括其中另外的部件可以形成介于第一部件和第二部件之间从而使得第一部件和第二部件不直接接触的实施例。为了简要和清楚，可以以不同的比例任意绘制各种部件。

静电放电(ESD)事件的原因很多。例如，可以仅由通常通过两种材料接触然后分离生成的静电引起ESD事件。诸如梳理头发或在地毯上行走之类的日常任务可以是静电的来源。作为另一个实例，静电感应也可以引起ESD事件。当电浮置导电物体和带电物体相互接近地放置时，会产生静电感应。

当引起ESD事件时，ESD事件可以导致非常大的电流流经IC芯片，这会潜在地损坏IC芯片上的内部电路。为了保护IC芯片上的内部电路，将各种类型的ESD保护器件用于在ESD事件期间将电流从内部电路转移走。一种类型的ESD保护器件包括动态触发的金属氧化物半导体(MOS)器件(也称为RC-MOS ESD器件)。然而，这些被触发的MOS ESD保护器件通常占用很大的有价值的芯片面积，并且没有最好地装配以处理高压技术节点或噪声应用。另一种类型的ESD保护器件包括击穿模式器件。这些器件可以基于NMOS晶体管、双极结型晶体管(BJT)或者可控硅整流器(SCR)。与RC-MOS ESD器件相比较，击穿模式器件一般具有较小的芯片面积消耗以及降低的泄露性能。然而，现有的击穿模式ESD保护器件缺乏可调节性，并且不能满足设计窗口规范限制。

根据本发明的各个方面，提供了一种改进的ESD保护器件，该ESD保护器件提供较小的芯片面积效果、由布局调节的器件特性、较宽的调节范围以及无锁定(latch-up free)特性。

图1示出了IC芯片100的简化结构图。IC芯片包括内部电路110。该内部电路可以包括存储电路、逻辑电路、模拟电路、高频电路、主电路和其他适当的电子电路。这些电路可以使用诸如晶体管、电容器以及电感器的多个无源部件以及诸如P沟道场效应晶体管(pFET)、N沟道FET(nFET)、金属氧化物半导体场效应晶体管(MOSFET)或者互补金属氧化物半导体(CMOS)晶体管的有源部件来实现。

IC芯片还包括一个或多个ESD保护器件120。在本文所示的实施例中，每个ESD保护器件120都是击穿模式器件，并且可以包括BJT器件。在可选实施例中，ESD保护器件120还可以包括其他类型的适当器件。一个或多个ESD保护器件120的输入电耦合至内部电路110，使得这些ESD保护器件120可以利用内部电路110来旁路电流。内部电路110和ESD保护器件120中的一个或多个都可以电耦合至电源线(例如，VDD)以及地线(例如，VSS)。一些ESD保护器件120还可以与一个或多个输入/输出(I/O)器件130并行耦合。如图1所示，这些I/O器件130中的一些和这些ESD保护器件120中的一些还可以电耦合至I/0焊盘140。

在IC芯片的正常工作期间(即，无ESD环境)，ESD保护器件120可以截止，所以其存在可以有效地被内部电路忽略。但是，当发生ESD事件时，ESD保护器件120导通，并且将输入电流从内部电路110转移走。

图2至图11是根据本发明的各个方面的ESD保护器件120的不同实施例的示意性部分截面侧视图。出于清楚和一致性的原因，在图2至图7的所有附图中，将这些实施例中的相似部件标记为相同。还应该理解，为了简化，本文中的截面图仅示出了ESD保护器件的一部分，并且ESD保护器件可以包括这里没有示出的附加部件。

参考图2，ESD保护器件120A包括衬底200。衬底200可以具有取决于本领域已知的设计要求的各种掺杂结构。在所示的实施例中，衬底200包括晶体硅材料。可选地，衬底200还可以包括诸如锗和金刚石的其他元素半导体。此外，在一些实施例中，衬底200可以包括化合物半导体和/或合金半导体。

ESD保护器件120A包括在衬底200中形成的隐埋层210。隐埋层210还可以被称为深阱。可以通过本领域已知的一种或多种离子注入工艺形成隐埋层210，其中，多个掺杂剂离子注入衬底200中。在所示的实施例中，利用诸如砷、磷或者锑的n型掺杂剂掺杂隐埋层210。因此，隐埋层210也可以被称为n型隐埋层(NBL)或者深n阱(DNW)。在一些实施例中，隐埋层210的掺杂浓度在大约1.0×10¹⁷离子/立方厘米(ions/cm³)至大约1.0×10²¹离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括在隐埋层210上方形成的高压阱220。高压阱220可以由本领域已知的一种或多种离子注入工艺形成，其中，多个掺杂剂离子注入到衬底200位于隐埋层210上方的区域。高压阱220掺杂有与隐埋层210相同类型的掺杂剂，并且具有与隐埋层210相同的掺杂极性。所以，在所示的实施例中，高压阱220是n型高压阱，从而也可以称为高压n阱(HVNW)。在一些实施例中，高压阱220的掺杂浓度等级在大约1.0×10¹⁵离子/立方厘米至大约1.0×10¹⁸离子/立方厘米的范围内。但是，应该理解，本文中所引用的值仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括在隐埋层210上方形成的高压阱230和231。高压阱230和231形成在高压阱220的相对侧。高压阱230与231可以由本领域已知的一种或多种离子注入工艺形成，其中，多个掺杂剂离子注入衬底200位于隐埋层210上方的区域。高压阱230与231掺杂有与隐埋层210(或者高压阱220)不同类型的掺杂剂，并且具有与隐埋层210(或者高压阱220)相反的掺杂极性。因此，在所示的实施例中，高压阱230与231是p-型高压阱，从而也可以称为高压p阱(HVPW)。在一些实施例中，高压阱230与231的掺杂浓度等级在大约1.0×10¹⁵离子/立方厘米至大约1.0×10¹⁸离子/立方厘米的范围内。

ESD保护器件120A包括在HVNW 220上方形成的掺杂区240。可以由本领域已知的一种或多种离子注入工艺形成掺杂区240。掺杂区240掺杂有与HVNW 220相同类型的掺杂剂。因此，在所示的实施例中，掺杂区240是n-型区。掺杂区240的掺杂浓度等级明显高于HVNW 220的掺杂浓度等级，例如，大约为HVNW 220的掺杂浓度等级的5至100倍。在一些实施例中，掺杂区240的掺杂浓度等级在大约5.0×10¹⁵离子/立方厘米至大约1.0×10²⁰离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅是实例，并且在不同实施例中可以改变。

ESD保护器件120A包括分别在HVPW 230与231上方形成的掺杂区250与251。掺杂区250与251可以由本领域已知的一种或多种离子注入工艺形成。掺杂区250与251掺杂有与HVPW 230与231相同(或者与HVNW220相反)类型的掺杂剂。因此，在所示的实施例中，掺杂区250与251是p-型区。掺杂区250与251的掺杂浓度等级明显高于HVPW 230与231(或者HVNW 220)的掺杂浓度等级，例如，大约为HVPW 230与231(或者HVNW 220)的掺杂浓度等级的5至100倍。在一些实施例中，掺杂区250与251的掺杂浓度等级在大约5.0×10¹⁵离子/立方厘米至大约1.0×10²⁰离子/立方厘米的范围内。然而，应该理解，本文中所引用的值仅仅是实例，并且在不同实施例中可以改变。

尽管图2仅示出了一个HVNW 220和两个HVPW 230与231，但是应该理解，ESD保护器件120A可以包括本文中没有示出的附加的HVNW或者HVPW。例如，ESD保护器件120A可以包括邻近HVPW 230或者邻近HVPW 231的附加的HVNW。换言之，HVNW和HVPW可以以交替或者交叉方式进行配置。对于掺杂区240和250与251来说也是一样的。

ESD保护器件120A还包括分别在掺杂区240和250与251上方形成的重掺杂区260和270与271。重掺杂区260和270与271可以由本领域已知的一种或多种离子注入工艺形成。重掺杂区260和270与271可以掺杂有与HVPW 230与231相同(或者与HVNW 220相反)类型的掺杂剂。因此，在所示的实施例中，重掺杂区260和270与271是p-型区。重掺杂区260和270与271的掺杂浓度等级高于掺杂区240和250与251的掺杂浓度等级。在一些实施例中，重掺杂区260和270与271的掺杂浓度等级在大约1×10²⁰离子/立方厘米至大约1×10²³离子/立方厘米的范围内。然而，应该理解，本文中所述的值仅为实例，并且在不同实施例中可以改变。重掺杂区260与其下方的掺杂区240形成了pn结。

还应该理解，在其他实施例中，各种阱和区可以具有改变的掺杂极性。换言之，p型区可以被形成为n型区，相反，n型区可以被形成为p型区。作为实例，在这些其他实施例中，HVPW将变为HVNW，并且HVNW将变为HVPW。

重掺杂区260可以被认为是BJT器件的发射极部件。掺杂阱230以及掺杂区250和270可以被统一认为是BJT器件的集电极部件。类似地，掺杂阱231以及掺杂区251和271可以被统一视为不同BJT器件的另一个集电极部件。在一些实施例中，集电极部件可以“共享”发射极部件。

掺杂阱220和掺杂区240是BJT器件的基极部件的多个部分。基极部件还包括具有与区域260以及270与271相反的掺杂极性的重掺杂区。因此，在图2所示的实施例中，基极部件包括n型重掺杂区(在图2未示出)。图2中所示的BJT器件是pnp型BJT器件，因为其集电极和发射极部件是p型器件，并且其基极部件是n型器件。在可选实施例中，可以通过改变以上论述的各个元件的掺杂极性来形成npn型BJT器件。应该理解，可以使用CMOS兼容的制作工艺来形成BJT器件的不同元件。

ESD保护器件120A还包括将掺杂区240和250与251以及重掺杂区260和270与271相互分离的隔离结构280至282。在一些实施例中，隔离结构280至282均包括浅沟槽隔离(STI)器件，该器件可以通过在衬底200中蚀刻凹槽然后利用介电材料填充这些凹槽形成。介电材料可以包括氧化硅、氮化硅、氧氮化硅、掺氟化物的硅酸盐(FSG)和/或本领域已知的低k介电材料。在其他实施例中，隔离结构280至282可以包括不同类型的隔离器件，诸如，深沟槽隔离(DTI)器件或者其他适当的器件。应该理解，隔离结构280至282可以包括由本领域当前已知的或者随后开发的任何方法形成的任何类型的隔离结构。

应该理解，以上描述ESD保护器件120A的各种元件的次序并不表示制造这些元件的次序。例如，掺杂区250不需要在形成掺杂区240之后才被形成。或者作为另一个实例，在形成掺杂区240和250与251之前，可以形成隔离结构280至282。在任何情况下，可以调整或者改变形成这些元件的特定次序，以适合设计要求和制造需要。

界面290形成在掺杂区220和掺杂区230之间的p/n结处，并且界面291形成在掺杂区220和掺杂区231之间的p/n结处。界面290与291中的每一个界面也可以被认为是相关BJT器件的基极部件和集电极部件之间的p/n结界面。掺杂区240分别与界面290和291间隔距离300和301。在本文中所论述的实施例中，距离300和301可以基本相同。在其他实施例中，距离300与301可以相互不同。掺杂区250与界面290间隔距离310，并且掺杂区251与界面291间隔距离311。在本文中所讨论的实施例中，距离310和311可以基本相同。在其他实施例中，距离310与311可以相互不同。另外，在一些实施例中，距离300与301以及310与311都可以基本相等。

距离300与301以及310与311的长度可以通过相关的光刻参数来调节，例如，用于形成掺杂区220、230与231、240以及250与251的注入掩模的尺寸。在一些实施例中，距离300与301以及310与311在大约0至大约7微米的范围内。

距离300与301以及310与311可以分别独立进行调节，以达到用于相关联的BJT器件的导通电压的期望值(也称为阈值电压)、BJT器件的击穿电压的期望值以及BJT器件的保持电压的期望值。随后将参考图18更具体地论述这些电压。在一些实施例中，可以调节距离300与301(或者距离310与311)，从而使得由横向雪崩击穿生成的电流来自触发相关联的BJT器件。在这种情况下，导通电压、击穿电压以及保持电压的值基本相互相等。换言之，导通电压基本上等于击穿电压，而击穿电压基本等于保持电压。在一些实施例中，导通电压、击穿电压以及保持电压相互差异在数毫伏或者数十毫伏的范围内。所以，本文中所公开的实施例允许通过调节布局参数来改变器件特性。

图3是ESD保护器件120B的可选实施例的示意性部分截面侧视图。ESD保护器件120B在很多方面类似于ESD保护器件120A。例如，ESD保护器件120B包括隐埋层210、掺杂阱220和230与231、掺杂区240、重掺杂区260和270与271、以及隔离结构280至282。但是与ESD保护器件120A不同，ESD保护器件120B不具有掺杂区250与251。因此，尽管发射极和基极部件对于ESD保护器件120B来说保持基本相同，但是现在，每个集电极部件包括阱230和重掺杂区270(或者阱231和重掺杂区271)，但不包括掺杂区250与251。

用于ESD保护器件120B的基极部件和集电极部件之间的界面290与291可以保持基本不变，因此距离300与301可以保持相同。然而，现在测量分别从界面290与291进入掺杂阱230与231内部的区域的距离310与311。换言之，距离310与311可以大于距离300与301。较短距离300与301是对于相关联的BJT器件的导通电压、击穿电压以及保持电压的值的更多的决定因素(与较长的距离310与311相比)。因此，基本上可以基于距离300或301的长度来选择导通电压、击穿电压以及保持电压的期望值。

图4是ESD保护器件120C的可选实施例的示意性部分截面侧视图。ESD保护器件120C在很多方面类似于ESD保护器件120A。例如，ESD保护器件120C包括隐埋层210、掺杂阱220和230与231、掺杂区250与251、重掺杂区260和270与271、以及隔离结构280至282。但是，不同于ESD保护器件120A，ESD保护器件120C不具有掺杂区240。因此，尽管用于ESD保护器件120C的集电极和发射极部件保持基本相同，但是现在，基极部件包括阱220而不包括掺杂区240。

用于ESD保护器件120C的基极部件和集电极部件之间的界面290与291可以保持基本相同，因此距离310和311可以保持相同。然而，现在测量从界面290与291进入掺杂阱220内部的区域的距离300与301。换言之，距离300与301可以大于距离310与311。较短距离310与311是用于相关联的BJT器件的导通电压、击穿电压以及保持电压的值的更多决定因素(与较长的距离300与301相比较)。因此，可以大致基于距离310或311的长度来选择用于导通电压、击穿电压以及保持电压的期望值。

图5是ESD保护器件120D的可选实施例的示意性部分截面侧视图。ESD保护器件120D在很多方面类似于ESD保护器件120A。例如，ESD保护器件120D包括掺杂阱220和230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120D不具有隐埋层210。ESD保护器件120D的基极部件、发射极部件以及集电极部件可以保持分别与ESD保护器件120A的相应部件基本相同。

图6是ESD保护器件120E的可选实施例的概略局部截面图。ESD保护器件120E在很多方面类似于ESD保护器件120B。例如，ESD保护器件120E包括掺杂阱220和230与231、掺杂区240、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120B，ESD保护器件120E不具有隐埋层210。ESD保护器件120E的基极部件、发射极部件、以及集电极部件可以保持分别与ESD保护器件120B的相应部件基本相同。

图7是ESD保护器件120F的可选实施例的示意性部分截面侧视图。ESD保护器件120F在很多方面类似于ESD保护器件120C。例如，ESD保护器件120F包括掺杂阱220和230与231、掺杂区250与251、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120C，ESD保护器件120F不具有隐埋层210。ESD保护器件120F的基极部件、发射极部件、以及集电极部件可以保持分别与ESD保护器件120C的相应部件基本相同。

图8是ESD保护器件120G的可选实施例的示意性部分截面侧视图。ESD保护器件120G在很多方面类似于ESD保护器件120A。例如，ESD保护器件120G包括隐埋层210、掺杂阱220、掺杂区240和250与251、重掺杂区260和270与271、以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120G不具有掺杂阱230与231。ESD保护器件120G的基极部件包括掺杂阱220和掺杂区240。ESD保护器件120G的发射极部件包括重掺杂区260。ESD保护器件120G的集电极部件包括掺杂区250和270(或者掺杂区251和271)。

图9是ESD保护器件120H的可选实施例的示意性部分截面侧视图。ESD保护器件120H在很多方面类似于ESD保护器件120G。例如，ESD保护器件120H包括掺杂阱220、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120G，ESD保护器件120H不具有隐埋层210。ESD保护器件120H的基极部件包括掺杂阱220和掺杂区240。ESD保护器件120H的发射极部件包括重掺杂区260。ESD保护器件120H的集电极部件包括掺杂区250和270(或者掺杂区251和271)。

图10是ESD保护器件120I的可选实施例的示意性部分截面侧视图。ESD保护器件120I在很多方面类似于ESD保护器件120A。例如，ESD保护器件120I包括隐埋层210、掺杂阱230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是不同于ESD保护器件120A，ESD保护器件120I不具有掺杂阱220。ESD保护器件120I的基极部件包括掺杂区240。ESD保护器件120I的发射极部件包括重掺杂区260。ESD保护器件120I的集电极部件包括掺杂阱230和掺杂区250和270(或者掺杂阱231以及掺杂区251和271)。

图11是ESD保护器件120J的可选实施例的示意性部分截面侧视图。ESD保护器件120J在很多方面类似于ESD保护器件120D。例如，ESD保护器件120J包括掺杂阱230与231、掺杂区240和250与251、重掺杂区260和270与271以及隔离结构280至282。但是，不同于ESD保护器件120D，ESD保护器件120J不具有掺杂阱220。ESD保护器件120J的基极部件包括掺杂阱240。ESD保护器件120I的发射极部件包括重掺杂区260。ESD保护器件120J的集电极部件包括掺杂阱230和掺杂区250和270(或者掺杂阱231以及掺杂区251和271)。掺杂阱240形成在衬底200的多个部分上方来代替形成在掺杂阱220上。

应该理解，提供图2至11所示的ESD保护器件120的各种实施例仅作为实例，而不用于限制。根据设计要求和制造需要，在可选实施例中，ESD保护器件可以具有与本发明的主旨一致的不同结构。

图12是根据本发明的实施例的ESD保护器件400A的一部分的示意性部分俯视图。ESD保护器件400A基本类似于ESD保护器件120，并且可以根据图2至11的截面图所示的ESD保护器件120的任意实施例来实现。为了提供实例，图12所示的ESD保护器件400A通过图2所示的ESD保护器件120A来实现。出于清楚和一致性的原因，ESD保护器件120A和400A的相似部件在图2和图12中标记为相同。

ESD保护器件400A包括在衬底200上方形成的发射极部件410、集电极部件420以及基极部件430。如以上参考图2所论述的，发射极部件410和集电极部件420相互交叉或者以交替的方式设置。每个发射极部件410都包括重掺杂区260。基极部件430包括掺杂阱220、掺杂区240以及重掺杂区450。重掺杂区260具有比掺杂区220和掺杂区240更高的掺杂浓度等级，并且掺杂区240具有比掺杂阱220更高的掺杂浓度等级。如图12所示，在俯视图中，掺杂区240(基极部件430的部分)围绕重掺杂区260(即，发射极部件410)，并且掺杂区220(即，基极部件430的部分)围绕掺杂区240。

每个集电极部件420都包括掺杂阱230、掺杂区250以及重掺杂区270。在集电极部件420的这些元件中，重掺杂区270具有最高的掺杂浓度等级，掺杂阱230具有最低的掺杂浓度等级，并且掺杂区250具有中等的掺杂浓度等级(大于掺杂阱230并且小于重掺杂区270)。如图12所示，在俯视图中，掺杂区250围绕重掺杂区270，并且掺杂阱230围绕掺杂区250。

掺杂阱220和230具有相反的掺杂极性，并且掺杂区240和260具有相反的掺杂极性。掺杂阱220和掺杂区240具有相同的掺杂极性，并且掺杂阱230和掺杂区250具有相同的掺杂极性。重掺杂区260和270具有与掺杂阱230和掺杂区250相同的掺杂极性、但是与掺杂阱220和掺杂区240相反的掺杂极性。在所示的实施例中，掺杂阱220和掺杂区240是n-型掺杂极性的，而掺杂阱230、掺杂区250、以及重掺杂区260和270全都是p-型掺杂极性的。

发射极部件410、集电极部件420以及基极部件430的多个部分形成在隐埋层210上方(因此，在俯视图中，由隐埋层210围绕)。隐埋层210具有与掺杂阱220和掺杂区240相同的掺杂极性。因此，在图12所示的实施例中，隐埋层210是n-型掺杂极性的。

基极部件430的重掺杂区450具有与掺杂阱220和掺杂区240相同的掺杂极性，但是具有比掺杂阱220和掺杂区240更高的掺杂浓度等级。在图12的俯视图中，重掺杂区450被成形为围绕发射极部件410和集电极部件420的近似矩形的环。可以通过环状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图12所示的实施例可以被称为具有“环型”基极拾取器(base pickup)的ESD保护器件。

图13是根据本发明的另一实施例的ESD保护器件400B的一部分的示意性部分俯视图。除了基极部件的重掺杂区450被成形为位于发射极部件410和集电极部件420旁边的“条带”而不是位于它们周围的“环”之外，ESD保护器件400B类似于ESD保护器件400A。可以通过带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图13所示的实施例可以被称为具有“带型”基极拾取器的ESD保护器件。

图14是根据本发明的另一实施例的ESD保护器件400C的一部分的示意性部分俯视图。除了基极部件的重掺杂区450在发射极部件410和集电极部件420之间形成单个“条带”之外，ESD保护器件400C类似于ESD保护器件400B。可以通过条带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图14所示的实施例可以被称为具有可选“条带型”基极拾取器的ESD保护器件。

图15是根据本发明的又一个实施例的ESD保护器件400D的一部分的示意性部分俯视图。除了基极部件的重掺杂区450在发射极部件410和集电极部件420的不同侧形成两个“条带”之外，ESD保护器件400D类似于ESD保护器件400B。图15中的条带(即，掺杂区450)相对于图13中的条带被旋转了90度。可以通过带状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图15所示的实施例可以被称为具有又一可选“条带型”基极拾取器的ESD保护器件。

图16是根据本发明的又一实施例的ESD保护器件400E的一部分的示意性部分俯视图。除了基极部件的重掺杂区450被成形为位于重掺杂区260(即，发射极部件410)中的“圆点”(或小正方形或矩形)之外，ESD保护器件400E类似于ESD保护器件400A。可以通过点状重掺杂区450建立基极部件430和外部器件之间的电连接。因此，图16所示的实施例可以被称为具有“点型”基极拾取器的ESD保护器件。

图17是根据本发明的另一实施例的ESD保护器件400F的一部分的示意性部分俯视图。除了不存在重掺杂区450以外，ESD保护器件400F类似于ESD保护器件400A。因此，在图17所示的实施例中，基极部件430是电浮置的。因此，图17所示的实施例可以被称为具有“浮置”基极的ESD保护器件。

图18是示出一些传统的击穿模式ESD保护器件的I-V特性的曲线图500。但是，应该理解，并不是所有传统的击穿模式ESD保护器件都会呈现图18所示的特性，并且图18仅是一些传统的击穿模式ESD保护器件的特性的简化实例。

参考图18，曲线图500包括X轴(代表电压)和Y轴(代表电流)。两条竖直线510和511分别代表内部IC电路的老化电压(burn-in voltage)和击穿电压。这两个电压可以被认为是不能超过的规范限值。传统的ESD保护器件的I-V特性绘制在该曲线图上作为绘制曲线520。绘制曲线520包括保持电压Vh、导通电压Vt(也称为阈值电压)以及击穿电压(用于ESD保护器件)BV。如曲线图500所示，ESD保护器件保持截止，直到超过导通电压Vt为止。因此，当电压增大时，电流也增大。当超过击穿电压BV时，ESD保护器件进入击穿模式，然后ESD器件导通。在保持电压处，由于I-V曲线具有正斜率，所以当电压增大时，电流再次迅速增大直到其达到It2处的电流限值为止。

传统的ESD保护器件的一个问题是电压Vh、Vt以及BV之间的差异。由于这些电压之间的值偏差较大，所以存在以下可能：它们中的一个下降到内部电路的老化电压以下或者超过内部电路的击穿电压。换言之，ESD保护器件的保持电压、导通电压以及击穿电压之间的较大差异意味着，ESD保护器件可能会违反一个或多个规范限值或者落在一个或多个规范限值以外，这是不期望的，并且可能会导致IC芯片的故障或者损坏。另外，各个器件的老化电压、击穿电压以及保持电压也可能不同。因此，即使一个器件通过了规范(在规范限值以内)，其他器件也可以落在规范限值以外。另外，如果VDD偶然大于保持电压Vh，则可能会产生不期望的锁定效应。

参考图19，提供了曲线图550，该曲线图示出了根据本发明的各个方面制造的示例性ESD保护器件的I-V特性。曲线图550还示出了作为规范限值的内部IC电路511的老化电压510和击穿电压。ESD保护器件的I-V特性被示出为绘制曲线560。如图所示，通过调节布局参数(例如，图2所示的距离300和310)，保持电压Vh、击穿电压BV以及导通电压Vt之间的偏差基本上最小化。换言之，电压Vh、BV、以及Vt可以基本上相互相等。因此，更容易控制ESD保护器件的特性，以确保所有这些电压Vh、Vt以及BV都落入了规范限值(由于如果它们落入了规范限值，则其它的电压也更可能在规范限值内)。以这种方式，ESD保护器件的调节范围大幅增大。电压Vh、Vt以及BV的调节范围现在几乎与规范限值510与511之间的偏差一样宽。由于增大的调节范围，所以不同类型的器件之间的不期望的变化不会导致故障。另外，如果Vh被调节为大于VDD，则将基本上消除锁定问题。

本发明的一种宽泛形式涉及一种装置。该装置包括BJT器件。该BJT器件包括：集电极，设置在衬底中，该集电极包括第一掺杂元件和在第一掺杂元件上设置的第二掺杂元件，其中第一掺杂元件和第二掺杂元件分别具有第一掺杂极性，并且第二掺杂元件的掺杂浓度等级大于第一掺杂元件更高的掺杂浓度等级；基极，设置在衬底上并且邻近集电极，该基极包括：具有不同于第一掺杂极性的第二掺杂极性的第三掺杂元件，其中在第一掺杂元件和第二掺杂元件中的一个与第三掺杂元件之间形成pn结；以及发射极，设置在基极上方，该发射极包括具有第一掺杂极性的第四掺杂元件，其中第四掺杂元件的掺杂浓度等级大于第三掺杂元件的掺杂浓度等级。

本发明的另一种宽泛形式涉及ESD保护器件。该ESD保护器件包括：衬底；双极结型晶体管(BJT)的集电极部件，形成在衬底中，其中逐渐掺杂集电极部件，从而使得集电极部件的较接近衬底表面的部分比集电极部件的距离衬底表面较远的部分被更重地掺杂；的BJT器件的基极部件，形成在衬底中，该基极部件与集电极部件形成第一pn结；以及BJT器件的发射极部件，形成在基极部件上，该发射极部件与基极部件形成第二p-n结；其中，与集电极部件和发射极部件相反地掺杂基极部件。

本发明的又一种宽泛形式涉及ESD保护器件。该ESD保护器件包括BJT器件。该BJT器件包括双极结型晶体管(BJT)器件，该BJT器件包括：由BJT器件的集电极和BJT器件的基极形成的第一pn界面，该集电极包括多个掺杂部件，该多个掺杂部件均具有相同的掺杂极性但是不同的掺杂浓度等级，基极相对于集电极横向设置并且包括一个或多个掺杂部件；以及由BJT器件的发射极和基极形成的第二pn界面，该发射极相对于基极竖向设置并且包括在基极上方形成的掺杂部件，该发射极具有比其下方的基极更高的掺杂浓度等级；其中：基极的掺杂部件是与集电极和发射极的掺杂部件相反的掺杂极性的；并且BJT器件的导通电压、击穿电压以及保持电压均与BJT器件的布局参数相关联。

上面论述了若干实施例的部件，使得本领域普通技术人员可以更好地理解以下详细描述。本领域普通技术人员应该理解，可以很容易地使用本发明作为基础来设计或更改其他用于达到与这里所介绍实施例相同的目的和/或实现相同优点的工艺和结构。本领域普通技术人员也应该意识到，这种等效构造并不背离本发明的精神和范围，并且在不背离本发明的精神和范围的情况下，可以进行多种变化、替换以及改变。

Claims (10)

1.一种装置，包括：

双极结型晶体管(BJT)器件，包括：

集电极，设置在衬底中，所述集电极包括第一掺杂元件以及设置在所述第一掺杂元件上方的第二掺杂元件，其中，所述第一掺杂元件和所述第二掺杂元件均具有第一掺杂极性，并且所述第二掺杂元件的掺杂浓度等级高于所述第一掺杂元件的掺杂浓度等级；

基极，设置在所述衬底中并与所述集电极相邻，所述基极包括具有不同于所述第一掺杂极性的第二掺杂极性的第三掺杂元件，其中，在所述第三掺杂元件与所述第一掺杂元件或所述第二掺杂元件形成pn结；以及

发射极，设置在所述基极上方，所述发射极包括具有所述第一掺杂极性的第四掺杂元件，其中，所述第四掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级。

2.根据权利要求1所述的装置，其中：

所述集电极还包括设置在所述第二掺杂元件上方的第五掺杂元件；

所述第五掺杂元件具有所述第一掺杂极性；并且

所述第五掺杂元件的掺杂浓度等级高于所述第二掺杂元件的掺杂浓度等级。

3.根据权利要求1所述的装置，其中：

所述基极还包括设置在所述第三掺杂元件上方的第六掺杂元件；

所述第六掺杂元件具有所述第二掺杂极性；

所述第六掺杂元件的掺杂浓度等级高于所述第三掺杂元件的掺杂浓度等级；以及

另一pn结形成在所述第四掺杂元件和所述第六掺杂元件之间。

4.根据权利要求1所述的装置，其中：

所述第一掺杂极性是p型掺杂极性；并且

所述第二掺杂极性是n型掺杂极性。

5.根据权利要求1所述的装置，其中，所述集电极和所述基极均设置在隐埋层上方，所述隐埋层具有所述第二掺杂极性。

6.根据权利要求1所述的装置，其中，所述基极具有为环型、带型、点型以及浮置型中的一种的拾取器类型。

7.根据权利要求1所述的装置，其中：

第一距离从所述pn结延伸到所述集电极的区域中；

第二距离从所述pn结延伸到所述发射极的区域中；并且

调节所述第一距离和所述第二距离，从而使得所述BJT器件的击穿电压、导通电压以及保持电压基本上相同。

8.根据权利要求1所述的装置，其中，所述发射极和所述集电极通过电介质隔离结构分离。

9.一种静电放电(ESD)保护器件，包括：

衬底；

双极结型晶体管(BJT)器件的集电极部件，形成在所述衬底中，其中，以使所述集电极部件接近所述衬底的表面的部分比所述集电极部件远离所述衬底的表面的部分更重掺杂的方式来渐进地掺杂所述集电极部件；

所述BJT器件的基极部件，形成在所述衬底中，所述基极部件与所述集电极部件形成第一pn结；以及

所述BJT器件的发射极部件，形成在所述基极部件上，所述发射极部件与所述基极部件形成第二pn结；

其中，与所述集电极部件和所述发射极部件相反地掺杂所述基极部件。

10.一种静电放电(ESD)保护器件，包括：

双极结型晶体管(BJT)器件，所述BJT器件包括：

第一pn界面，由所述BJT器件的集电极和所述BJT器件的基极形成，所述集电极包括均具有相同的掺杂极性但具有不同的掺杂浓度等级的多个掺杂部件，所述基极相对于所述集电极横向设置并包括一个或多个掺杂部件；以及

第二pn界面，由所述BJT器件的所述基极和发射极形成，所述发射极相对于所述基极竖向设置并包括形成在所述基极上方的掺杂部件，所述发射极的掺杂浓度等级高于位于其下方的所述基极的掺杂浓度等级；

其中：

所述基极的掺杂部件的掺杂极性与所述集电极和所述发射极的掺杂部件的掺杂极性相反；并且

所述BJT器件的导通电压、击穿电压和保持电压分别与所述BJT器件的布局参数相关联。

Images