JP2011003729A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2011003729A JP2011003729A JP2009145556A JP2009145556A JP2011003729A JP 2011003729 A JP2011003729 A JP 2011003729A JP 2009145556 A JP2009145556 A JP 2009145556A JP 2009145556 A JP2009145556 A JP 2009145556A JP 2011003729 A JP2011003729 A JP 2011003729A
- Authority
- JP
- Japan
- Prior art keywords
- partition region
- partition
- region
- semiconductor device
- transition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
【解決手段】活性部21および終端部23に対して遷移部22のp仕切り領域の形状を変え、活性部21、遷移部22および終端部23の各p仕切り領域4a、4b、4cとnドリフト領域3とでチャージバランスをとることで、耐圧低下の防止を図る。
【選択図】 図1
Description
図1(a)および図2ではp仕切り領域4とnドリフト領域3の形状と配置関係を示し、図1(b)では、このnドリフト領域3およびp仕切り領域4の形成後の工程で形成されるpベース層5、nソース層7、ゲート絶縁膜8、ゲート電極9、層間絶縁膜10およびソース電極11などを備えたMOSFET全体の構造を形成した後の断面図を示した。尚、図中の6は、遷移部22に形成されるp層である。このp層6はMOSFETがオフするときに遷移部22でのキャリアの引き抜きのために必要となる。つまりp層6は、アバランシェ時に終端部23で発生したホールの引き抜き、ダイオードモード動作時の逆回復時おホール引き抜きに必要であり、このp層6によってアバランシェ耐量及び逆回復耐量の向上が図られている。また、半導体装置の終端部の外周表面に形成されるn+チャネルストッパ領域とその表面に形成されるチャネルストッパ電極の記載は省略している。
図1(a)および図2に示すように、並列pn層の繰り返しは、活性部21のA部と終端部23のC部では隣り合う縦横のp仕切り領域間が正方形をしている。また、終端部23のC部の方が活性部21のA部より小さくなっており、それぞれの正方形のA部、C部の四隅には円形のp仕切り領域4a、4cの1/4が配置されている。p仕切り領域4a、4bの不純物ドーズ量をnドリフト領域3の不純物ドーズ量の4倍に設定した場合には、正方形のA部、C部内のp仕切り領域4a、4cの不純物総量とnドリフト領域3の不純物総量はほぼ等しくなる。
ウェハ(n半導体基板1)全面にリンを例えばドーズ量1×1013/cm2でイオン注入してn半導体層2を形成した後、図1に示すp仕切り領域4の形状と配置間隔のマスクでパターンを形成し選択的にボロンを例えば4×1013/cm2でイオン注入してp仕切り領域4(4a、4b、4c、4d)を形成する。つまりp仕切り領域4の不純物ドーズ量をnドリフト領域3の不純物ドーズ量の4倍にする。
こうすることで、A部、B部、C部内でp仕切り領域4a、4b、4c、4dの不純物総量とnドリフト領域3の不純物総量がほぼ等しくできる。つまり、実効アクセプタ濃度と実効ドナー濃度がほぼ等しくなり、電荷のバランスがとれ、耐圧の低下を防止できる。
まず、活性部について説明する。ここでは活性部21のA部の一辺は8μmの正方形とし、p仕切り領域4aは半径2.25μmの円形とする。
A部の面積:8×8=64μm2
p仕切り領域4aの円1個あたりの面積:Π×2.25×2.25=15.9μm2
ここで、Πは円周率で3.14とする。
このように、活性部21でp仕切り領域4aの面積は、A部の面積のほぼ1/4を占める。
C部の面積:4×4=16μm2
p仕切り領域4cの円1個あたりの面積:Π×1.15×1.15=4.15μm2
C部に占めるp仕切り領域4cの面積の割合:4.15/16=25.9%
前記したように、活性部21のA部および終端部23のC部において、p仕切り領域の面積は、A部およびC部共にほぼ1/4の面積を占めている。
B部の面積:8×4=32μm2
p仕切り領域4bとp仕切り領域4cの面積:(Π×4.5×0.6)/2+(Π×1.15×1.15)=8.4μm2
B部に占めるp仕切り領域4b、4cの面積の割合:8.4/32=26.2%
前記したように、遷移部22でのp仕切り領域4b、4cは、B部の面積のほぼ1/4を占めている。
尚、図4の活性部21側の遷移部22のp仕切り領域4f、4gは、図3(b)、図3(d)のp仕切り領域4b、4dの一部である4f、4gと同じである。
尚、前記の実施例では、p仕切り領域の形状を円形、ストライプ状としたが、これに限るものではなく、六角形などもある。また、不純物総量は、外方拡散がある場合は不純物総量を残存する不純物の総量とするとよい。
2 n半導体層
3、3a nドリフト領域
4 p仕切り領域(総称)
4a、4b、4c、4d、4e p仕切り領域
5 pベース層
6 p層
7 nソース層
8 ゲート絶縁膜
9 ゲート電極
10 層間絶縁膜
11 ソース電極
21 活性部
22 遷移部
23 終端部
Claims (3)
- 第1導電型の第1半導体層上に該第1半導体層に対して垂直に配置される第1導電型のドリフト領域と第2導電型の仕切り領域を複数備える超接合構造の半導体装置において、耐圧構造部である終端部と主電流を通電し前記終端部で囲まれた活性部と該活性部から前記終端部に移行する箇所の遷移部とで前記仕切り領域の形状がそれぞれ異なることを特徴とする半導体装置。
- 前記仕切り領域の平面形状が、前記終端部と前記活性部においては円形であり、前記遷移部では円形の一部と楕円形の一部で構成された変形した形状であることを特徴とする請求項1に記載の半導体装置。
- 前記仕切り領域の平面形状が、前記終端部において円形であり、前記活性部においてストライプ状であり、前記遷移部では、ストライプ状仕切り領域に複数の楕円の一部を組み合わせた変形した形状であることを特徴とする請求項1に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009145556A JP5439969B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置 |
CN2010102073494A CN101931007B (zh) | 2009-06-18 | 2010-06-18 | 半导体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009145556A JP5439969B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011003729A true JP2011003729A (ja) | 2011-01-06 |
JP5439969B2 JP5439969B2 (ja) | 2014-03-12 |
Family
ID=43370063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009145556A Expired - Fee Related JP5439969B2 (ja) | 2009-06-18 | 2009-06-18 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5439969B2 (ja) |
CN (1) | CN101931007B (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243696A (ja) * | 2010-05-17 | 2011-12-01 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
WO2014013888A1 (ja) * | 2012-07-19 | 2014-01-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2016028944A1 (en) * | 2014-08-19 | 2016-02-25 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
US9450070B2 (en) | 2012-05-31 | 2016-09-20 | Fuji Electric Co., Ltd. | Method for manufacturing a silicon semiconductor substrate including a diffusion layer prior to forming a semiconductor device thereon |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
KR20180137573A (ko) * | 2011-04-27 | 2018-12-27 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들 |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8829640B2 (en) * | 2011-03-29 | 2014-09-09 | Alpha And Omega Semiconductor Incorporated | Configuration and method to generate saddle junction electric field in edge termination |
CN103996702B (zh) * | 2014-05-26 | 2017-03-01 | 电子科技大学 | 一种提高超结功率器件雪崩耐量的终端结构 |
KR102404114B1 (ko) * | 2015-08-20 | 2022-05-30 | 온세미컨덕터코리아 주식회사 | 슈퍼정션 반도체 장치 및 그 제조 방법 |
CN105428397B (zh) * | 2015-11-17 | 2019-07-02 | 深圳尚阳通科技有限公司 | 超结器件及其制造方法 |
CN105633128B (zh) * | 2016-02-23 | 2019-05-03 | 华润微电子(重庆)有限公司 | 带有超级结结构设计的半导体器件 |
US11342452B2 (en) * | 2017-12-27 | 2022-05-24 | Shindengen Electric Manufacturing Co., Ltd. | MOSFET, having a semiconductor base substrate with a super junction structure, method of manufacturing the MOSFET, and power conversion circuit having the MOSFET |
CN110103602B (zh) * | 2019-04-30 | 2021-06-18 | 浙江星星科技股份有限公司 | 一种视窗面板密集网点的多点印刷方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298190A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006186108A (ja) * | 2004-12-27 | 2006-07-13 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2007027313A (ja) * | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
JP2007266505A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 電力用半導体素子 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7659588B2 (en) * | 2006-01-26 | 2010-02-09 | Siliconix Technology C. V. | Termination for a superjunction device |
US7948033B2 (en) * | 2007-02-06 | 2011-05-24 | Semiconductor Components Industries, Llc | Semiconductor device having trench edge termination structure |
-
2009
- 2009-06-18 JP JP2009145556A patent/JP5439969B2/ja not_active Expired - Fee Related
-
2010
- 2010-06-18 CN CN2010102073494A patent/CN101931007B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001298190A (ja) * | 2000-02-09 | 2001-10-26 | Fuji Electric Co Ltd | 半導体装置及びその製造方法 |
JP2006186108A (ja) * | 2004-12-27 | 2006-07-13 | Fuji Electric Holdings Co Ltd | 半導体装置 |
JP2007027313A (ja) * | 2005-07-14 | 2007-02-01 | Nec Electronics Corp | 半導体装置 |
JP2007266505A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 電力用半導体素子 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011243696A (ja) * | 2010-05-17 | 2011-12-01 | Denso Corp | 縦型半導体素子を備えた半導体装置 |
KR102017836B1 (ko) | 2011-04-27 | 2019-09-04 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들 |
KR20180137573A (ko) * | 2011-04-27 | 2018-12-27 | 페어차일드 세미컨덕터 코포레이션 | 전력 소자들을 위한 슈퍼정션 구조물 및 제조방법들 |
US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
US9935193B2 (en) | 2012-02-09 | 2018-04-03 | Siliconix Technology C. V. | MOSFET termination trench |
US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US10229988B2 (en) | 2012-05-30 | 2019-03-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
US9450070B2 (en) | 2012-05-31 | 2016-09-20 | Fuji Electric Co., Ltd. | Method for manufacturing a silicon semiconductor substrate including a diffusion layer prior to forming a semiconductor device thereon |
US9653595B2 (en) | 2012-07-19 | 2017-05-16 | Fuji Electric Co., Ltd. | Semiconductor device and semiconductor device fabrication method |
JP5867606B2 (ja) * | 2012-07-19 | 2016-02-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2014013888A1 (ja) * | 2012-07-19 | 2014-01-23 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US10283587B2 (en) | 2014-06-23 | 2019-05-07 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
US9882044B2 (en) | 2014-08-19 | 2018-01-30 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
WO2016028944A1 (en) * | 2014-08-19 | 2016-02-25 | Vishay-Siliconix | Super-junction metal oxide semiconductor field effect transistor |
US10340377B2 (en) | 2014-08-19 | 2019-07-02 | Vishay-Siliconix | Edge termination for super-junction MOSFETs |
Also Published As
Publication number | Publication date |
---|---|
CN101931007B (zh) | 2012-08-08 |
CN101931007A (zh) | 2010-12-29 |
JP5439969B2 (ja) | 2014-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5439969B2 (ja) | 半導体装置 | |
JP4765012B2 (ja) | 半導体装置及びその製造方法 | |
JP6369173B2 (ja) | 縦型半導体装置およびその製造方法 | |
JP5787853B2 (ja) | 電力用半導体装置 | |
US8610210B2 (en) | Power semiconductor device and method for manufacturing same | |
JP4289123B2 (ja) | 半導体装置 | |
JP5298488B2 (ja) | 半導体装置 | |
US8860144B2 (en) | Power semiconductor device | |
CN102332470B (zh) | 半导体器件及其制造方法 | |
US8188521B2 (en) | Power semiconductor device | |
US6768167B2 (en) | MIS semiconductor device and the manufacturing method thereof | |
CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
JP4840738B2 (ja) | 半導体装置とその製造方法 | |
JP4764974B2 (ja) | 半導体装置 | |
JP2007149736A (ja) | 半導体装置 | |
KR101683751B1 (ko) | 전력 반도체 디바이스 | |
US20150179758A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2014057026A (ja) | 炭化珪素半導体装置 | |
JP4867131B2 (ja) | 半導体装置およびその製造方法 | |
JP2012033809A (ja) | Mos型半導体装置 | |
JP3934613B2 (ja) | 半導体装置 | |
JP2020191441A (ja) | 超接合半導体装置および超接合半導体装置の製造方法 | |
JP2008235590A (ja) | 半導体装置 | |
JP4844371B2 (ja) | 縦型超接合半導体素子 | |
JP2006186108A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130829 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131030 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131119 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131202 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5439969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |