JP4943639B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4943639B2
JP4943639B2 JP2004252463A JP2004252463A JP4943639B2 JP 4943639 B2 JP4943639 B2 JP 4943639B2 JP 2004252463 A JP2004252463 A JP 2004252463A JP 2004252463 A JP2004252463 A JP 2004252463A JP 4943639 B2 JP4943639 B2 JP 4943639B2
Authority
JP
Japan
Prior art keywords
region
peripheral
partial region
width
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004252463A
Other languages
English (en)
Other versions
JP2006073615A (ja
Inventor
佳晋 服部
京子 中島
仁 山口
友厚 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Central R&D Labs Inc
Original Assignee
Denso Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Central R&D Labs Inc filed Critical Denso Corp
Priority to JP2004252463A priority Critical patent/JP4943639B2/ja
Priority to US11/211,524 priority patent/US7317213B2/en
Priority to DE102005040842.7A priority patent/DE102005040842B4/de
Priority to KR1020050080395A priority patent/KR100671411B1/ko
Priority to CNB2005100994253A priority patent/CN100487915C/zh
Publication of JP2006073615A publication Critical patent/JP2006073615A/ja
Application granted granted Critical
Publication of JP4943639B2 publication Critical patent/JP4943639B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、第１導電型の第１部分領域と第２導電型の第２部分領域の組合せが繰返して形成されている構造（スーパージャンクション構造と一般的にいう。以下、ＳＪ構造と略記する）を備える半導体装置に関する。より詳細には、ＳＪ構造を製造する際に、それぞれの部分領域が含有する不純物量に対してバラツキ（不純物濃度や部分領域の幅が所望のものから外れた場合に起きる）が発生した場合でも、所望する耐圧を確保ことができる半導体装置に関する。
本明細書では、ＭＯＳＦＥＴ（Metal Oxide Silicon Field Effect Transistor）を例に説明するが、本明細書で開示される技術は、ＭＯＳＦＥＴに限定されず、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳＩＴ（Static Induction Transistor）、ＳＢＴ（Shottky Barrier Diode）などの他の種類の半導体装置においても適用可能であることに留意されたい。
半導体装置の高耐圧化と低オン抵抗化の要求に応えるために、ＳＪ構造を備えた半導体装置が知られている。ＳＪ構造はドリフト層に形成されており、このドリフト層は、ｎ型の不純物を含有するｎ型コラムと、ｐ型の不純物を含有するｐ型コラムの組合せを単位とする繰返しで構成されている。この種の半導体装置は、半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に位置して半導体スイッチング素子が形成されていない周辺領域を備えている。ドリフト層は、中心領域から周辺領域に亘って形成されている。
半導体装置がオフすると、ＳＪ構造のｎ型コラムとｐ型コラムは、それぞれのｐｎ接合界面から伸びる空乏層によって空乏化される。空乏化することによって高い耐圧を確保する。ｎ型コラムとｐ型コラムを実質的に完全空乏化するためには、原理的にはｎ型コラムとｐ型コラムの不純物量を略同一に調整する。中心領域では、ｎ型コラムとｐ型コラムの不純物量を略同一に調整することで、各コラムは実質的に完全空乏化される。ところが、周辺領域では、ｎ型コラムとｐ型コラムの不純物量を略同一に調整すると、むしろ所望する耐圧を得ることができない。これは、ｐ型コラムの電位を固定（典型的にはゼロ電位に固定）するためのコンタクト領域が、周辺領域に形成されていないことにより、周辺領域の空乏層の形成状況が中心領域のそれとは異なっているためである。周辺領域では、ｎ型コラムとｐ型コラムの不純物量を略同一に調整すると、ｎ型コラムとｐ型コラムの空乏化が中心領域ほど進行しない。したがって、周辺領域の耐圧を上限として、半導体装置自体の耐圧が低下してしまう。
この課題を解決するために、特許文献１では、周辺領域のｎ型コラムとｐ型コラムの不純物量を、中心領域とは異なる条件で調整する技術が提案されている。具体的には、周辺領域の組合せにおいて、ｐ型不純物量が過剰となる条件で調整する。周辺領域の組合せでは、ｐ型不純物量が過剰な条件の方が耐圧は向上する。これにより、周辺領域の耐圧が中心領域と同等となり、高耐圧な半導体装置を得ることができる。
特開２００３−２７３３５５（その公報の図２８及び図３０参照）
本出願人は、この種の半導体装置に関して研究を重ねたところ、新たな知見を得ることに成功した。この種の半導体装置では、ＳＪ構造のｎ型コラムとｐ型コラムを製造する際の不純物量のバラツキ（不純物濃度やコラム幅が所定の値から外れた場合に起きる）によって、その耐圧が極めて敏感に悪化することを突き止めたのである。この現象は、特に周辺領域において顕著に生じることを突き止めた。製造上の不純物量のバラツキに起因して耐圧が敏感に悪化すると、半導体装置を歩留まりよく製造することが困難になってしまう。
本発明の一つの目的は、ＳＪ構造を製造する際に避けられない不純物量のバラツキを許容し、所望する耐圧を確保することができる半導体装置を提供することである。本発明の他の一つの目的は、歩留まり良く半導体装置を製造することができる製造方法を提供することである。
本明細書で開示される半導体装置は、半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を備えている。この半導体装置は、中心領域から周辺領域に亘って形成されているとともに、層厚方向に伸びるｎ型の第１部分領域と層厚方向に伸びるｐ型の第２部分領域の組合せが、層厚方向に対して直交する面内で繰返して形成されているスーパージャンクション構造を備えている。この組合せを構成する第２部分領域の不純物量から第１部分領域の不純物量を引いた不純物量の差に関しては、次の関係に調整されている。即ち、周辺領域の最外周に位置する組合せにおける不純物量の差が周辺領域に位置する他の組合せにおける最大値より小さく、周辺領域の最内周に位置する組合せにおける不純物量の差が中心領域に位置する組合せの不純物量の差より大きく調整されている。換言すると、周辺領域の第１部分領域と第２部分領域の不純物量は一様でなく、複数の状態で調整されている。本発明では、周辺領域の最外周に位置する組合せにおける不純物量の差と、最内周に位置する組合せにおける不純物量の差に関して規定している。その間に位置している組合せに関して特に限定はなく、その間の組合せにおける不純物量の差が一様であってもよく、あるいは組み合わせ毎に別個の条件で調整されていてもよい。要は、周辺領域の最外周に位置する組合せと最内周に位置する組合せが、上記条件の関係で調整されていればよい。
なお、第１部分領域と第２部分領域は、例えば薄板状、四角柱状、あるいは六角柱状である。あるいは層厚方向に対して直交する面内で広く広がる第１部分領域内に、柱状の第２部分領域が分散配置されていてもよい。層厚方向に直交する面内で、第１部分領域と第２部分領域の組合せが少なくとも一方方向へ繰返されていればよい。
上記半導体装置の周辺領域では、周辺領域の最内周に位置する組合せにおける不純物量の差が、中心領域に位置する組合せの不純物量の差より大きく調整されている。例えば、周辺領域の最内周に位置する組合せのｐ型不純物量が過剰な状態に調整されている。これにより、半導体装置がオフのときに、中心領域側から周辺領域内に向けて空乏化が進行し、周辺領域の耐圧を向上させることができる。したがって、周辺領域の耐圧を上限として、半導体装置の耐圧が低下することが抑制され、高耐圧な半導体装置を得ることができる。さらに、周辺領域の最外周に位置する組合せにおける不純物量の差が、周辺領域の他の互層の不純物量の差の最大値より小さく調整されている。この周辺領域の最外周に位置する組合せは、半導体装置を製造する際に、周辺領域の第１部分領域と第２部分領域の不純物量にバラツキが生じたときに、電界が集中し易い箇所である。上記半導体装置では、この箇所の不純物量の差を周辺領域の他の組合せにおける不純物量の差の最大値より小さく調整する。これにより、周辺領域の第１部分領域と第２部分領域の不純物量にバラツキが生じた場合でも集中する電界を緩和することができるので、この箇所で半導体装置がブレークダウンされることが抑制され、中心領域側から周辺領域内に向けて空乏化を進行させることができる。したがって、上記半導体装置は、第１部分領域と第２部分領域の不純物量のバラツキを許容し、所望する耐圧を得ることができる。
なお、特許文献１の技術は、周辺領域の組合せを構成する第２部分領域の不純物量と第１部分領域の不純物量の差が、周辺領域の範囲内において一様に形成される技術である。本発明のように、周辺領域内において不純物量の差が分布するものではない。したがって、第１部分領域と第２部分領域の不純物量のバラツキに対して耐圧が敏感に悪化してしまう。本発明の技術によって、第１部分領域と第２部分領域の不純物量のバラツキに対して耐圧の変化を鈍感にすることが実現されるのである。
前記の不純物量の差は、中心領域に位置する組合せで小さく、周辺領域の内周側に位置する組合せで大きく、周辺領域の外周側に位置する組合せで小さいと捉えることができる。この場合、周辺領域の内周側の不純物量の差が、中心領域及び周辺領域の外周側の双方に比して大きく調整されていると表現することもできる。
不純物量の差が上記関係で調整されていると、周辺領域の外周側に集中し易い電界を緩和し、中心領域側から周辺領域内に向けて空乏化を進行させることができる。高耐圧であるとともに、第１部分領域と第２部分領域の不純物量のバラツキを許容し、所望の耐圧を得やすい半導体装置を得ることができる。
組合せにおける不純物量の差は、第１部分領域及と第２部分領域の不純物濃度を変えることで調整することができる。この場合、第１部分領域と第２部分領域の繰り返し方向の幅は一定とし、第１部分領域及び／又は第２部分領域の不純物濃度が調整されているのが好ましい。これにより、不純物量の差が分布した半導体層を得ることができる。
組合せを構成する第１部分領域の不純物量と第２部分領域の不純物量の合計量に関して、周辺領域の最外周の組合せの合計量が周辺領域に位置する他の組合せの合計量より小さいことが好ましい。
周辺領域の最外周の組合せの合計量が、周辺領域に位置する他の組合せの合計量より小さく調整されていると、この最外周の組合せに集中し易い電界を緩和する効果を大きくすることができる。第１部分領域と第２部分領域の不純物量のバラツキが生じた場合でも、集中する電界を緩和し、中心領域側から周辺領域に向けて空乏化を進行させ、所望する耐圧を得ることができる。
組合せにおける不純物量の差は、第１部分領域及と第２部分領域の繰り返し方向の幅を変えることで調整することができる。この場合、第１部分領域と第２部分領域の不純物濃度は一定であり、第２部分領域の繰り返し方向の幅は一定であり、第１部分領域の繰り返し方向の幅によって前記の不純物量の差が調整されていることが好ましい。第１部分領域の幅が狭くなれば、その不純物量は減少する。逆に幅が広くなれば、その不純物量は増大する。第２部分領域の幅が一定であれば、第１部分領域の幅を変化させることによって、不純物量の差を変化させることができる。
この態様の半導体装置は、作り易いという利点を有している。この半導体装置は、例えば、次の手順で作成される。第１導電型の半導体ウエハを準備し、その半導体ウエハに第２部分領域を形成する箇所に対応してトレンチを形成する。このとき、隣り合うトレンチ間隔が後に第１部分領域となる。したがって、隣り合うトレンチ間隔を調整するだけで、第１部分領域の幅を調整することができるのである。極めて簡単に、第１部分領域の幅を調整できる。なお、個々のトレンチのトレンチ幅を同一にしておくと、第２部分領域をその個々のトレンチ内に埋め込み形成する工程が、同一の製造条件で同時に作成できる。第２部分領域を偏りなく、安定した品質で作成することができる。これらの手順を経て、上記態様の半導体装置が得られる。極めて作りやすい半導体装置を実現できる。
周辺領域の最外周に位置する第１部分領域の幅は周辺領域に位置する他の第１部分領域の幅の最小値より大きく、周辺領域の最内周に位置する第１部分領域の幅は中心領域に位置する第１部分領域の幅より小さいことが好ましい。
この態様によると、第１部分領域の幅を調整することで、周辺領域の最外周に位置する組合せにおける不純物量の差が、周辺領域に位置する他の組合せにおける不純物量の差の最大値より小さく、周辺領域の最内周に位置する組合せにおける不純物量の差が、中心領域に位置する組合せにおける不純物量の差より大きく調整された半導体装置を得ることができる。
この半導体装置は、第１部分領域と第２部分領域の不純物量のバラツキを許容し、所望する耐圧を得ることができる。
周辺領域の最外周に位置する第１部分領域の幅は周辺領域に位置する他の第１部分領域の幅より大きく、周辺領域の最内周に位置する第１部分領域の幅は中心領域に位置する第１部分領域の幅より小さいことが好ましい。
この態様によると、第１部分領域の幅を調整することで、周辺領域の最外周に位置する組合せにおける不純物量の差が、周辺領域に位置する他の組合せにおける不純物量の差より小さく、周辺領域の最内周に位置する組合せにおける不純物量の差が、中心領域に位置する組合せにおける不純物量の差より大きく調整された半導体装置を得ることができる。このため、中心領域側から周辺領域内に向けて、周辺領域内の広い範囲に亘って空乏化を進行させることができる。第１部分領域と第２部分領域の不純物量のバラツキを許容するとともに、高耐圧な半導体装置を得ることができる。
本出願人は、上記の半導体装置を簡単に得ることができる製造方法を創作した。
本明細書で開示される半導体装置の製造方法は、層厚方向に伸びる第１導電型の第１部分領域と層厚方向に伸びる第２導電型の第２部分領域の組合せが、層厚方向に対して直交する面内で繰返して形成されている半導体層を備える半導体装置において具現化され、各工程を備えている。
まず第１に、第１導電型の半導体ウエハの表面に、下記（１）から（３）のマスク材、即ち、（１）隣り合う開口間距離が一定な中心マスク材と、（２）中心マスク材の開口間距離より開口間距離が小さい周辺内周側マスク材と、（３）周辺内周側マスク材の開口間距離より開口間距離が大きい周辺外周側マスク材を形成する工程を備えている。第２に、そのマスク材の開口から異方性エッチングによって半導体ウエハにトレンチを形成する工程を備えている。第３に、そのトレンチ内に第２導電型の半導体領域を埋め込み形成する工程を備えている。なお、中心マスク材と周辺内周側マスク材と周辺外周側マスク材は、一体のマスク材であってもよい。また、中心マスク材と周辺内周側マスク材と周辺外周側マスク材は、この順で少なくとも一方向に並んで形成されていればよい。中心マスク材を一巡して周辺内周側マスク材が形成され、さらにその周辺内周側マスク材を一巡して周辺外周側マスク材が形成されていてもよい。
上記の各工程を経て形成される半導体層は、第１部分領域と第２部分領域の不純物濃度は一定であり、第２部分領域の幅も一定である。第１部分領域の幅は、マスク材の隣り合う開口間距離の変化に基づいて調整される。上記の場合、第１部分領域の幅は、中心マスク材の位置に対応する一定な部分と、周辺内周側マスク材の位置に対応する小さい幅の部分と、周辺外周側マスク材の位置に対応する大きい幅の部分がこの順で形成される。したがって、第１部分領域と第２部分領域の組合せの不純物量の差は、組合せの不純物量の差が一定な部分と、大きく調整される部分と、小さく調整される部分がこの順で形成される。
本明細書で開示される半導体層を、マスク材の開口間距離を調整するだけで簡単に得ることができる。
本発明の半導体装置によると、ＳＪ構造を製造する際の不純物量のバラツキを許容し、所望する耐圧を得ることができる。さらに、上記半導体装置を簡単に得る製造方法を提供することができる。本発明によると、半導体装置を歩留まり良く得ることができる。
最初に実施例の主要な特徴を列記する。
（第１形態） 周辺内周側領域と周辺外周側領域は、中心領域をこの順で一巡して形成されている。中心領域を一巡する周辺領域内の広い範囲に亘って、バランスよく空乏化が広がる。
（第２形態） 周辺内周側領域は、ソース電極の張り出し範囲を超えて形成されている。中心領域側から周辺領域に向けて、周辺領域内の広い範囲に亘って空乏化を広げることができる。
図１に、中心領域１２と周辺領域１４の境界近傍の要部断面図を示す。図２に、図１のII−II線に対応する要部平面図を示す。なお、図２のＩ−Ｉ線に対応する断面が図１となる。図２に示すように、この要部平面図は、半導体装置の隅部近傍を示している。なお、本実施例は、主成分がシリコンの半導体を用いているが、この例に限らず、他の半導体材料を用いてもよい。
図１に示すように、この半導体装置は、半導体スイッチング素子（この例ではMOSFETの単位素子である）が形成されている中心領域１２と、その中心領域１２の周辺の位置に形成されている周辺領域１４を備えている。この半導体装置は、ｎ＋型のドレイン層２４と、ドリフト層２６（半導体層の一例）と、ｐ型のボディ層２８がこの順に積層された積層構造を備えている。この積層構造は、中心領域１２から周辺領域１４に亘って形成されている。ドレイン層２４は、ドレイン電極２２と接続している。ドリフト層２６は、層厚方向（紙面上下方向）に伸びるｎ型コラムとｐ型コラムの組み合わせが、この層厚方向に対して直交する面内で繰返して形成されている。層厚方向に直交する面は、図２の要部平面図に相当する。なお、ボディ層２８のうち周辺領域１４に位置する部分をリサーフ層と区別して称する場合もある。
本実施例では、ｎ型コラムがその位置によって幅が異なっているので、その幅に基づいて符号を区別して示す。中心領域１２のｎ型コラムは図示２５で示し、ｐ型コラムは図示２７で示している。周辺領域１４のうち、最内周側から７本目までのｎ型コラムを図示２５ａとし、同様に７本目までのｐ型コラムを２７ａとする。周辺領域の残り３本のｎ型コラムを図示２５ｂとし、同様に残り３本のｐ型コラムを図示２７ｂとする。なお、周辺領域１４のうち、最内周の互層側から７組目までの互層で構成される領域（ｎ型コラム２５ａとｐ型コラム２７ａで構成される領域である）を周辺内周側領域２６ａと称し、残りの３組の互層で構成される領域（ｎ型コラム２５ｂとｐ型コラム２７ｂで構成される領域である）を周辺外周側領域２６ｂと称して区別する。
図２の要部平面図は、ドリフト層２６の層厚方向に直交する面を見ている。図１と図２に示すように、中心領域１２のｎ型コラム２５とｐ型コラム２７は実質的に薄板状と評価することができ、その組合せは紙面左右方向に繰返している。図２に示すように、周辺領域１４のｎ型コラム（２５ａ、２５ｂ）とｐ型コラム（２７ａ、２７ｂ）は、いずれも中心領域１２を一巡して形成されている。したがって、周辺内周側領域２６ａと周辺外周側領域２６ｂは、この順で中心領域１２の周囲を一巡している。
中心領域１２のｎ型コラム２５とｐ型コラム２７の互層の繰返し方向と、周辺領域１４のｎ型コラム（２５ａ、２５ｂ）とｐ型コラム（２７ａ、２７ｂ）の組合せ（２５ａと２７ａ、２５ｂと２７ｂ）の繰り返し方向は、一致する部分（この例では紙面左右方向）と一致しない部分（この例では紙面左右方向以外の方向）が存在する。しかしながら、いずれも層厚方向に対して直交する面内で繰返していると評価できる。
図１を参照して、中心領域１２の構造を説明する。中心領域１２のボディ領域２８の表面に、ｎ＋型のソース領域３２とｐ＋型のコンタクト領域３４が選択的に形成されている。ソース領域３２とｎ型コラム２５を隔てているボディ領域２８を貫通して伸びるトレンチゲート電極３６が形成されている。このトレンチゲート電極３６は、ゲート絶縁膜３８で被覆されている。ソース領域３２とコンタクト領域３４に電気的に接続するソース電極４２が形成されている。このソース電極４２とトレンチゲート電極３６は、絶縁膜３９で電気的に隔てられている。ソース電極４２は、周辺領域１４の表面を覆う絶縁層４４の一部を、中心領域１２側から周辺領域１４に向けて伸びている。このソース電極４２が、周辺内周側領域２６ａの範囲内において、絶縁層４４上を伸びている。換言すると、ソース電極４２が張り出している範囲を超えて、周辺内周側領域２６ａが形成されていると評価できる。
なお、コンタクト領域３４のうち、中心領域１２の最外周に位置するコンタクト領域３４を、図示３４ａで区別して示している。この最外周コンタクト領域３４ａより内側が中心領域１２であり、外側が周辺領域１４として区別される。
図３は、中心領域１２と周辺内周側領域２６ａと周辺外周側領域２６ｂのそれぞれの領域における、組合せを構成するｐ型コラム（２７、２７ａ、２７ｂ）の不純物量からｎ型コラム（２５、２５ａ、２５ｂ）の不純物量を引いた差を示している。
本実施例の各ｐ型コラム（２７、２７ａ、２７ｂ）のコラム幅（Ｌ１２、Ｌ２２、Ｌ３２）はいずれも等しく、0.66μmで形成されている。一方、各ｎ型コラム（２５、２５ａ、２５ｂ）のコラム幅（Ｌ１１、Ｌ２１、Ｌ３１）は異なる幅で形成されており、ｎ型コラム２５（中心領域１２に対応する）のコラム幅Ｌ１１は2.0μmであり、ｎ型コラム２５ａ（周辺内周側領域２６ａに対応する）のコラム幅Ｌ２１は1.9μmであり、ｎ型コラム２５ｂ（周辺外周側領域２６ｂ）のコラム幅Ｌ３１は2.0μmである。各ｐ型コラム（２７、２７ａ、２７ｂ）の不純物濃度は一定であり、また、各ｎ型コラム（２５、２５ａ、２５ｂ）の不純物濃度も一定である。したがって、ｎ型コラム（２５、２５ａ、２５ｂ）のコラム幅（Ｌ１１、Ｌ２１、Ｌ３１）の違いによって、不純物量の差は調整される。本実施例では、周辺内周側領域２６ａのｎコラム２５ａのコラム幅Ｌ２１が、５％狭く形成されているので、この周辺内周側領域２６ａのｐ型不純物は、他の領域に比して５％大きく調整されることになる。
図３に示すように、中心領域１２のｎ型コラム２５とｐ型コラム２７の不純物量は略同一に調整され、チャージバランスされている。したがって、中心領域１２の不純物量の差１１２は略ゼロに調整される。同様に、同条件の周辺外周側領域２６ｂの不純物量の差１２６ｂも略ゼロに調整される。一方、周辺内周側領域２６ａは、ｎ型コラム２５ａの幅Ｌ２１が狭く形成されているので、ｐ型コラム２７ａのｐ型不純物量が相対的に過剰となり、その不純物量の差１２６ａは他の領域に比して大きく調整される。即ち、周辺領域１４の最外周の組合せ（この例では、最外周に位置する組合せを含む周辺外周側領域２６ｂの３組）における不純物量の差１２６ｂは、周辺領域に位置する他の組合せ（この例では、周辺内周側領域２６ａの７組）における不純物量の差１２６ａより小さく形成されており、周辺領域１４の最内周に位置する組合せ（この例では、最内周に位置する組合せを含む周辺内周側領域２６ａの７組）における不純物量の差１２６ａが、中心領域１２に位置する組合せにおける不純物量の差１１２よりも大きく調整されている。
なお、本実施例では、ｎ型コラム（２５、２５ａ、２５ｂ）のコラム幅（Ｌ１１、Ｌ２１、Ｌ３１）の変えることで、ｐ型コラム（２７、２７ａ、２７ｂ）とｎ型コラム（２５、２５ａ、２５ｂ）の不純物量の差を調整しているが、この例に代えて、ｐ型コラム（２７、２７ａ、２７ｂ）とｎ型コラム（２５、２５ａ、２５ｂ）の幅を一定とし、それぞれの不純物濃度を変えて不純物量の差を調整してもよい。
図４に、ｐ型コラム（２７、２７ａ、２７ｂ）の不純物濃度にバラツキが発生した場合（不純物濃度を変化させた場合）の中心領域１２と周辺領域１４の耐圧変化を示す。なお、本実施例の効果を明瞭とするために、いくつかの比較例のデータを合わせて示している。
不純物濃度の変化は次の式から算出される。式中のチャージバランス濃度とは、ｎ型コラム幅が2.0μmで、ｐ型コラム幅が0.66μmのときに、不純物量の差がゼロとなる、それぞれのコラムの不純物濃度をいう。
（変化した濃度−チャージバランス濃度）／チャージバランス濃度×１００ [％]
図中６１の（▲）で示すデータは、本実施例の周辺領域１４のｐ型コラム（２７ａ、２７ｂ）の不純物濃度を変化させたときの、周辺領域１４の耐圧変化の結果である。
図中６２の（△）で示すのは比較例のデータであり、周辺領域のｎ型コラムの幅を全て1.9μmで構成した場合に、ｐ型コラムの不純物濃度を変化させたときの、周辺領域の耐圧変化の結果である。
図中６３の（■）で示すのは比較例のデータであり、周辺領域のｎ型コラムの幅を全て2.0μmで構成した場合に、ｐ型コラムの不純物濃度を変化させたときの、周辺領域の耐圧変化の結果である。
図中６４の（□）で示すデータは、本実施例の中心領域１２のｐ型コラム２７の不純物濃度を変化させたときの、中心領域１２の耐圧変化の結果である。
図中６５の（○）で示すデータは、本実施例の中心領域１２のｎ型コラム２５の不純物濃度を変化させたときの、中心領域１２の耐圧変化の結果である。
図４に示すように、データ（６４、６５）によると、中心領域１２では、ｎ型コラム２５とｐ型コラム２７がチャージバランスされたときに、最大耐圧（略２５０Ｖ）を得ることができる。したがって、この条件で、ｎ型コラム２５とｐ型コラム２７は実質的に完全空乏化される。また、データ（６４、６５）に示すように、チャージバランス条件を対称中心にして、正負の不純物濃度の変化に対して比較的に小さい耐圧低下が生じている。具体的には、±５％ほどの不純物量の変化に対して、耐圧は略２００Ｖを確保することができる。したがって、中心領域１２では、不純物濃度にバラツキが発生した場合でも、耐圧の変化は比較的に鈍感であるといえる。
一方、データ６３に示すように、ｎ型コラムの幅を全て2.0μmで構成した場合の周辺領域では、ｎ型コラムとｐ型コラムがチャージバランスされると、むしろ耐圧は悪化してしまう（略１７０Ｖしか確保できていない）。さらに、データ６３が示すように、周辺領域では、ｐ型不純物量が略５％大きく調整されたときに最大耐圧（略２７０Ｖ）を得ることができる。なお、ｎ型不純物量が略−５％小さく調整された場合も、実質的にｐ型不純物量が略５％大きく調整されたと評価できるので、最大耐圧を得ることができる。この結果から、中心領域のｎ型コラムと周辺領域のｎ型コラムの幅を同一にして、チャージバランス条件の不純物濃度で調整すると、周辺領域で耐圧が低下してしまい（前述したように、耐圧は略１７０Ｖしか確保できない）、半導体装置自体の耐圧が低下することが分かる。
データ６２に示すように、周辺領域のｎ型コラムの幅を一様に1.9μmで形成すると、前記のチャージバランス条件で調整したときに、周辺領域に位置する組合せのｐ型不純物量は実質的に５％大きく調整される。したがって、前記のチャージバランス条件のときに、周辺領域において最大耐圧（略２７０Ｖ）を得ることができる。即ち、中心領域と周辺領域の最大耐圧が得られるチャージバランス条件を一致させることができる。中心領域のｎ型コラムを2.0μmとし、周辺領域のｎ型コラムを1.9μmにして、前記のチャージバランス条件の不純物濃度で調整すれば、中心領域と周辺領域のいずれにおいて最大耐圧を得ることができるので、高耐圧な半導体装置を得ることができる。この技術は、特許文献１の技術に相当する。
ところが、データ６２が示すように、この周辺領域は不純物濃度に正のバラツキが発生すると、その耐圧が急激に悪化してしまうことが分かる。データ６２では、＋５％のバラツキに対して耐圧が１００Ｖにまで悪化している。製造時において、所定の不純物濃度からずれた不純物濃度で製造される場面は存在し、この半導体装置は、そのような場面が発生したときに所望する耐圧を得ることができないことを意味する。歩留まりよく半導体装置を得ることが困難な半導体装置と言える。
一方、データ６１に示す本実施例では、不純物濃度の正負のいずれのバラツキに対して、耐圧変化は極めて鈍感になっている。即ち、不純物濃度のバラツキがどちらに生じたとしても周辺領域１４における耐圧低下を抑制できる。具体的には、±５％ほどの不純物量の変化に対して、耐圧は略２２０Ｖを確保することができる。また、チャージバランス条件を中心対称とし、その変化量はデータ（６４、６５）に示す中心領域と略同等である。これにより、製造上のバラツキによって、周辺領域１４の耐圧低下が原因で半導体装置自体の耐圧が低下してしまうという事態を抑制できる。本実施例では、中心領域１２と周辺領域１４の最大耐圧が得られる条件を一致させるととともに、製造上のバラツキを許容する半導体装置を得ることができる。
図５に、本実施例の周辺領域１４の電位分布を示す。なお、図６は、周辺領域のｎ型コラムの幅を一様に1.9μmで構成した比較例の電位分布である。
まず、図６に示すように、この比較例では、周辺領域の最外周に位置する組合せにおいて電界集中が発生しており（図示１７０参照）、この箇所でブレークダウンが生じている。図４のデータ６２に示すように、周辺領域のｎコラム幅を一様に1.9μmにすることで、周辺領域で最大耐圧が得られる条件を中心領域と一致させることができる。しかしながら、図６に示すように、この場合に不純物量のバラツキが発生すると、周辺領域の最外周に位置する組合せにおいて過度の電界集中が発生し易く、中心領域側から周辺領域内に向けて空乏化が進むより先に、この箇所でブレークダウンが発生してしまう。このため、不純物濃度のバラツキに対して急激に耐圧が低下してしまうのである。
一方、図５に示す本実施例では、上記箇所においてｎ型コラムの幅が2.0μmで形成されている。したがって、この領域のｐ型不純物量は、周辺領域１４に位置する他の組合せに比して過剰な状態に調整されていない。この箇所において電界集中が緩和される。この領域がブレークダウンするのに先立って、周辺領域１４の広い範囲に亘って中心領域１２側から空乏化を進行させることができる。不純物濃度のバラツキが生じても、耐圧の悪化を抑制することができるのである。
次に、図７〜図１１を参照して第１実施例の半導体装置の製造方法のうち、ドリフト層を製造する方法を説明する。なお、ドリフト層以外の製造方法に関しては、従来既知の製造方法あるいは当業者が容易に想到し得る製造技術を用いて製造することができるので、ここではその説明を省略する。
まず、図７に示すように、高濃度のｎ＋型の半導体層２４（後にドレイン層となる層である）上に、ｎ型エピタキシャル層２７が形成されたエピタキシャル基板を用意する。
次に、図８に示すように、このｎ型エピタキシャル層２７表面に、フォトリソグラフィー技術等を用いて、開口部を備えるマスク材７０を形成する。このマスク材７０は、異なる開口部間の距離（即ち、図８の断面図では、マスク材７０の横幅となる）で形成された３つの領域で構成されている。なお、この３つの領域のマスク材７０を便宜上、異なる名称を用いて区別するが、実質的には一体のマスク材７０で形成されている。まず、第１の領域は、中心領域に対応する中心マスク材７１で構成されている。第２の領域は、中心マスク材７１を一巡する位置に周辺内周側マスク材７２で構成されている。この周辺内周側マスク材７２は、ドリフト層の周辺内周側領域に対応する。第３の領域は、この周辺内周側マスク材７２を一巡する位置に周辺外周側マスク材７３で構成されている。この周辺外周側マスク材７３は、ドリフト層の周辺外周側領域に対応する。周辺内周側マスク材７２の開口部間の距離は、中心マスク材７１の開口部間の距離より小さく形成されている。周辺外周側マスク材７３の開口部間の距離は、周辺内周側マスク材７２の開口部間の距離より大きく形成されている。
次に、図９に示すように、マスク材７０の開口部から露出するｎ型エピタキシャル層２７を、ＲＩＥ等のドライエッチング（異方性エッチング）によってトレンチを形成する。これにより、離間して存在するとともに、それぞれのコラム幅が調整されたｎ型コラム（２５、２５ａ、２５ｂ）を得ることができる。マスク材７０はトレンチを形成した後に除去する。
次に、図１０に示すように、離間して存在するｎ型コラム（２５、２５ａ、２５ｂ）によって形成される間隔に、ｐ型コラム（２７、２７ａ、２７ｂ）を埋め込みエピタキシャル成長させて、ｎ型コラム（２５、２５ａ、２５ｂ）とｐ型コラム（２７、２７ａ、２７ｂ）が交互に繰返されたＳＪ構造を得る。なお、エピタキシャル成長工程を実施するトレンチ幅は、いずれも等幅で形成されているので、それぞれのトレンチ内に形成されるｐ型コラム（２７、２７ａ、２７ｂ）を偏りなく、安定した品質で形成することができる。これにより、各互層のｐ型不純物量とｎ型不純物量の差分量および合計量を所定の位置で変化させた本実施例のドリフト層を得ることができる。
次に、図１１に示すように、必要に応じて、前工程で表面側を覆って形成されたｐ型半導体領域を研磨除去する。この被覆するｐ型半導体領域をボディ領域として利用する場合は、研磨除去する量を調整する。
これ以降の各種電極や半導体領域を作成する工程は、従来既知の製造方法あるいは当業者が容易に想到し得る製造技術を用いて形成することができる。
これら工程を経て、本実施例のドリフト層２６を備えた半導体装置を得ることができる。
図１２に、第１実施例の変形例の要部平面図を示す。
この変形例は、中心領域２１２と周辺領域２１４の両者のｎ型コラム（２２５、２２５ａ、２２５ｂ）とｐ型コラム（２２７、２２７ａ、２２７ｂ）の組合せが、紙面左右方向に繰返して形成されている。この場合、周辺領域２１４のうち、図示２２９の位置では、中心領域２１２のｎ型コラム２２５とｐ型コラム２２７が伸びて形成されている。この周辺領域２２９においては、中心領域のｎ型コラム２２５とｐ型コラム２２７のコラム幅で形成され、ｎ型コラム２２５の不純物量とｐ型コラム２２７の不純物量の差を、内周側から外周側へ向けて変化させて構成することができない。この場合、周辺領域２２９の耐圧が低くなるように思われるかもしれないが、例えば、この方向に十分に長い距離を確保できる場合や他の理由によって、この周辺領域２２９に対して第１実施例で開示する技術を用いなくても、耐圧が低下しない場合がある。この場合、この変形例のように、周辺領域２１４のうち繰返し方向に沿った方向（この変形例では紙面左右方向）のみに、コラム幅の異なる周辺内周側領域２２６ａや周辺外周側領域２２６ｂを形成する構成を採用してもよい。要は、周辺領域において耐圧が低下し易い領域や、耐圧が敏感に低下し易い領域に対して選択的に本実施例の技術を適用すればよい。この場合でも不純物量のバラツキを許容し、所望する耐圧を得る効果を奏しえる。
また、この変形例の半導体装置を製造する場合も、異なる開口部間の距離が一方向に並んで構成されたマスク材を利用することで、簡単に作成することができる。
第１実施例は、次の変形例であってもよい。
周辺領域には、ボディ層（リサーフ層とも称される）が形成されていなくてもよい。ドリフト層が絶縁層に接する位置まで形成されていてもよい。この場合も、第１実施例で開示するのと同様に、不純物量のバラツキを許容して、所望する耐圧の半導体装置を得ることができる。
第１実施例の組合せは１０組で構成されているが、この数に特に限定はない。また、図３に示すように、周辺領域に位置する組合せにおける不純物量の差が、矩形状に単純変化させる場合に限らず、組合せ毎に不純物量の差を変化させて段差状に構成させてもよい。また周辺外周側領域の組合せを構成するｎ型コラムの不純物量とｐ型コラムの不純物量の合計量は、中心領域１２の不純物量の合計量以下で調整されるのが好ましい。不純物量の小さくすることで、周辺外周側領域に集中し易い電界を緩和させる効果を、より得ることができる。
本実施例では、ｎ型コラムのコラム幅を調整して、組合せにおける不純物量の差を変化させているが、この例に限らず、ｐ型コラムのコラム幅を調整してもよく、また各コラムの不純物濃度を変化させてもよく、またその組み合わせであってもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例の要部断面図を示す。 実施例の要部平面図を示す。 各領域の過剰ｐ型不純物量を示す。 中心領域と周辺領域の濃度変化に対する耐圧変化の関係を示す。 実施例の周辺領域の電位分布を示す。 比較例の周辺領域の電位分布を示す。 ドリフト層の製造工程を示す（１）。 ドリフト層の製造工程を示す（２）。 ドリフト層の製造工程を示す（３）。 ドリフト層の製造工程を示す（４）。 ドリフト層の製造工程を示す（５）。 変形例の要部平面図を示す。
符号の説明
１２：中心領域
１４：周辺領域
２２：ドレイン電極
２４：ドレイン層
２６：ドリフト層
２６ａ：周辺内周側領域
２６ｂ：周辺外周側領域
２５、２５ａ、２５ｂ：ｎ型コラム
２７、２７ａ、２７ｂ：ｐ型コラム
２８：ボディ層
３２：ソース領域
３４：コンタクト領域
３６：トレンチゲート電極
３８：ゲート絶縁膜
４２：ソース電極
４４：絶縁層

Claims (7)

  1. 半導体スイッチング素子が形成されている中心領域と、その中心領域の周辺に形成されている周辺領域を有する半導体装置であり、
    中心領域から周辺領域に亘って形成されているとともに、層厚方向に伸びるｎ型の第１部分領域と層厚方向に伸びるｐ型の第２部分領域の組合せが前記層厚方向に対して直交する面内で繰返して形成されているスーパンジャンクション構造を備えており、
    組合せを構成する第２部分領域の不純物量から第１部分領域の不純物量を引いた不純物量の差に関して、周辺領域の最外周に位置する組合せにおける不純物量の差が周辺領域に位置する他の組合せにおける不純物量の差の最大値より小さく、周辺領域の最内周に位置する組合せにおける不純物量の差が中心領域に位置する組合せにおける不純物量の差より大きいことを特徴とする半導体装置。
  2. 前記の不純物量の差は、中心領域に位置する組合せで小さく、周辺領域の内周側に位置する組合せで大きく、周辺領域の外周側に位置する組合せで小さいことを特徴とする請求項１の半導体装置。
  3. 第１部分領域と第２部分領域の繰り返し方向の幅は一定であり、第１部分領域及び／又は第２部分領域の不純物濃度によって前記の不純物量の差が調整されていることを特徴とする請求項１又は２の半導体装置。
  4. 組合せを構成する第１部分領域の不純物量と第２部分領域の不純物量の合計量に関して、周辺領域の最外周の組合せにおける合計量が周辺領域に位置する他の組合せにおける合計量より小さいことを特徴とする請求項１〜３のいずれかの半導体装置。
  5. 第１部分領域と第２部分領域の不純物濃度は一定であり、第２部分領域の繰返し方向の幅は一定であり、第１部分領域の繰返し方向の幅によって前記の不純物量の差が調整されていることを特徴とする請求項１又は２の半導体装置。
  6. 周辺領域の最外周に位置する第１部分領域の幅は周辺領域に位置する他の第１部分領域の幅の最小値より大きく、周辺領域の最内周に位置する第１部分領域の幅は中心領域に位置する第１部分領域の幅より小さいことを特徴とする請求項５の半導体装置。
  7. 周辺領域の最外周に位置する第１部分領域の幅は周辺領域に位置する他の第１部分領域の幅より大きく、周辺領域の最内周に位置する第１部分領域の幅は中心領域に位置する第１部分領域の幅より小さいことを特徴とする請求項６の半導体装置。
JP2004252463A 2004-08-31 2004-08-31 半導体装置 Expired - Fee Related JP4943639B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004252463A JP4943639B2 (ja) 2004-08-31 2004-08-31 半導体装置
US11/211,524 US7317213B2 (en) 2004-08-31 2005-08-26 Semiconductor device having super junction structure and method for manufacturing the same
DE102005040842.7A DE102005040842B4 (de) 2004-08-31 2005-08-29 Halbleitervorrichtung mit Superjunction-Struktur und Verfahren zu ihrer Herstellung
KR1020050080395A KR100671411B1 (ko) 2004-08-31 2005-08-30 초접합 구조를 갖는 반도체 장치 및 그 제조 방법
CNB2005100994253A CN100487915C (zh) 2004-08-31 2005-08-31 具有超结结构的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004252463A JP4943639B2 (ja) 2004-08-31 2004-08-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2006073615A JP2006073615A (ja) 2006-03-16
JP4943639B2 true JP4943639B2 (ja) 2012-05-30

Family

ID=35745899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004252463A Expired - Fee Related JP4943639B2 (ja) 2004-08-31 2004-08-31 半導体装置

Country Status (5)

Country Link
US (1) US7317213B2 (ja)
JP (1) JP4943639B2 (ja)
KR (1) KR100671411B1 (ja)
CN (1) CN100487915C (ja)
DE (1) DE102005040842B4 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997715B2 (ja) * 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
JP4879545B2 (ja) * 2005-09-29 2012-02-22 株式会社デンソー 半導体基板の製造方法
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
JP5096739B2 (ja) * 2006-12-28 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
WO2009039441A1 (en) 2007-09-21 2009-03-26 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5543758B2 (ja) 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
CN101771081B (zh) * 2009-12-18 2011-04-20 东南大学 N型超结横向双扩散半导体金属氧化物晶体管
KR101121574B1 (ko) 2010-01-12 2012-03-06 (주) 트리노테크놀로지 전하 균형 전력 디바이스 및 그 제조 방법
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
JP5849894B2 (ja) * 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
JP5566987B2 (ja) * 2011-10-28 2014-08-06 株式会社デンソー 半導体基板の製造方法
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102969356B (zh) * 2012-11-08 2015-05-27 电子科技大学 一种超结功率器件终端结构
CN104103522B (zh) * 2014-07-14 2016-08-24 电子科技大学 一种高耐压超结终端结构的制备方法
KR102244139B1 (ko) * 2017-07-31 2021-04-22 주식회사 엘지화학 배터리 셀용 카트리지 및 이를 포함하는 배터리 모듈
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置
JP7439417B2 (ja) 2019-09-03 2024-02-28 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
US11769665B2 (en) * 2022-01-11 2023-09-26 Applied Materials, Inc. Power device structures and methods of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751463B2 (ja) * 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US7317213B2 (en) 2008-01-08
KR100671411B1 (ko) 2007-01-19
DE102005040842A1 (de) 2006-03-02
KR20060050843A (ko) 2006-05-19
CN1744329A (zh) 2006-03-08
CN100487915C (zh) 2009-05-13
US20060043478A1 (en) 2006-03-02
JP2006073615A (ja) 2006-03-16
DE102005040842B4 (de) 2015-04-02

Similar Documents

Publication Publication Date Title
JP4943639B2 (ja) 半導体装置
JP6534813B2 (ja) 半導体装置および半導体装置の製造方法
JP5196766B2 (ja) 半導体装置
US10964809B2 (en) Semiconductor device and manufacturing process therefor
JP4194890B2 (ja) 半導体装置とその製造方法
JP2003101039A (ja) 高耐圧半導体装置
JP2008182054A (ja) 半導体装置
CN105374877B (zh) 半导体器件及半导体器件的制造方法
JP5217158B2 (ja) 半導体装置
JP2007036213A (ja) 半導体素子
US10886397B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP4867131B2 (ja) 半導体装置およびその製造方法
JP2007019146A (ja) 半導体素子
JP2009021519A (ja) 半導体装置
JP7443702B2 (ja) 半導体装置
JP7288827B2 (ja) 半導体装置の製造方法
JP2008300420A (ja) 半導体装置及び半導体装置の製造方法
JP2013243272A (ja) 炭化珪素半導体装置およびその製造方法
JP2006526287A (ja) 半導体装置のための終端構造及びこの構造の製造方法
JP2006324432A (ja) 半導体装置およびその製造方法
JP2015070185A (ja) 半導体装置及びその製造方法
KR102400895B1 (ko) 반도체 장치 및 그 제조 방법
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
JP5756041B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061023

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120301

R150 Certificate of patent or registration of utility model

Ref document number: 4943639

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150309

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees