KR20060050843A - 초접합 구조를 갖는 반도체 장치 및 그 제조 방법 - Google Patents

초접합 구조를 갖는 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20060050843A
KR20060050843A KR1020050080395A KR20050080395A KR20060050843A KR 20060050843 A KR20060050843 A KR 20060050843A KR 1020050080395 A KR1020050080395 A KR 1020050080395A KR 20050080395 A KR20050080395 A KR 20050080395A KR 20060050843 A KR20060050843 A KR 20060050843A
Authority
KR
South Korea
Prior art keywords
peripheral
regions
region
impurity
amount
Prior art date
Application number
KR1020050080395A
Other languages
English (en)
Other versions
KR100671411B1 (ko
Inventor
히토시 야마구치
도모아츠 마키노
요시유키 핫토리
교코 오카다
Original Assignee
가부시키가이샤 덴소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 덴소 filed Critical 가부시키가이샤 덴소
Publication of KR20060050843A publication Critical patent/KR20060050843A/ko
Application granted granted Critical
Publication of KR100671411B1 publication Critical patent/KR100671411B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H01L29/1045—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface the doping structure being parallel to the channel length, e.g. DMOS like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

반도체 장치는 중심 영역(12), 주변 영역(14,26a,26b) 및 제1 불순물 양을 갖는 제1 영역(25,25a,25b)과 제2 불순물 양을 갖는 제2 영역(27,27a,27b)의 쌍을 포함하는 반도체 층(26)을 포함한다. 제1 및 제2 영역(25,25a,25b,27,27a,27b)은 하나의 면에 교대로 정렬된다. 주변 영역(14,26a,26b)은 최외주(最外周) 및 최내주(最內周) 주변 쌍(25a,25b,27a,27b)을 포함한다. 최외주 주변쌍(25b,27b)은 주변 영역(14,26a,26b)에서의 최대 차이(126a)보다 작은 제2 불순물 양과 제1 불순물 양 사이의 차이(126b)를 갖는다. 최내주 주변쌍(25a,27a)은 중심 영역(12)에서의 차이(112)보다 큰 제2 불순물 양과 제1 불순물 양 사이의 차이(126a)를 갖는다.
반도체, 불순물, 마스크, 전극, 칼럼

Description

초접합 구조를 갖는 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE HAVING SUPER JUNCTION STRUCTURE AND METHOD FOR MANUFACTURING THE SAME}
도1은 본 발명의 제1 실시예에 따른 반도체 장치를 도시한 부분 단면도.
도2는 제1 실시예에 따른 장치를 도시한 부분 평면도.
도3은 제1 실시예에 따라, 영역과 과잉 P형 불순물 사이의 관계를 도시한 그래프.
도4는 제1 실시예에 따라, 불순물 농도 변화와 내전압(withstand voltage) 사이의 관계를 도시한 그래프.
도5는 제1 실시예에 따라, 장치의 주변 영역에서의 전위 분포를 도시한 단면도.
도6은 비교 장치의 주변 영역에서의 전위 분포를 도시한 단면도.
도7은 제1 실시예에 따라, 드리프트(drift) 층을 제조하는 방법을 설명하는 단면도.
도8은 제1 실시예에 따라, 드리프트 층을 제조하는 방법을 설명하는 단면도.
도9는 제1 실시예에 따라, 드리프트 층을 제조하는 방법을 설명하는 단면도.
도10은 제1 실시예에 따라, 드리프트 층을 제조하는 방법을 설명하는 단면 도.
도11은 제1 실시예에 따라, 드리프트 층을 제조하는 방법을 설명하는 단면도.
도12는 본 발명의 제2 실시예에 따른 반도체 장치를 도시하는 부분 평면도.
*도면의 주요 부분에 대한 부호의 설명
12: 중심 영역 14: 주변 영역
22: 드레인 전극 24: 드레인 층
26: 드리프트 층 26a: 내주측 주변 영역
26b: 외주측 주변 영역 25,25a,25b: N칼럼
27,27a,27b: P칼럼 28: 바디 층
32: 소스 영역 34: 콘택 영역
36: 트렌치 게이트 전극 38: 게이트 절연막
42: 소스 전극 44: 절연층
본 발명은 초접합(super junction, 이하, "SJ"로 언급됨) 구조를 갖는 반도체 장치 및 그 제조 방법에 관한 것이다.
최근, 반도체 장치는 내전압을 증가시키고 온(on) 상태 저항을 감소시키도록 요구된다. 따라서, SJ 구조형 반도체 장치는 높은 내전압 및 낮은 온 상태 저항을 갖는 것으로 잘 알려져 있다. SJ 구조는 장치의 드리프트 층에서 형성된다. 드리프트 층은 N전도형 칼럼(column)(N칼럼) 및 P전도형 칼럼(P칼럼)을 포함한다. N칼럼 및 P칼럼은 다수의 N칼럼과 P칼럼 쌍이 SJ 구조를 제공하도록 SJ 구조의 쌍으로서의 단위를 포함한다. N칼럼은 N전도형 불순물을 포함하고, P칼럼은 P전도형 불순물을 포함한다. 또한, 장치는 중심 영역과 주변 영역으로 구성된다. 중심 영역에서, 반도체 스위칭 장치가 형성된다. 주변 영역에서는, 반도체 스위칭 장치가 형성되지 않는다. 여기서, 드리프트 층은 중심 영역으로부터 주변 영역에 걸쳐 배치된다.
장치가 턴오프(turn off)되면, 공핍층이 N칼럼과 P칼럼 사이에서 각각의 P-N 접합 경계로부터 연장되기 때문에, SJ 구조 내의 N칼럼 및 P칼럼은 각각 공핍화된다. 따라서, 장치는 높은 내전압을 확보한다. N칼럼 및 P칼럼을 완전히 실질적으로 공핍화하기 위해, N칼럼 및 P칼럼의 분순물 양을 동일하게 하도록 요구된다. 구체적으로, N칼럼의 불순물 양은 두 개의 칼럼이 완전히 공핍화되도록 P칼럼의 불순물 양과 동일하도록 제어된다. 그러나, 주변 영역에서, N칼럼 및 P칼럼의 양이 동일해지면, 장치의 충분한 내전압이 취득되지 않는다. 이것은 P칼럼의 전위를 고정하기 위한 콘택 영역이 주변 영역에서 형성되지 않아서, 주변 영역에서의 공핍층 형성 상황이 중심 영역에서의 형성 상황과 다르기 때문이다. 여기서, 일반적으로, P칼럼의 전위는 영전위, 즉, 그라운드 전위로 고정된다. 주변 영역에서, N칼럼의 불순물 양이 P칼럼의 불순물 양과 동일해지면, 주변 영역에서의 N칼럼 및 P칼럼은 중심 영 역과 비교하여 충분히 공핍화되지 않는다. 구체적으로, 주변 영역 내의 공핍층은 중심 영역 내의 공핍층보다 작다. 따라서, 장치의 총 내전압은 주변 영역의 내전압으로 한정된다. 따라서, 장치의 내전압은 감소된다.
전술한 문제점을 개선하기 위해, 불순물의 양이 다른 주변 영역 및 중심 영역을 갖는 반도체 장치가 미국특허출원 제 6844592호에 설명된다. 구체적으로, 주변 영역 내의 P칼럼은 과잉 불순물을 갖는다. 이 경우, 주변 영역의 내전압은 중심 영역의 내전압과 동일해지도록 증가된다. 따라서, 장치의 총 내전압은 증가된다.
발명가는 SJ형 반도체 장치에 관해 더 연구하였다. 그 결과, 발명자는 다음과 같은 새로운 사실을 발견하였다. N칼럼과 P칼럼이 SJ 구조에서 형성되면, 각각의 칼럼의 불순물 양은 변화될 것이다. 구체적으로, 불순물 양의 변화는 불순물 농도 및 각각의 칼럼의 폭의 변화에 기인한다. 불순물 양의 변화는 장치의 내전압이 극도로 감소되도록 영향을 미친다. 이 변화의 영향은 특히 주변 영역에서 발생한다. 따라서, 장치의 제조 과정에서 불순물 양의 변화가 내전압을 악화시키면, 제조 과정에서 제품 생산 비율은 감소하여, 총 제조 비용이 증가하게 된다.
전술한 문제점의 관점에서, 본 발명의 목적은 SJ 구조를 갖는 반도체 장치를 제공하는 것이다. 본 발명의 또다른 목적은 SJ 구조를 갖는 반도체 장치 제조 방법을 제공하는 것이다.
반도체 장치는 반도체 스위칭 장치가 형성되는 중심 영역, 이 중심 영역을 둘러싸는 주변 영역 및 제1 전도형을 갖는 제1 칼럼과 제2 전도형을 갖는 제2 칼럼의 쌍을 다수 포함하는 반도체 층을 포함한다. 이 반도체 층은 중심 영역으로부터 주변 영역에 걸쳐 배치된다. 제1 및 제2 칼럼은 장치의 두께 방향으로 연장된다. 제1 및 제2 칼럼은 장치의 두께 방향에 대해 직교하는 면에 교대로 정렬된다. 제1 칼럼은 제1 불순물 양을 포함하고, 제2 칼럼은 제2 불순물 양을 포함한다. 주변 영역은 제1 칼럼과 제2 칼럼의 최외주 주변 쌍 및 제1 칼럼과 제2 칼럼의 최내주 주변 쌍을 포함한다. 최내주 주변 쌍은 중심 영역 옆에 형성되고, 최외주 주변 쌍은 주변 영역의 가장 바깥쪽에 형성된다. 최외주 주변 쌍은 제2 칼럼의 제2 불순물 양과 제1 칼럼의 제1 불순물의 양 사이에 차이를 갖고, 이 차이는 주변 영역 내의 다른 제1 칼럼과 제2 칼럼 쌍의 제2 불순물 양과 제1 불순물 양 사이의 최대 차이보다 작다. 최내주 주변 쌍은 제2 칼럼의 제2 불순물 양과 제1 칼럼의 제1 불순물 양 사이에 차이를 갖고, 이 차이는 중심 영역 내의 제1 칼럼과 제2 칼럼 쌍의 제2 불순물 양과 제1 불순물 양 사이의 차이보다 크다.
주변 영역에서, 최내주 주변 쌍의 불순물 양 차이는 중심 영역에서의 쌍의 불순물 양 차이보다 크다. 예를 들어, 최내주 주변 영역의 제2 전도형 불순물 양이 늘어난다. 따라서, 장치가 턴오프(turn off)되면, 장치의 내전압이 증가되도록 공핍층은 중심 영역으로부터 주변 영역으로 연장된다. 구체적으로, 내전압의 감소는 주변 영역의 내전압을 상한으로서 한정된다. 따라서, 장치는 높은 내전압을 갖는다.
또한, 주변 영역에서 최외주 주변 쌍의 불순물 양의 차이는 주변 영역에서 다른 쌍의 불순물 양의 최대 차이보다 작다. 이 최외주 주변 쌍은 전기장이 쉽게 집중되는 부분에 배치된다. 따라서, 주변 영역에서의 제1 영역 및 제2 영역의 불순물 양이 제조과정에서 변화될 때에도, 전기장은 완화된다. 따라서, 장치의 내전압은 증가된다.
따라서, 제조 과정에서 불순물의 양이 변화될 때에도, SJ 구조를 갖는 장치의 내전압은 증가된다. 또한, SJ 구조를 제조하는 방법은 쉽게 수행된다. 따라서, 제품 생산 비율이 증가된다.
또한, 반도체 장치 제조 방법이 제공된다. 장치는 제1 칼럼 및 제2 칼럼을 갖는 반도체 층을 포함한다. 제1 칼럼은 제1 전도형을 갖고, 제2 칼럼은 제2 전도형을 갖는다. 제1 및 제2 칼럼은 장치의 두께 방향으로 연장된다. 제1 및 제2 칼럼은 장치의 두께 방향에 대해 직교하는 면에 교대로 반복된다. 방법은 제1 전도형을 갖는 반도체 웨이퍼에 중심 영역 마스크(mask), 내주측 주변 영역 마스크, 및 외주측 주변 영역 마스크를 형성하는 단계, 이방성 에칭(anistropic etching) 방법에 의해 마스크의 개구(opening)를 통해 반도체 웨이퍼에 다수의 트렌치(trench)를 형성하는 단계 및 각각의 트렌치 내에 제2 전도형을 갖는 반도체 영역을 형성하는 단계를 포함한다. 여기서, 중심 영역 마스크는 각각의 개구 사이 거리가 일정한 다수의 개구를 갖고, 내주측 주변 영역 마스크는 각각의 개구 사이 거리가 중심 영역 마스크의 개구 사이 거리보다 짧은 다수의 개구를 갖고, 외주측 주변 영역 마스크는 각각의 개구 사이 거리가 내주측 주변 영역 마스크의 개구 사이 거리보다 긴 다수의 개구를 갖는다.
방법은 SJ 구조를 갖는 반도체 장치를 제공한다. 제조 과정에서 불순물의 양이 변화될 때에도, SJ 구조를 갖는 장치의 내전압은 증가된다. 또한, SJ 구조를 제조하는 방법은 쉽게 수행된다. 따라서, 제품 생산 비율이 증가된다.
(제1 실시예)
본 발명의 제1 실시예에 따른 초접합(SJ) 구조를 갖는 반도체 장치가 도1 및 도2에 도시된다. 도1은 장치의 중심 영역(12) 및 주변 영역(14)을 도시하는 부분 단면도이다. 도2는 도1에서의 II-II선에 대응하는 장치를 도시하는 부분 평면도이다. 여기서, 도1은 도2에서의 I-I선에 대응하는 장치를 도시한다. 구체적으로, 도2는 장치의 주요 부분, 특히, 장치의 모서리 부분을 도시한다.
장치는 주로 실리콘으로 만들어진다. 그러나, 장치는 다른 반도체 재료로 만들어질 수도 있다.
도1에 도시된 바와 같이, 중심 영역(12)은 반도체 스위칭 장치를 포함하고, 주변 영역(14)은 중심 영역(12) 주변에 배치된다. 이 장치에서, 스위칭 장치는 MOSFET이다. 구체적으로, 장치는 N+전도형(N+) 드레인 층(24), 반도체 층의 일례인 드리프트 층(26) 및 P전도형(P) 바디(body) 층(28)이 이 순서로 쌓인 것을 포함한다. 따라서, 장치는 스택(stack) 구조를 갖는다. 이 구조는 중심 영역(12)으로부터 주변 영역(12)에 걸쳐 형성된다. 드레인 층(24)은 드레인 전극(22)과 연결된다. 드 리프트 층(26)은 수직 방향, 즉, 두께 방향으로 연장되는 N칼럼 및 P칼럼을 포함한다. N칼럼 및 P칼럼은 수직 방향에 직교하는 면에서 반복하여 형성된다. 이 직교하는 면은 도2에 대응한다. 주변 영역(14)에 배치된 바디 층(28)의 일부는 resurf(reduced-surface-field) 층이다.
각 N칼럼의 폭은 다르다. 구체적으로, N칼럼은 3가지 유형으로 구별된다. 하나의 유형은 중심 영역(12) 내의 N칼럼(25)이다. 다른 유형은 주변 영역(14)의 제1 부분에 배치되는 N칼럼(25a)이다. 주변 영역(14)의 제1 부분은 주변 영역(14)의 최내주 부분과 N칼럼(25a)과 P칼럼(27a)의 제 7쌍 사이의 범위에 배치된다. 또다른 유형은 주변 영역(14)의 제2 부분에 배치되는 N칼럼(25b)이다. 주변 영역(14)의 제2 부분은 제1 부분을 제외한 주변 영역(14)의 잔여 부분이 되도록 N칼럼(25b) 및 P칼럼(27b)의 제8 쌍과 제10 쌍 사이의 범위에 배치된다. 마찬가지로, P칼럼도 3가지 유형으로 구별된다. 하나의 유형은 중심 영역(12) 내의 P칼럼(27)이다. 다른 유형은 주변 영역(14)의 제1 부분에 배치되는 P칼럼(27a)이다. 또다른 유형은 주변 영역(14)의 제2 부분에 형성된 P칼럼(27b)이다. 여기서, 주변 영역(14)의 제1 부분은 N칼럼(25a) 및 P칼럼(27a)을 포함하는 내주측 주변 영역(26a)이다. 주변 영역(14)의 제2 부분은 N칼럼(25b) 및 P칼럼(27b)을 포함하는 외주측 주변 영역(26b)이다.
도2는 드리프트 층(26)의 두께 방향에 직교하는 면을 도시한다. 중심 영역(12)의 N칼럼(25) 및 P칼럼(27)은 장치의 표면과 평행한 방향으로 반복되어 배치되도록 실질적으로 얇은 판으로 제공된다. 내주측 주변 영역(26a)의 N칼럼(25a)과 P 칼럼(27a) 및 외주측 주변 영역(26b)의 N칼럼(25b)과 P칼럼(27b)은 중심 영역(12)을 둘러싼다. 따라서, 내주측 주변 영역(26a)과 외주측 주변 영역(26b)은 이 순서로 중심 영역(12)을 둘러싼다.
중심 영역(12)의 N칼럼(25) 및 P칼럼(27)은 장치의 두께 방향에 직교하는 반복 방향을 따라 교대로 형성된다. 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)의 N칼럼(25a,25b) 및 P칼럼(27a,27b)은 반복 방향을 따라 각각 교대로 형성된다. 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)의 반복 방향은 위치에 따라 변화된다. 따라서, 일부 위치에서, 중심 영역(12)의 반복 방향은 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)의 반복 방향과 평행하다. 다른 위치에서, 중심 영역(12)의 반복 방향은 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)의 반복 방향과 평행하지 않다. 그러나, 중심 영역(12)의 N칼럼(25) 및 P칼럼(27)은 장치의 수직 방향(두께 방향)에 직교하는 면에서 반복된다. 또한, 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)의 N칼럼(25a,25b) 및 P칼럼(27a,27b)은 장치의 수직 방향에 직교하는 면에 반복된다.
중심 영역(12)은 다음과 같이 자세히 설명된다. N전도형을 갖는 소스 영역(32) 및 P전도형을 갖는 콘택 영역(34)은 중심 영역(12)에서 바디 영역(28)의 표면에 선택적으로 형성된다. 또한, 트렌치 게이트 전극(36)은 중심 영역(12)에서 형성된다. 트렌치 게이트 전극(36)은 소스 영역(32)과 N칼럼(25)을 분리하는 바디 영역(28)을 관통한다. 트렌치 게이트 전극(36)은 게이트 절연막(38)으로 덮여 있다. 소스 전극(42)은 중심 영역(12)에서 형성된다. 소스 전극(42)은 소스 영역(32)과 콘 택 영역(34) 사이를 전기적으로 연결한다. 소스 전극(42) 및 트렌치 게이트 전극(36)은 전기적으로 절연막(39)과 분리되어 있다. 소스 전극(42)은 절연층(44)의 일부로 연장된다. 절연층(44)은 주변 영역(14)의 표면을 덮는다. 소스 전극(42)은 중심 영역으로부터 주변 영역으로 연장된다. 소스 전극(42)은 내주측 주변 영역(26a) 내에서 연장되고, 절연층(44) 상에 배치된다. 구체적으로, 내주측 주변 영역(26a)은 소스 전극(42)이 배치된 부분을 초과하도록 형성된다.
중심 영역(12)의 최외주 주변 상에 배치된 콘택 영역(34)의 일부는 외주측 콘택 영역(34a)이다. 중심 영역(12)은 외주측 콘택 영역(34a)의 내주측에 배치되고, 주변 영역(14)은 외주측 콘택 영역(34a)의 외주측에 배치된다.
도3은 중심 영역(12), 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)에서의 과잉 P형 불순물 양을 도시한다. 과잉 P형 불순물 양은 P칼럼(27,27a,27b)의 불순물 양에서 N칼럼(25,25a,25b)의 불순물 양을 빼서 취득된다. 여기서, 각각의 P칼럼(27,27a,27b)의 폭은 0.66μm로 동일하다. P칼럼(27)의 폭(L12), P칼럼(27a)의 폭(L22) 및 P칼럼(27b)의 폭(L32)은 동일하다. 반면, 각각의 N칼럼(25,25a,25b)의 폭은 다르다. 따라서, N칼럼(25)의 폭(L11), N칼럼(25a)의 폭(L21) 및 N칼럼(25b)의 폭(L31)은 다르다. 구체적으로, 중심 영역(12)의 N칼럼(25)의 폭(L11)은 2.0μm이다. 내주측 주변 영역(26a)의 N칼럼(25a)의 폭(L21)은 1.9μm이다. 외주측 주변 영역(26b)의 N칼럼(25b)의 폭(L31)은 2.0μm이다. 각각의 P칼럼(27,27a,27b)의 불순물 농도는 일정하다. 각각의 N칼럼(25,25a,25b)의 불순물 농도도 일정하다. 따라서, 각각의 칼럼(25,25a,25b,27,27a,27b)의 불순물 양은 칼럼 (25,25a,25b,27,27a,27b)의 폭에 의해 조정된다. 구체적으로, 불순물의 양은 각각의 N칼럼(25,25a,25b)의 폭(L11,L21,L31)에 의해 조정된다. 내주측 주변 영역(26a)에서 N칼럼(25a)의 폭(L21)은 외주측 주변 영역(26b) 및 중심 영역(12)의 폭보다 5% 좁다. 따라서, 내주측 주변 영역(26a)에서 P전도형 불순물의 양은 외주측 주변 영역(26b) 및 중심 영역(12)과 같은 다른 영역과 비교하여 5% 정도 많다. 따라서, 도3에 도시된 바와 같이, 내주측 주변 영역(26a)의 과잉 P형 불순물 양은 외주측 주변 영역(26b) 및 중심 영역(12)의 과잉 P형 불순물 양보다 5% 정도 많다.
따라서, 중심 영역(12)의 N칼럼(25) 불순물 양은 중심 영역(12)의 전하가 평형을 이루도록 중심 영역(12)의 P칼럼(27) 불순물 양과 실질적으로 동일하다. 따라서, 중심 영역(12)의 N칼럼(25)과 P칼럼(27) 사이의 불순물 양의 차이(112)는 영(zero)으로 조정된다. 마찬가지로, 외주측 주변 영역(26b)에서 N칼럼(25b)과 P칼럼(27b) 사이의 불순물 양의 차이(126b)도 영으로 조정된다. 그러나, 내주측 주변 영역(26a)에서 N칼럼(25a)의 폭(L21)은 P칼럼(27a)의 P전도형 불순물 양이 N칼럼(25a)의 N전도형 불순물 양보다 상대적으로 많도록 P칼럼(27a)의 폭(L22)보다 좁다. 따라서, 내주측 주변 영역(26a)에서 N칼럼(25a)과 P칼럼(27a) 사이의 불순물 양의 차이(126a)는 영이 되지 않도록 조정된다. 따라서, 외주측 주변 영역(26b)에서의 불순물 양의 차이(126b)는 내주측 주변 영역(26a)에서의 불순물 양의 차이(126a)보다 작다. 여기서, 외주측 주변 영역(26b)은 N칼럼(25b) 및 P칼럼(27b)의 3쌍으로 구성되고, 최외주 주변쌍을 포함한다. 내주측 주변 영역(26a)은 N칼럼(25a) 및 P칼럼(27a)의 7쌍으로 구성되고, 최내주 주변쌍을 포함한다. 따라서, 외주측 주 변 영역(26b)에서의 N칼럼(25b) 및 P칼럼(27b)의 최외주 주변쌍의 불순물 양의 차이(126b)는 내주측 주변 영역(26a)에서의 N칼럼(25a) 및 P칼럼(27a)의 하나의 쌍의 불순물 양의 차이(126a)보다 작다. 내주측 주변 영역(26a)에서의 N칼럼(25a) 및 P칼럼(27a)의 최내주 주변쌍의 불순물 양의 차이(126a)는 중심 주변 영역(12)에서의 N칼럼(25) 및 P칼럼(27)의 하나의 쌍의 불순물 양의 차이(112)보다 크다.
각 칼럼(25,25a,25b,27,27a,27b)의 불순물 양은 N칼럼(25,25a,25b)의 폭(L11,L21,L31)의 변화에 의해 조정되지만, 불순물 양은 칼럼 폭의 변화 없이 불순물 농도의 변화에 의해서 조정될 수도 있다.
도4는 중심 영역(12) 및 주변 영역(14)의 내전압과 칼럼(25,25a,25b,27,27a,27b)에서의 불순물 농도의 변화 사이의 관계를 도시한다. 여기서, 그래프(61)는 내주측 주변 영역(26a)에서의 N칼럼(25a)의 폭이 1.9μm이고, 외주측 주변 영역(26b)에서의 N칼럼(25b)의 폭이 2.0μm인 경우, 주변 영역(14)의 P칼럼(27a,27b)에서의 불순물 농도의 변화와 주변 영역(14)의 내전압 사이의 관계를 도시한다. 그래프(62)는 내주측 주변 영역(26a)에서의 N칼럼(25a)의 폭이 1.9μm이고, 외주측 주변 영역(26b)에서의 N칼럼(25b)의 폭이 1.9μm인 경우, 주변 영역(14)의 P칼럼(27a,27b)에서의 불순물 농도의 변화와 주변 영역(14)의 내전압 사이의 관계를 도시한다. 그래프(63)는 내주측 주변 영역(26a)에서의 N칼럼(25a)의 폭이 2.0μm이고, 외주측 주변 영역(26b)에서의 N칼럼(25b)의 폭이 2.0μm인 경우, 주변 영역(14)의 P칼럼(27a,27b)에서의 불순물 농도의 변화와 주변 영역(14)의 내전압 사이의 관계를 도시한다. 그래프(64)는 중심 영역(12)의 P칼럼(27)에서의 불 순물 농도의 변화와 중심 영역(12)의 내전압 사이의 관계를 도시한다. 그래프(65)는 중심 영역(12)의 N칼럼(25)에서의 불순물 농도의 변화와 중심 영역(12)의 내전압 사이의 관계를 도시한다.
여기서, 불순물 농도의 변화는 다음의 공식에 의해 취득된다.
Figure 112005048532630-PAT00001
여기서, DC는 불순물 농도의 변화를 나타내고, CC는 변화된 농도를 나타내며, CB는 전하 평형 농도를 나타낸다. 전하 평형 농도 CB는 N칼럼의 폭이 2.0μm이고 P칼럼의 폭이 0.66μm인 경우 N칼럼(25,25a,25b)과 P칼럼(27,27a,27b) 사이의 불순물 양의 차이가 영일 때, 각각의 칼럼(25,25a,25b,27,27a,27b)의 불순물의 농도에 의해 규정된다.
도4에 도시된 그래프(64,65)에 따르면, 중심 영역(12)에서, N칼럼(25) 및 P칼럼(27)이 전하 평형일 때, 즉, N칼럼(25)의 전하가 P칼럼(27)의 전하와 평형을 이룰 때, 최대 내전압이 취득된다. 여기서, 최대 내전압은 대략 250V이다. 따라서, 이 경우, 즉, 전하 평형 조건하에서(불순물 농도의 변화가 0%), N칼럼(25) 및 P칼럼(27)은 완전히 공핍화된다. 또한, 그래프(64,65)는 최대 내전압을 대칭 중심으로 해서 선대칭이다. 불순물 농도가 양(positively) 또는 음(negatively)으로 변화되면, 내전압은 약간 감소된다. 구체적으로, 불순물 양이
Figure 112005048532630-PAT00002
5% 변화되면, 내전압은 200V와 동일하거나, 또는, 200V보다 커질 수 있다. 따라서, 중심 영역(12)에서, 불순물 농도가 변화되는 경우에도, 내전압의 변화는 비교적 작다.
반면, 그래프(63)에 따르면, 주변 영역(14)에서, N칼럼 및 P칼럼이 전하 평형일 때, 최대 내전압은 감소된다. 이 경우, 최대 내전압은 대략 170V이다. 또한, 주변 영역(14)에서 P칼럼(27a,27b)의 불순물 양이 N칼럼(25a,25b)의 불순물 양보다 5% 많을 때, 최대 내전압이 취득된다. 이 경우, 최대 내전압은 대략 270V이다. 여기서, 주변 영역(14)에서의 P칼럼(27a,27b)의 불순물 양이 N칼럼(25a,25b)의 불순물 양보다 5% 적으면, 270V의 최대 내전압이 취득된다. 이것은 P칼럼의 +5% 많은 불순물 양 조건이 N칼럼의 -5% 적은 불순물 양 조건과 동일하기 때문이다. 따라서, 중심 영역(12)에서의 N칼럼(25)의 폭과 주변 영역(14)에서의 N칼럼(25a,25b)의 폭이 동일해지고 P칼럼과 N칼럼 사이의 전하가 평형을 이룰 때, 주변 영역(14)의 내전압은 감소된다. 따라서, 장치의 총 내전압은 감소된다.
그래프(62)에 따르면, 주변 영역(14)에서 N칼럼(25a,25b)의 폭이 1.9μm이고, P칼럼(27a,27b)과 N칼럼(25a,25b) 사이의 전하가 평형이면, 주변 영역(14)에서 P칼럼(27a,27b)의 불순물 양은 N칼럼(25a,25b)의 불순물 양보다 5% 많다. 이것은 N칼럼(25a,25b)의 폭이 1.9μm이기 때문이다. 따라서, P칼럼(27a,27b)의 전하가 N칼럼(25a,25b)의 전화와 평형을 이루더라도, P칼럼(27a,27b)의 불순물 양은 N칼럼(25a,25b)의 불순물 양보다 많아진다. 이 경우, 270V의 주변 영역(14) 최대 내전압이 취득된다. 따라서, 중심 영역(12)의 최대 내전압이 취득되는 조건이 주변 영역(14)의 최대 내전압이 취득되는 조건과 동시에 발생한다. 구체적으로, 중심 영역(12)에서 N칼럼(25)의 폭은 2.0μm로 설정되고, 주변 영역(14)에서 N칼럼(25a,25b)의 폭은 1.9μm로 설정되며, P칼럼(27,27a,27b)과 N칼럼(25,25a,25b)은 전하 평형 상태이다. 이 경우, 중심 영역(12)의 최대 내전압이 취득되고, 또한, 주변 영역(14)의 최대 내전압도 취득된다. 여기서, 중심 영역(12) 및 주변 영역(14)에서의 각각의 P칼럼(27,27a,27b)의 폭은 0.66μm이다. 따라서, 장치의 총 내전압은 최대 총 내전압으로 최적화된다. 따라서, 장치는 높은 내전압을 갖는다.
그러나, 도4의 그래프(62)에 도시된 바와 같이, 주변 영역(14)에서 P칼럼(27a,27b)의 불순물 농도가 +5% 변화되면, 주변 영역(14)의 내전압은 급격히 감소된다. 불순물 농도가 +5% 변화되면, 내전압은 100V가 된다. 장치가 제조될 때, 불순물 농도는 목표 불순물 농도로부터 벗어날 것이다. 이 경우, 장치의 목표 내전압이 취득되지 못하도록 내전압이 감소될 것이다. 따라서, 장치의 생산율은 감소된다.
반면, 그래프(61)에 도시된 바와 같이, 주변 영역(14)에서 P칼럼(27a,27b)의 불순물 농도가 +5% 또는 -5% 변화되면, 주변 영역(14)의 내전압은 점진적으로 감소된다. 따라서, 주변 영역(14)에서 P칼럼(27a,27b)의 불순물 농도가 음 또는 양으로 변화되면, 주변 영역(14)의 내전압 감소는 한정된다. 구체적으로, 불순물 농도가 +5% 또는 -5% 변화되면, 주변 영역(14)의 내전압은 220V가 된다. 또한, 그래프(61)는 최대 내전압을 대칭 중심으로 선대칭이다. 따라서, 그래프(61)는 그래프(64,65)와 유사하고, 그 결과, 그래프(61)에서의 불순물 농도의 변화에 따른 내전압의 변화는 그래프(64,65)에서의 변화와 실질적으로 동일하다. 따라서, 장치의 제조 과정 동안 불순물 농도가 변화되어도, 내전압의 감소는 한정된다. 따라서, 장치의 총 내전압은 크게 감소되지 않는다. 따라서, 장치의 생산율도 감소되지 않는다. 구체적 으로, 이 경우, 내주측 주변 영역(26a)에서 N칼럼(25a)의 폭은 1.9μm로 설정되고, 외주측 주변 영역(26b)에서 N칼럼(25b)의 폭은 2.0μm로 설정되며, 중심 영역(12)에서 N칼럼(25)의 폭은 2.0μm로 설정된다. 중심 영역(12) 및 주변 영역(14)에서 각각의 P칼럼(27,27a,27b)의 폭은 0.66μm로 설정된다. P칼럼(27,27a,27b)과 N칼럼(25,25a,25b)은 전하 평형 상태이다. 따라서, 중심 영역(12)의 최대 내전압이 취득되는 조건은 주변 영역(14)의 최대 내전압이 취득되는 조건과 동시에 발생한다. 이 경우, 장치의 제조 변화가 발생하여도, 내전압은 크게 감소되지 않는다. 따라서, 장치의 생산율은 증가된다.
도5는 도4의 그래프(61)에 대응하는 장치의 주변 영역(14)의 전위 분포를 도시한다. 도6은 도4의 그래프(62)에 대응하는 장치의 주변 영역(14)의 전위 분포를 도시한다.
먼저, 도6에 도시된 바와 같이, 전기장은 주변 영역(14)의 최외주 주변쌍(170)에 집중된다. 따라서, 장치의 브레이크 다운(break down)이 최외주 주변쌍(170)에서 발생한다. 도4의 그래프(62)에 도시된 바와 같이, 주변 영역(14)의 각각의 N칼럼(25a,25b)의 폭이 1.9μm로 설정되면, 주변 영역(14)의 최대 내전압이 취득되는 조건은 중심 영역(12)의 최대 내전압이 취득되는 조건과 동시에 발생한다. 그러나, 불순물 농도가 약간 변화되면, 전기장은 최외주 주변쌍(170)에 과도하게 집중된다. 따라서, 공핍화가 중심 영역(12)으로부터 주변 영역(14)으로 진행되기 전에, 브레이크 다운이 최외주 주변쌍(170)에서 발생한다. 따라서, 불순물 농도가 약간 변화될 때에도, 주변 영역(14)의 내전압은 급격히 감소된다.
반면, 도5에서, 외주측 주변 영역(26b)에 배치된 N칼럼(25b)의 폭은 2.0μm로 설정된다. 따라서, 외주측 주변 영역(26b)에서 P칼럼의 불순물 양은 내주측 주변 영역(26a)에서의 P칼럼의 불순물 양과 비교하여 과잉 상태가 아니다. 따라서, 최외주 주변 쌍에서 전기장 집중은 완화된다. 따라서, 공핍화는 브레이크 다운이 최외주 주변쌍에서 발생하기 전에, 중심 영역(12)으로부터 주변 영역(14)으로 진행된다. 따라서, 불순물 농도가 변화되어도, 내전압의 감소는 한정된다.
다음으로, 이 실시예에 따른 장치를 제조하는 방법이 설명된다. 구체적으로, 드리프트 층(26)을 형성하는 방법이 도7 ~ 도11을 참조하여 설명된다. 여기서, 장치의 다른 부분은 종래의 반도체 공정에 의해 형성될 수 있다.
도7에 도시된 바와 같이, 에피택셜(epitaxial) 기판이 준비된다. 에피택셜 기판은 N칼럼(25,25a,25b)을 제공하기 위한 N형 에피택셜 층(25) 및 높은 불순물 농도의 N+전도형을 갖는 드레인 층(24)으로서 반도체 층을 포함한다. N형 에피택셜 층(25)은 반도체 층 상에 형성된다.
다음으로, 도8에 도시된 바와 같이, 마스크 층(70)이 N형 에피택셜 층(25) 상에 형성된다. 마스크 층(70)은 포토리소그래피(photolithography) 방법에 의해 형성된 다수의 개구를 갖는다. 마스크 층(70)은 개구 사이 거리가 다른 세 부분으로 구성된다. 개구 사이 거리는 도8에서 마스크 층(70)의 측면 폭으로 설명된다. 마스크 층(70)은 세 부분을 포함하지만, 완전한 단위로 형성된다. 마스크 층(70)의 한 부분은 제1 영역을 규정하는 중심 영역(12)에 대응하는 중심 마스크 층(71)이 다. 마스크 층(70)의 다른 한 부분은 제2 영역을 규정하는 내주측 주변 영역(26a)에 대응하는 내주측 주변 마스크 층(72)이다. 내주측 주변 마스크 층(72)은 중심 마스크 층(71)을 둘러싼다. 마스크 층(70)의 또다른 부분은 제3 영역을 규정하는 외주측 주변 영역(26b)에 대응하는 외주측 주변 마스크 층(73)이다. 외주측 주변 마스크 층(73)은 중심 마스크 층(71) 및 내주측 주변 마스크 층(72)을 둘러싼다.
내주측 주변 마스크 층(72)은 다수의 개구를 갖고, 이웃하는 두 개의 개구 사이의 거리는 중심 마스크 층(71)에서의 개구 사이의 거리보다 짧다. 외주측 주변 마스크 층(73)은 다수의 개구를 갖고, 이웃하는 두 개의 개구 사이의 거리는 내주측 주변 마스크 층(72)에서의 개구 사이의 거리보다 길다.
다음으로, 도9에 도시된 바와 같이, 마스크 층(70)의 개구를 통해 드러나는 N형 에피택셜 층(25)의 일부는 트렌치가 형성되도록 RIE 방법과 같은 드라이 에칭 방법에 의해 이방성으로 에칭된다. 따라서, N칼럼(25,25a,25b)이 형성된다. 각각의 N칼럼(25,25a,25b)의 폭은 적절히 조정된다. 각각의 N칼럼(25,25a,25b)은 트렌치에 의해 분리된다. 그리고 나서, 마스크 층(70)이 제거된다.
다음으로, 도10에 도시된 바와 같이, P칼럼(27,27a,27b)이 임베딩(embedding) 에피택셜 성장 방법에 의해 트렌치에 임베딩된다. 따라서, N칼럼(25,25a,25b) 및 P칼럼(27,27a,27b)을 갖는 SJ 구조가 형성된다. 여기서, 각각의 트렌치의 폭은 동일하다. 따라서, P칼럼(27,27a,27b)은 각각의 트렌치에 균등하게 형성될 수 있다. 따라서, P칼럼과 N칼럼 사이의 불순물 양의 차이는 적절히 조정되고, 또한, P칼럼 및 N칼럼의 총 불순물 양도 적절히 조정된다. 따라서, 드리프트 층(26)이 형성된다.
다음으로, 장치의 표면을 덮는 P형 반도체 층이 마모되고, 필요한 경우 제거된다. P형 반도체 층이 바디 영역으로 이용되면, P형 반도체 층의 일부는 제거된다. 즉, P형 반도체 층의 제거되는 부분이 적절히 조정된다.
그리고 나서, 전극 및 반도체 영역과 같은 다른 부분들은 종래의 반도체 공정에 의해 형성된다. 따라서, 드리프트 층(26)을 갖는 장치가 완성된다.
(제2 실시예)
본 발명의 제2 실시예에 따른 SJ 구조를 갖는 반도체 장치가 도12에 도시된다.
중심 영역(12)에서 N칼럼(25) 및 P칼럼(27)은 수평 방향으로 교대로 반복된다. 또한, 내주측 주변 영역(26a) 및 외주측 주변 영역(26b)에서 N칼럼(25a,25b) 및 P칼럼(27a,27b)이 동일한 수평 방향으로 교대로 반복된다. 주변 영역(14)은 내주측 주변 영역(26a), 외주측 주변 영역(26b) 및 제3 주변 영역(26c)의 세 부분으로 구성된다. 제3 주변 영역(26c)은 중심 영역(12)에서의 N칼럼(25) 및 P칼럼(27)으로부터 연장되도록 형성되는 N칼럼(25c) 및 P칼럼(27c)을 포함한다. 따라서, 제3 주변 영역(26c)에서의 N칼럼(25c)의 폭은 중심 영역(12)에서의 N칼럼(25)의 폭과 동일하다. 또한, 제3 주변 영역(26c)에서의 P칼럼(27c)의 폭은 중심 영역(12)에서의 P칼럼(27)의 폭과 동일하다. 제3 주변 영역(26c)에서 N칼럼(25c) 및 P칼럼(27c)의 불순물 양은 제3 주변 영역(26c)에서의 N칼럼(25c)과 P칼럼(27c) 사이의 불순물 양의 차이가 중심 영역(12)과 비교하여 변화되지 않도록 적절히 조정될 수 있다. 이 경우, 제3 주변 영역(26c)의 내전압은 감소될 수 있다. 그러나, 제3 주변 영역(26c)이 길이가 충분히 길면, 제3 주변 영역(26c)의 내전압 감소는 전술한 제1 실시예에 따른 기술을 이용하지 않아도 한정된다.
따라서, 내주측 주변 영역(26a)에서의 N칼럼(25a)의 폭은 외주측 주변 영역(26b)에서의 N칼럼(25b)의 폭과 다르다. 구체적으로, 각각의 N칼럼(25a,25b)의 폭은 수평 방향으로만 변화된다.
제1 실시예에 따른 기술은 내전압이 감소되는 영역에서 이용되어, 그 결과, 장치의 총 내전압 감소가 한정된다. 이 경우, 불순물 양이 변화되어도, 충분한 장치의 내전압이 취득된다.
도12에 도시된 장치는 수평 방향으로 정렬된 다수의 개구를 갖는 마스크를 이용하여 제조될 수 있다.
(변형예)
도1에 도시된 장치가 resurf 층으로서 바디 층을 포함하지만, 장치는 resurf 층을 가질 수 없다.
도1의 장치가 10쌍의 N칼럼(25,25a,25b) 및 P칼럼(27,27a,27b)을 포함하지만, N칼럼 및 P칼럼의 쌍 수는 달라질 수 있다.
내주측 주변 영역(26a)의 과잉 불순물 양이 도3에 도시된 직사각형 형태로 영으로부터 소정의 값으로 변화하지만, 내주측 주변 영역(26a)의 과잉 불순물 양은 단계적으로 변화할 수도 있다.
가급적이면, 외주측 주변 영역(26b)에서의 N칼럼(25b) 및 P칼럼(27b)의 총 불순물 양은 중심 영역(12)에서의 N칼럼(25) 및 P칼럼(27)의 총 불순물 양과 동일하거나 적다. 이것은 외주측 주변 영역(26b)에 집중되는 전기장이 외주측 주변 영역(26b)의 불순물 양을 감소시킴으로써 완화되기 때문이다.
N칼럼(25a)과 P칼럼(27a) 사이의 불순물 양의 차이(126a)가 N칼럼(25a)의 폭에 의해 조정되지만, 그 차이(126a)는 P칼럼(27a)의 폭에 의해 조정될 수도 있다. 또한, 차이(126a)는 각각의 칼럼(25a,27a)의 불순물 농도에 의해 조정될 수 있다. 또한, 차이(126a)는 각각의 칼럼의 폭 및 각각의 칼럼의 불순물 농도의 조합에 의해 조정될 수 있다.
반도체 장치가 MOSFET(metal oxide silicon field effect transistor)이지만, 반도체 장치는 IGBT(insulated gate bipolar transistor), SIT(static induction transistor) 및 SBT(schottky barrier diode)와 같은 다른 장치가 될 수도 있다.
N칼럼(25,25a,25b) 및 P칼럼(27,27a,27b)이 직사각형 형태를 갖지만, N 및 P칼럼은 얇은 판 형태, 사각 프리즘 형태 및 6각 기둥 형태와 같은 다른 형태를 가질 수도 있다. 또한, N칼럼(25,25a,25b) 및 P칼럼(27,27a,27b)이 교대로 정렬되지만, 제2 칼럼은 제1 칼럼 대신에, 두께 방향에 직교하는 면에 퍼져 있는 제1 영역으로 분포될 수 있다. 따라서, 장치는 하나의 방향으로 교대로 반복되는 제1 영역 및 제2 영역의 적어도 하나의 쌍을 포함한다.
여기서, 미국특허출원 제 6844592호는 주변 영역에서 N칼럼 및 P칼럼의 불순물 양의 차이가 동일하다는 것을 설명한다. 따라서, 주변 영역에 분포된 N칼럼 및 P칼럼의 불순물 양의 차이를 갖는 도1에 도시된 장치는 미국특허출원 제 6844592호와 다르다. 차이의 분포는 내주측 주변 영역에서의 불순물 차이가 다르다는 것, 즉, 외주측 주변 영역보다 크다는 것이다.
구체적으로, 미국특허출원 제 6844592호에 설명된 장치에서, 제1 영역 및 제2 영역의 불순물 양이 변화되면, 장치의 내전압은 급격히 감소된다. 그러나, 본 발명에서는, 제1 영역 및 제2 영역의 불순물 양이 변화할 때에도, 장치의 내전압은 급격히 감소되지 않는다.
또한, 본 발명에서, 내주측 주변 영역 및 외주측 주변 영역은 이 순서로 중심 영역을 둘러싸도록 배치되어, 공핍층이 중심 영역으로부터 주변 영역으로 동일하게 연장된다. 또한, 내주측 주변 영역은 소스 전극으로부터 튀어나오도록 배치되어, 공핍층이 주변 영역에서 완전히 수행된다.
발명은 우선의 실시예를 참조하여 설명되었지만, 우선의 실시예 및 구성에 한정되지 않는다는 점이 이해될 것이다. 발명은 다양한 수정 및 동일한 배치를 포함하도록 의도된다. 그리고, 다양한 우선의 조합과 구성이 있지만, 더 많은, 더 적은, 또는, 단 하나의 요소를 포함하는 다른 조합과 구성도 발명의 사상 및 범위 내에 있다.
이상에서 살펴본 바와 같이, 본 발명의 따르면, SJ 구조를 갖는 반도체 장치가 제공된다. 또한, SJ 구조를 갖는 반도체 장치 제조 방법이 제공된다.

Claims (10)

  1. 반도체 장치에 있어서,
    반도체 스위칭 장치가 배치된 중심 영역(12);
    상기 중심 영역(12)을 둘러싸는 주변 영역(14,26a,26b); 및
    제1 전도형을 갖는 제1 영역(25,25a,25b) 및 제2 전도형을 갖는 제2 영역(27,27a,27b)의 다수의 쌍을 포함하는 반도체 층(26)
    을 포함하고,
    여기서, 상기 반도체 층(26)은 상기 중심 영역(12)으로부터 상기 주변 영역(14,26a,26b)까지 배치되고,
    상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)은 상기 장치의 두께 방향으로 연장되고,
    상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)은 상기 장치의 두께 방향에 직교하는 면에 교대로 정렬되고,
    상기 제1 영역(25,25a,25b)은 제1 불순물 양을 포함하고, 상기 제2 영역(27,27a,27b)은 제2 불순물 양을 포함하고,
    상기 주변 영역(14,26a,26b)은 상기 제1 및 제2 영역(25b,27b)의 최외주 주변쌍(25b,27b) 및 제1 및 제2 영역(25a,27a)의 최내주 주변쌍(25a,27a)을 포함하고,
    상기 최내주 주변쌍(25a,27a)은 상기 중심 영역(12)의 옆에 배치되고, 상기 최외주 주변쌍(25b,27b)은 상기 주변 영역(14,26a,26b)의 가장 바깥쪽에 배치되고,
    상기 최외주 주변쌍(25b,27b)은 상기 제2 영역(27b)의 상기 제2 불순물 양과 상기 제1 영역(25b)의 상기 제1 불순물 양 사이의 차이(126b)를 갖고, 상기 차이(126b)는 상기 주변 영역(14,26a,26b)에서 상기 제1 및 제2 영역(25a,27a)의 다른 쌍(25a,27a)의 상기 제2 불순물 양과 상기 제1 불순물 양 사이의 최대 차이(126a)보다 작고,
    상기 최내주 주변쌍(25a,27a)은 상기 제2 영역(27a)의 상기 제2 불순물 양과 상기 제1 영역(25a)의 상기 제1 불순물 양 사이의 차이(126a)를 갖고, 상기 차이(126a)는 상기 중심 영역(12)에서 상기 제1 및 제2 영역(25,27)의 쌍(25,27)의 상기 제2 불순물 양과 상기 제1 불순물 양 사이의 차이(112)보다 큰
    반도체 장치.
  2. 제1항에 있어서,
    상기 주변 영역(14,26a,26b)에서 상기 제2 불순물 양과 상기 제1 불순물 양의 쌍(25a,25b,27a,27b) 사이의 상기 차이(126a,126b)는 상기 최외주 주변쌍(25b,27b)으로부터 상기 최내주 주변쌍(25a,27a)으로 가면서 커지고,
    상기 중심 영역(12)에서 상기 제2 불순물 양과 상기 제1 불순물 양의 쌍(25,27)의 차이(112)는 상기 최내주 주변쌍(25a,27a)의 상기 제2 불순물 양과 상기 제1 불순물 양 사이의 차이(126a)보다 작은
    장치.
  3. 제1항 또는 제2항에 있어서,
    상기 각각의 중심 및 주변 영역(12,14,26a,26b)에서 상기 제1 영역(25,25a,25b)은 상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)의 반복 방향으로 일정한 폭을 갖고,
    상기 각각의 중심 및 주변 영역(12,14,26a,26b)에서 상기 제2 영역(27,27a,27b)은 상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)의 상기 반복 방향으로 일정한 폭을 갖고,
    상기 제2 불순물 양과 상기 제1 불순물 양 사이의 차이(112,126a,126b)는 상기 제1 영역(25,25a,25b) 및 상기 제2 영역(27,27a,27b)의 불순물 농도 중 적어도 하나의 농도에 의해 조정되는
    장치.
  4. 제1항 또는 제2항에 있어서,
    상기 주변 영역(14,26a,26b)에서 상기 제1 및 제2 영역(25b,27b)의 상기 최외주 주변쌍(25b,27b)은 상기 제1 영역(25b) 및 상기 제2 영역(27b)의 제1 및 제2 불순물 양의 합을 갖고,
    상기 최외주 주변쌍(25b,27b)의 합은 상기 주변 영역(14,26a,26b)의 다른 쌍(25a,27a)의 합보다 작은
    장치.
  5. 제1항 또는 제2항에 있어서,
    상기 각각의 중심 및 주변 영역(12,14,26a,26b)에서 상기 제1 영역(25,25a,25b)은 일정한 불순물 농도를 갖고,
    상기 각각의 중심 및 주변 영역(12,14,26a,26b)에서 상기 제2 영역(27,27a,27b)은 일정한 불순물 농도를 갖고,
    상기 각각의 중심 및 주변 영역(12,14,26a,26b)에서 상기 제2 영역(27,27a,27b)은 상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)의 반복 방향으로 일정한 폭을 갖고,
    상기 제2 불순물 양과 상기 제1 불순물 양 사이의 차이(112,126a,126b)는 상기 각각의 중심 및 주변 영역(12,14,26a,26b)의 상기 반복 방향으로 상기 제1 영역(25,25a,25b)의 폭에 의해 조정되는
    장치.
  6. 제5항에 있어서,
    상기 주변 영역(14,26a,26b)에서 상기 최외주 주변쌍(25b,27b)의 상기 제1 영역(25b)은 상기 주변 영역(14,26a,26b)의 다른 쌍(25a,27a)의 상기 제1 영역(25a)의 최소 폭보다 큰 폭을 갖고,
    상기 주변 영역(14,26a,26b)에서 상기 최내주 주변쌍(25a,27a)의 상기 제1 영역(25a)은 상기 중심 영역(12)의 쌍(25,27)의 상기 제1 영역(25)의 폭보다 작은 폭을 갖는
    장치.
  7. 제6항에 있어서,
    상기 주변 영역(14,26a,26b)에서 상기 최외주 주변쌍(25b,27b)의 상기 제1 영역(25b)은 상기 주변 영역(14,26a,26b)의 다른 쌍(25a,27a)의 상기 제1 영역(25a)의 폭보다 큰 폭을 갖고,
    상기 주변 영역(14,26a,26b)에서 상기 최내주 주변쌍(25a,27a)의 상기 제1 영역(25a)은 상기 중심 영역(12)의 쌍(25,27)의 상기 제1 영역(25)의 폭보다 작은 폭을 갖는
    장치.
  8. 제1 영역(25,25a,25b) 및 제2 영역(27,27a,27b)을 갖는 반도체 층(26)을 포 함하는 반도체 장치를 제조하는 방법 - 여기서, 상기 제1 영역(25,25a,25b)은 제1 전도형을 갖고, 상기 제2 영역(27,27a,27b)은 제2 전도형을 갖고, 상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)은 상기 장치의 두께 방향으로 연장되고, 상기 제1 및 제2 영역(25,25a,25b,27,27a,27b)은 상기 장치의 두께 방향에 직교하는 면에 교대로 정렬됨 - 에 있어서,
    상기 제1 전도형을 갖는 반도체 웨이퍼(25,25a,25b) 상에 마스크(70)를 형성하는 단계 - 여기서, 상기 마스크(70)는 중심 영역 마스크(71), 내주측 주변 영역 마스크(72) 및 외주측 주변 영역 마스크(73)를 포함하고, 상기 중심 영역 마스크(71)는 각각의 개구 사이 거리가 일정한 다수의 개구를 갖고, 상기 내주측 주변 영역 마스크(72)는 각각의 개구 사이 거리가 상기 중심 영역 마스크(71)의 개구 사이 거리보다 짧은 다수의 개구를 갖고, 상기 외주측 주변 영역 마스크(73)는 각각의 개구 사이 거리가 상기 내주측 주변 영역 마스크(72)의 개구 사이 거리보다 긴 다수의 개구를 가짐 -;
    이방성 에칭 방법에 의해 마스크(70)의 개구를 통해 상기 반도체 웨이퍼(25,25a,25b) 상에 다수의 트렌치를 형성하는 단계; 및
    상기 각각의 트렌치에 상기 제2 전도형을 갖는 반도체 영역(27,27a,27b)을 형성하는 단계
    를 포함하는 방법.
  9. 제8항에 있어서,
    상기 중심 영역 마스크(71)는 상기 반도체 웨이퍼(25,25a,25b)의 중심 부분에 배치되고,
    상기 내주측 주변 영역 마스크(72)는 상기 중심 영역 마스크(71)를 둘러싸고,
    상기 외주측 주변 영역 마스크(73)는 상기 내주측 주변 영역 마스크(72)를 둘러싸는
    방법.
  10. 제8항 및 제9항에 있어서,
    상기 반도체 영역(27,27a,27b)은 상기 제2 영역(27,27a,27b)을 제공하는 각각의 트렌치 내에서 상기 제2 전도형을 갖고,
    상기 반도체 웨이퍼(25,25a,25b)는 다수의 부분이 상기 제1 영역(25,25a,25b)을 각각 제공하도록 상기 트렌치를 형성하는 단계에서 다수의 부분으로 분할되는
    단계.
KR1020050080395A 2004-08-31 2005-08-30 초접합 구조를 갖는 반도체 장치 및 그 제조 방법 KR100671411B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004252463A JP4943639B2 (ja) 2004-08-31 2004-08-31 半導体装置
JPJP-P-2004-00252463 2004-08-31

Publications (2)

Publication Number Publication Date
KR20060050843A true KR20060050843A (ko) 2006-05-19
KR100671411B1 KR100671411B1 (ko) 2007-01-19

Family

ID=35745899

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080395A KR100671411B1 (ko) 2004-08-31 2005-08-30 초접합 구조를 갖는 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (1) US7317213B2 (ko)
JP (1) JP4943639B2 (ko)
KR (1) KR100671411B1 (ko)
CN (1) CN100487915C (ko)
DE (1) DE102005040842B4 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020502737A (ja) * 2017-07-31 2020-01-23 エルジー・ケム・リミテッド バッテリーセル用カートリッジ及びそれを含むバッテリーモジュール

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4997715B2 (ja) * 2005-05-18 2012-08-08 富士電機株式会社 半導体装置およびその製造方法
JP4879545B2 (ja) * 2005-09-29 2012-02-22 株式会社デンソー 半導体基板の製造方法
JP2007221024A (ja) * 2006-02-20 2007-08-30 Toshiba Corp 半導体装置
JP5052025B2 (ja) * 2006-03-29 2012-10-17 株式会社東芝 電力用半導体素子
JP5096739B2 (ja) * 2006-12-28 2012-12-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2008177328A (ja) * 2007-01-18 2008-07-31 Denso Corp 半導体装置およびその製造方法
KR101630734B1 (ko) * 2007-09-21 2016-06-16 페어차일드 세미컨덕터 코포레이션 전력 소자
JP5228430B2 (ja) * 2007-10-01 2013-07-03 サンケン電気株式会社 半導体装置
US20120273916A1 (en) 2011-04-27 2012-11-01 Yedinak Joseph A Superjunction Structures for Power Devices and Methods of Manufacture
JP5543758B2 (ja) * 2009-11-19 2014-07-09 ルネサスエレクトロニクス株式会社 半導体装置
CN101771081B (zh) * 2009-12-18 2011-04-20 东南大学 N型超结横向双扩散半导体金属氧化物晶体管
KR101121574B1 (ko) 2010-01-12 2012-03-06 (주) 트리노테크놀로지 전하 균형 전력 디바이스 및 그 제조 방법
JP5901003B2 (ja) 2010-05-12 2016-04-06 ルネサスエレクトロニクス株式会社 パワー系半導体装置
JP5719167B2 (ja) 2010-12-28 2015-05-13 ルネサスエレクトロニクス株式会社 半導体装置
US8786010B2 (en) 2011-04-27 2014-07-22 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8836028B2 (en) 2011-04-27 2014-09-16 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8673700B2 (en) 2011-04-27 2014-03-18 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
US8772868B2 (en) 2011-04-27 2014-07-08 Fairchild Semiconductor Corporation Superjunction structures for power devices and methods of manufacture
CN105789271B (zh) 2011-09-27 2019-01-01 株式会社电装 半导体器件
JP5849894B2 (ja) * 2011-12-01 2016-02-03 株式会社デンソー 半導体装置
US8872278B2 (en) 2011-10-25 2014-10-28 Fairchild Semiconductor Corporation Integrated gate runner and field implant termination for trench devices
JP5566987B2 (ja) * 2011-10-28 2014-08-06 株式会社デンソー 半導体基板の製造方法
JP2013175655A (ja) 2012-02-27 2013-09-05 Toshiba Corp 電力用半導体装置及びその製造方法
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
CN102969356B (zh) * 2012-11-08 2015-05-27 电子科技大学 一种超结功率器件终端结构
CN104103522B (zh) * 2014-07-14 2016-08-24 电子科技大学 一种高耐压超结终端结构的制备方法
CN110764362B (zh) * 2019-01-31 2020-12-29 昆山国显光电有限公司 掩膜条、阵列基板、显示屏及显示装置
JP7439417B2 (ja) * 2019-09-03 2024-02-28 富士電機株式会社 超接合半導体装置および超接合半導体装置の製造方法
US11769665B2 (en) * 2022-01-11 2023-09-26 Applied Materials, Inc. Power device structures and methods of making

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3751463B2 (ja) * 1999-03-23 2006-03-01 株式会社東芝 高耐圧半導体素子
JP4774580B2 (ja) * 1999-08-23 2011-09-14 富士電機株式会社 超接合半導体素子
JP4765012B2 (ja) * 2000-02-09 2011-09-07 富士電機株式会社 半導体装置及びその製造方法
JP3908572B2 (ja) * 2002-03-18 2007-04-25 株式会社東芝 半導体素子
JP4904673B2 (ja) * 2004-02-09 2012-03-28 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2006073740A (ja) * 2004-09-01 2006-03-16 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020502737A (ja) * 2017-07-31 2020-01-23 エルジー・ケム・リミテッド バッテリーセル用カートリッジ及びそれを含むバッテリーモジュール

Also Published As

Publication number Publication date
US20060043478A1 (en) 2006-03-02
JP2006073615A (ja) 2006-03-16
CN100487915C (zh) 2009-05-13
DE102005040842B4 (de) 2015-04-02
JP4943639B2 (ja) 2012-05-30
KR100671411B1 (ko) 2007-01-19
US7317213B2 (en) 2008-01-08
CN1744329A (zh) 2006-03-08
DE102005040842A1 (de) 2006-03-02

Similar Documents

Publication Publication Date Title
KR100671411B1 (ko) 초접합 구조를 갖는 반도체 장치 및 그 제조 방법
US7183610B2 (en) Super trench MOSFET including buried source electrode and method of fabricating the same
JP4304433B2 (ja) 半導体素子
KR100675219B1 (ko) 반도체 장치 및 그 제조 방법
US8653586B2 (en) Superjunction device and method for manufacturing the same
US20150179764A1 (en) Semiconductor device and method for manufacturing same
US8193565B2 (en) Multi-level lateral floating coupled capacitor transistor structures
US6949798B2 (en) Semiconductor device
JP5342752B2 (ja) 半導体装置
US9640651B2 (en) Semiconductor device and method of manufacturing semiconductor device
TWI818228B (zh) 用於功率半導體元件之高壓終端結構及其製造方法
TW201320306A (zh) 用於溝槽式裝置的整合式閘極佈設區及場植入部終止技術
US20190181260A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20110169080A1 (en) Charge balance power device and manufacturing method thereof
KR101454470B1 (ko) 슈퍼정션 반도체 및 제조방법
JP5996611B2 (ja) 横チャネル領域を有する接合型電界効果トランジスタセル
CN112289845A (zh) 具有jfet区布图设计的半导体器件
US20230246102A1 (en) Superjunction semiconductor device
US20220336579A1 (en) Superjunction semiconductor device and method for manufacturing same
CN210325806U (zh) 一种具有jfet区布图设计的半导体器件
JP7408813B2 (ja) 横方向拡散金属酸化物半導体デバイス及び横方向拡散金属酸化物半導体デバイスを製造する方法
US20230299131A1 (en) Superjunction semiconductor device
KR20220124345A (ko) 에피택셜층의 유효 두께 차등 구조를 가지는 슈퍼정션 반도체 소자 및 제조방법
KR20230046263A (ko) 트랜지스터 디바이스 및 트랜지스터 디바이스의 제조 방법
JP2024009372A (ja) 超接合半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150105

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160104

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee