CN115956297A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN115956297A
CN115956297A CN202180050391.6A CN202180050391A CN115956297A CN 115956297 A CN115956297 A CN 115956297A CN 202180050391 A CN202180050391 A CN 202180050391A CN 115956297 A CN115956297 A CN 115956297A
Authority
CN
China
Prior art keywords
vgs
semiconductor device
region
field effect
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202180050391.6A
Other languages
English (en)
Other versions
CN115956297B (zh
Inventor
太田朋成
田口晶英
中山佑介
中村浩尚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nuvoton Technology Corp Japan
Original Assignee
Nuvoton Technology Corp Japan
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nuvoton Technology Corp Japan filed Critical Nuvoton Technology Corp Japan
Publication of CN115956297A publication Critical patent/CN115956297A/zh
Application granted granted Critical
Publication of CN115956297B publication Critical patent/CN115956297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

在第1沟槽(17)延伸的第1方向(Y方向)上交替地且周期性地设置有第1源极区域(14)、和第1体区域(18)与第1源极电极(11)连接的第1连接部(18A)的第1纵型场效应晶体管(10)中，设第1方向上的第1源极区域(14)的长度为LS[μm]，设第1方向上的第1连接部(18A)的长度为LB[μm]，则LS相对于LB的比是1/7以上且1/3以下，对于以第1源极电极(11)的电位为基准向第1栅极导体(15)施加的半导体装置(1)的规格值的电压VGS[V]，LB≤－0.024×(VGS)2+0.633×VGS－0.721成立。

Description

半导体装置
技术领域
本发明涉及半导体装置，特别涉及芯片尺寸封装型的半导体装置。
背景技术
对于纵型场效应晶体管，要求降低导通电阻并且提高导通时的耐量以免在导通时发生热失控(正反馈)而导致损坏，提出了各种各样的纵型场效应晶体管(参照专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利第3999225号公报
专利文献2：美国专利第10651276号说明书
发明内容
发明要解决的课题
对于纵型场效应晶体管，要求降低导通电阻并且提高对因导通时的热失控造成的损坏的耐量。专利文献1中公开的正交型的纵型场效应晶体管的构造与平行型的构造相比，对于导通电阻的降低是有效的，并且对于提高导通时的耐量是有利的。但是，通常难以达成同时满足导通电阻的降低和导通时的耐量的提高。
以N沟道型单重结构的纵型场效应晶体管为例进行说明。在以线性区域进行驱动的条件下，以源极电极的电位为基准，对漏极电极施加电压VDS[V](漏极－源极间电压)，同样以源极电极的电位为基准，对栅极导体以阈值(设为Vth[V]，关于定义在后面叙述)以上施加电压VGS[V](栅极－源极间电压)时，从漏极流向源极的漏极－源极间电流IDS[A]被表示为IDS＝gm×VGS。gm[S]是跨导。在纵型场效应晶体管中，如果设导通沟道的总栅极宽度为Wg[cm]，设深度方向的导通沟道长为Lch[cm]，设导通沟道中的载流子的迁移率为μ[cm2/V/sec]，设栅极氧化膜电容为Cox[F/cm2]，则以线性区域进行驱动时(VDS<<VGS－Vth)的gm被表示为gm＝Wg/Lch×μ×Cox×VDS。
另一方面，在以线性区域进行驱动时的导通电阻RDS(on)[Ω]具有1/RDS(on)＝Wg/Lch×μ×Cox×(VGS－Vth)的关系。因此，例如如果使Wg变大，则gm增大，RDS(on)降低。反之，如果使Wg变小，则gm减小，RDS(on)增大。因而，gm与RDS(on)具有大致此消彼长的关系。
已知IDS的VGS依存性(以下有时称作IDS－VGS)的温度系数在VGS小的范围中为正，在VGS大的范围中为负。因而，如果将纵型场效应晶体管在VGS小的条件下导通，则由于通电所产生的发热从而自身成为高温，由于正的温度系数从而进一步在纵型场效应晶体管中流过电流。于是，有时呈现如下这样的热失控(以下也称作正反馈或正向反馈(positivefeedback))，即：由于电流的增大从而进一步高温化，因此电流变得更容易流动。在呈现正反馈的导通条件下，在因某种理由而局部地存在难以散热的部分的情况下，该部分的高温化和电流集中加速，容易导致纵型场效应晶体管损坏。当在IDS－VGS的温度系数为正的条件下导通时，为了抑制因正反馈造成的损坏、即为了提高纵型场效应晶体管的导通时的耐量，需要减小gm，缩窄IDS－VGS的温度系数为正的条件范围。但是，如果为了减小gm而调整Wg、Lch、μ、Cox等参数，则在大部分情况下RDS(on)会增大。因而，很难在降低RDS(on)的同时减小gm。
在专利文献2中，公开了以下技术：在1个纵型场效应晶体管的面内，区分制作跨IDS－VGS的温度系数从正变为负的VGS(＝Vztc[V])的、阈值不同的区域(Vth1<Vztc的区域和Vth2>Vztc区域)，将IDS－VGS的温度系数为负的条件向VGS小的范围扩大。如果使用专利文献2的技术，则在以比Vth2大的VGS进行驱动的条件下，由于IDS－VGS的温度系数为负所以不呈现正反馈，能够提高导通时的耐量，进而，由于Vth1的区域及Vth2的区域都能够导通，所以能够降低RDS(on)。但是，为了成立专利文献2的技术，必须将Vth1与Vth2之间扩大一定程度而设置以使Vztc进入到Vth1[V]与Vth2[V]之间，尤其是在要求以阈值(Vth)低的设定进行驱动等情况下，不能说能够广泛地对应于希望的驱动条件。
本公开的目的在于，提供能够兼顾导通电阻的降低和对于因导通时的正反馈造成的损坏的耐量的提高的半导体装置。
用来解决课题的手段
为了解决上述的课题，本公开的半导体装置是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，具备纵型场效应晶体管，该纵型场效应晶体管具有：半导体衬底，由硅构成，包含第1导电型的杂质；低浓度杂质层，与上述半导体衬底上与其相接而形成，包含比上述半导体衬底的上述第1导电型的杂质的浓度低浓度的上述第1导电型的杂质；与上述第1导电型不同的第2导电型的体区域，形成在上述低浓度杂质层的表面；上述第1导电型的源极区域，形成在上述体区域的表面；源极电极，与上述源极区域电连接；多个沟槽，在与上述半导体衬底上表面平行的第1方向上延伸，并且在与上述第1方向正交的第2方向上等间隔地从上述低浓度杂质层上表面将上述体区域贯通而形成到直至上述低浓度杂质层的一部分为止的深度；栅极绝缘膜，以将上述多个沟槽的表面的至少一部分覆盖的方式形成；栅极导体，形成在上述栅极绝缘膜上；以及连接部，将上述体区域与上述源极电极电连接；上述半导体衬底和上述低浓度杂质层的一部分作为上述纵型场效应晶体管的漏极区域发挥功能；在上述纵型场效应晶体管中，在上述第1方向上交替且周期性地设置有上述源极区域和上述连接部；设上述第1方向上的1个上述源极区域的长度为LS[μm]，设上述第1方向上的1个上述连接部的长度为LB[μm]，则LS相对于LB的比(LS/LB)为1/7以上且1/3以下；对于以上述源极电极的电位为基准向上述栅极导体施加的上述半导体装置的规格值的电压VGS[V]，LB≤－0.024×(VGS)2+0.633×VGS－0.721成立。
根据该结构，能够兼顾导通电阻的降低和导通时的耐量的提高，所以尤其能够兼顾要求软启动(soft start)的电路的在接通(turn on)时的安全动作区域的扩大、和在通常动作时的低导通电阻。
发明效果
通过本公开，提供了能够兼顾导通电阻的降低和对于因导通时的正反馈造成的损坏的耐量的提高的半导体装置。尤其是，能够兼顾要求软启动的电路的在接通时的安全动作区域的扩大、和在通常动作时的低导通电阻。
附图说明
图1是表示实施方式的半导体装置的构造的一例的剖面示意图。
图2A是表示实施方式的半导体装置的构造的一例的平面示意图。
图2B是表示在实施方式的半导体装置中流动的主电流的剖面示意图。
图3A是实施方式的第1晶体管的大致单位结构的平面示意图。
图3B是实施方式的第1晶体管的大致单位结构的立体示意图。
图4A是比较例1的第1晶体管的大致单位结构的平面示意图。
图4B是比较例1的第1晶体管的大致单位结构的立体示意图。
图5是表示实施方式的半导体装置的厚度与热阻的关系的曲线图。
图6A是表示实施方式的第1晶体管的构造的一例的剖面示意图。
图6B是表示实施方式的第1晶体管的构造的一例的平面示意图。
图6C是表示实施方式的第1晶体管的构造的一例的剖面示意图。
图6D是表示实施方式的第1晶体管的构造的一例的平面示意图。
图6E是表示实施方式的第1晶体管的构造的一例的剖面示意图。
图6F是表示实施方式的第1晶体管的构造的一例的平面示意图。
图7A－1是表示在实施方式的第1晶体管的驱动时的电流密度的模拟中使用的构造的图。
图7A－2是表示对实施方式的第1晶体管的驱动时的电流密度进行了模拟的结果的图。
图7A－3是将图7A－1和图7A－2叠加了的图。
图7B－1是表示在实施方式的第1晶体管的驱动时的电流密度的模拟中使用的构造的图。
图7B－2是表示对实施方式的第1晶体管的驱动时的电流密度进行了模拟的结果的图。
图7B－3是将图7B－1和图7B－2叠加了的图。
图8是表示示出了驱动时的从源极区域的导通区域的扩大、和向栅极导体的施加电压的关系的曲线图的图。
图9是表示示出了实施方式的对于得到本半导体装置的效果优选的、第1方向上的源极区域的长度与连接部的长度的关系的曲线图的图。
图10是表示实施方式的第1晶体管的规格所表示的导通电阻的一例的图。
图11是表示示出了实施方式的实施例和比较例1及比较例2的IDS的VGS依存性的曲线图的图。
具体实施方式
以下，使用附图对本公开的实施方式详细地进行说明。另外，以下说明的实施方式都表示本公开的一具体例。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、工序、工序的顺序等是一例，不是意欲限定本公开。此外，各图并不一定严格地图示。在各图中，对于实质上相同的结构赋予相同的标号，将重复的说明省略或简化。
(实施方式)
[1.半导体装置的构造]
以下，对于作为本公开的半导体装置的一例的纵型场效应晶体管(更具体地讲是纵型MOS晶体管)的正交型构造，以双重结构为例进行说明。双重结构并不是必须的，也可以是单重结构的纵型场效应晶体管，也可以是三重以上的结构的纵型场效应晶体管。
图1是表示半导体装置的构造的一例的剖面图。图2A是其平面图。这些图中所示的半导体装置的大小及形状、电极焊盘的配置是一例。图2B是示意地表示在半导体装置中流动的主电流的剖面图。图1及图2B是图2A的I－I处的剖切面。
如图1及图2A所示，半导体装置1具有半导体层40、金属层30、形成在半导体层40内的第1区域A1中的第1纵型场效应晶体管10(以下也称作“晶体管10”)、和形成在半导体层40内的第2区域A2中的第2纵型场效应晶体管20(以下也称作“晶体管20”)。这里，如图2A所示，第1区域A1和第2区域A2在半导体层40的平面视图(即俯视图)中相互邻接。在图2A中将第1区域A1和第2区域A2的虚拟边界90C用虚线表示。
半导体层40是将半导体衬底32与低浓度杂质层33层叠而构成的。半导体衬底32配置在半导体层40的背面侧，由包含第1导电型的杂质的硅构成。低浓度杂质层33配置在半导体层40的表面侧，与半导体衬底32接触而形成，包含比半导体衬底32的第1导电型的杂质的浓度低浓度的第1导电型的杂质。低浓度杂质层33例如可以通过外延生长而形成在半导体衬底32上。另外，低浓度杂质层33也是晶体管10及晶体管20的漂移层，在本说明书中有时也称作漂移层。
金属层30与半导体层40的背面侧接触而形成，由银(Ag)或铜(Cu)构成。另外，在金属层30中，也可以微量地含有在金属材料的制造工序中作为杂质混入的金属以外的元素。此外，金属层30是否形成在半导体层40的背面侧的整面都可以。
如图1及图2A所示，在低浓度杂质层33的第1区域A1中，形成有包含与第1导电型不同的第2导电型的杂质的第1体(body)区域18。在第1体区域18中，形成有包含第1导电型的杂质的第1源极区域14、第1栅极导体15及第1栅极绝缘膜16。另外，也有将栅极绝缘膜称作栅极氧化膜的情况。第1栅极导体15、第1栅极绝缘膜16分别形成在多个第1沟槽17的内部，该第1沟槽17在与半导体衬底32的上表面平行的第1方向(Y轴方向)上延伸、并且在与第1方向(Y方向)正交的第2方向(X方向)上等间隔地从半导体层40的上表面将第1体区域18贯通而形成到直至低浓度杂质层33的一部分为止的深度。第1源极电极11包括部分12和部分13，部分12经由部分13而与第1源极区域14及第1体区域18连接。第1栅极导体15是埋入在半导体层40的内部的埋入栅极电极，与第1栅极电极焊盘119电连接。
第1源极电极11的部分12是在面朝下(face down)安装中的回流时与焊料接合的层，作为不被限定的一例，可以由包含镍、钛、钨、钯中的某1种以上的金属材料构成。对于部分12的表面，可以施以金等的镀层。
第1源极电极11的部分13是将部分12与半导体层40连接的层，作为不被限定的一例，可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
在低浓度杂质层33的第2区域A2中，形成有包含第2导电型的杂质的第2体区域28。在第2体区域28中，形成有包含第1导电型的杂质的第2源极区域24、第2栅极导体25及第2栅极绝缘膜26。第2栅极导体25、第2栅极绝缘膜26分别形成在多个第2沟槽27的内部，该第2沟槽27从半导体层40的上表面将第2体区域28贯通而形成到直至低浓度杂质层33的一部分为止的深度。第2源极电极21包括部分22和部分23，部分22经由部分23而与第2源极区域24及第2体区域28连接。第2栅极导体25是埋入在半导体层40的内部的埋入栅极电极，与第2栅极电极焊盘129电连接。
第2源极电极21的部分22是在面朝下安装中的回流时与焊料接合的层，作为不被限定的一例，可以由包含镍、钛、钨、钯中的某1种以上的金属材料构成。对于部分22的表面，可以施以金等的镀层。
第2源极电极21的部分23是将部分22与半导体层40连接的层，作为不被限定的一例，可以由包含铝、铜、金、银中的某1种以上的金属材料构成。
通过晶体管10及晶体管20的上述结构，半导体衬底32作为将晶体管10的第1漏极区域及晶体管20的第2漏极区域共通化了的共通漏极区域发挥功能。低浓度杂质层33的与半导体衬底32相接的一侧的一部分也有作为共通漏极区域发挥功能的情况。此外，金属层30作为将晶体管10的漏极电极及晶体管20的漏极电极共通化了的共通漏极电极发挥功能。
如图1所示，第1体区域18被具有开口的层间绝缘层34覆盖，设有经由层间绝缘层34的开口而与第1源极区域14连接的第1源极电极11的部分13。层间绝缘层34及第1源极电极的部分13被具有开口的钝化层35覆盖，设有经由钝化层35的开口而与第1源极电极的部分13连接的部分12。
第2体区域28被具有开口的层间绝缘层34覆盖，设有经由层间绝缘层34的开口而与第2源极区域24连接的第2源极电极21的部分23。层间绝缘层34及第2源极电极的部分23被具有开口的钝化层35覆盖，设有经由钝化层35的开口而与第2源极电极的部分23连接的部分22。
因而，多个第1源极电极焊盘111及多个第2源极电极焊盘121分别是指第1源极电极11及第2源极电极21在半导体装置1的表面上局部地露出的区域、所谓的端子的部分。同样，1个以上的第1栅极电极焊盘119及1个以上的第2栅极电极焊盘129分别是指第1栅极电极19(在图1、图2A、图2B中未图示)及第2栅极电极29(在图1、图2A、图2B中未图示)在半导体装置1的表面上局部地露出的区域、所谓的端子的部分。
在半导体装置1中，例如可以将第1导电型设为N型，将第2导电型设为P型，第1源极区域14、第2源极区域24、半导体衬底32及低浓度杂质层33是N型半导体，并且，第1体区域18及第2体区域28是P型半导体。
此外，在半导体装置1中，例如也可以将第1导电型设为P型，将第2导电型设为N型，第1源极区域14、第2源极区域24、半导体衬底32及低浓度杂质层33是P型半导体，并且，第1体区域18及第2体区域28是N型半导体。
在以下的说明中，设为晶体管10和晶体管20是将第1导电型设为N型、将第2导电型设为P型的所谓N沟道型晶体管的情况，对半导体装置1的导通动作进行说明。
另外，这里，关于晶体管10和晶体管20，以在功能、特性、构造等上没有任何差异的具备对称性的情况为前提进行说明。图1、图2A、图2B也以对称性为前提而描绘，但在本公开的芯片尺寸封装型的双重结构的纵型场效应晶体管中，对称性并不是一定需要的条件。
[2.正交型的结构]
图3A及图3B分别是在半导体装置1的X方向及Y方向上反复形成的晶体管10(或晶体管20)的大致单位结构的平面图及立体图。在图3A及图3B中，为了容易理解而没有图示半导体衬底32、第1源极电极11(或第2源极电极21)。另外，Y方向是与半导体层40的上表面平行、第1沟槽17及第2沟槽27延伸的方向(第1方向)。此外，X方向是指与半导体层40的上表面平行且与Y方向正交的方向(第2方向)。
如图3A及图3B所示，在晶体管10中，具备将第1体区域18与第1源极电极11电连接的第1连接部18A。第1连接部18A是第1体区域18中的没有形成第1源极区域14的区域，包含与第1体区域18相同的第2导电型的杂质。第1源极区域14和第1连接部18A沿着Y方向交替地且周期性地反复配置。关于晶体管20也是同样的。
在半导体装置1中，如果对第1源极电极11施加高电压并对第2源极电极21施加低电压，以第2源极电极21为基准对第2栅极电极29(第2栅极导体25)施加阈值以上的电压，则在第2体区域28中的第2栅极绝缘膜26的附近形成导通沟道。结果，以第1源极电极11－第1连接部18A－第1体区域18－低浓度杂质层33－半导体衬底32－金属层30－半导体衬底32－低浓度杂质层33－形成在第2体区域28中的导通沟道－第2源极区域24－第2源极电极21这样的路径流过主电流，从而半导体装置1成为导通状态。另外，在该导通路径中的、第2体区域28与低浓度杂质层33之间的接触面存在PN结，作为体二极管发挥功能。此外，由于该主电流流过金属层30，所以通过使金属层30较厚，主电流路径的截面积扩大，能够降低半导体装置1的导通电阻。
同样，在半导体装置1中，如果对第2源极电极21施加高电压并对第1源极电极11施加低电压，以第1源极电极11为基准对第1栅极电极19(第1栅极导体15)施加阈值以上的电压，则在第1体区域18中的第1栅极绝缘膜16的附近形成导通沟道。结果，以第2源极电极21－第2连接部28A－第2体区域28－低浓度杂质层33－半导体衬底32－金属层30－半导体衬底32－低浓度杂质层33－形成在第1体区域18中的导通沟道－第1源极区域14－第1源极电极11这样的路径流过主电流，从而半导体装置1成为导通状态。另外，在该导通路径中的、第1体区域18与低浓度杂质层33之间的接触面存在PN结，作为体二极管发挥功能。
以下，将Y方向上的第1源极区域14的长度记作LS1，将Y方向上的第2源极区域24的长度记作LS2。关于源极区域的长度，在不将第1源极区域14和第2源极区域24分开来讲时记作LS。此外，将Y方向上的第1连接部18A的长度记作LB1，将Y方向上的第2连接部28A的长度记作LB2。关于连接部的长度，在不将第1连接部18A和第2连接部28A分开来讲时记作LB。
关于单重结构的纵型场效应晶体管，大致可以识别为仅由双重结构的纵型场效应晶体管的单侧(晶体管10)形成的结构。但是，在芯片尺寸封装型的情况下，需要在具备第1源极电极焊盘111、第1栅极电极焊盘119的半导体层40的表面侧还设置漏极电极焊盘。该情况下，需要从半导体层40的表面侧形成与半导体层40的背面侧所具备的漏极层电连接的漏极引出构造。
另外，在半导体装置1是双重结构的N沟道型的纵型场效应晶体管的情况下表示为源极－源极间电压(VSS)的电压，在是单重结构的纵型场效应晶体管的情况下成为漏极－源极间电压(VDS)。此外，在半导体装置1是双重结构的P沟道型的纵型场效应晶体管的情况下，也有成为漏极－漏极间电压(VDD)的情况。此外，所谓驱动，是指对栅极导体施加电压而在源极－源极间(或漏极－源极间、或漏极－漏极间)将电流导通的状态，只要没有特别声明，即指以线性区域的条件导通。
[3.以较小的VGS驱动时的导通时的耐量提高]
在搭载半导体装置1的电路中，为了防止在启动时发生冲击电流，有时要求首先阶段性地进行向电路中具备的电容器的充电、然后向通常的动作状态转移的软启动方式。通常，向电容器的充电以msec(毫秒)量级瞬时地进行。为了充电电流的阶段性控制，要求对晶体管10的漏极－源极间施加较大的VDS，并对第1栅极导体15施加较小的VGS(>Vth)，以成为规定电流的方式对通电进行控制。
晶体管10因通电带来的发热而高温化，但在VGS较小时晶体管10的IDS－VGS的温度系数为正，所以阈值减小，即使VGS不变，也以电流增大的方式状态变化。并且，有时会呈现因其导致的发热而晶体管10更高温化、电流进一步增大这样的正反馈。特别是，如果晶体管10的gm较大，则IDS－VGS的温度系数从正向负变化的电流值变大，在到达规定的时间之前，晶体管10的温度超过规定的温度而导致损坏的可能性较高。
因而，为了提高对于由导通时的正反馈造成的损坏的耐量，需要降低gm。在半导体装置1中，如果设导通沟道的总栅极宽度为Wg[cm]，设Z方向的导通沟道长为Lch[cm]，设导通沟道中的载流子的迁移率为μ[cm2/V/sec]，设栅极氧化膜电容为Cox[F/cm2]，则gm被表示为gm＝Wg/Lch×μ×Cox×VDS。因而，为了降低gm，有减小Wg、增大Lch、减小μ或Cox等手段。虽然无论单独调整哪个都能得到效果，但由于哪个的调整都使RDS(on)向增大的方向变化，所以难以兼顾gm降低和RDS(on)降低。
因此，在本公开中，着眼于以下情况：需要提高导通时的耐量的条件是虽为阈值以上但VGS较小时实施的软启动的驱动条件，此时并不一定重视导通电阻的降低，相反，重视导通电阻的降低的通常动作的驱动条件是VGS较大时，此时不需要一定使耐量提高。即，通过在VGS较小时实现gm降低、在VGS较大时实现RDS(on)降低，实现了能够兼顾gm降低和RDS(on)降低的半导体装置1。
这里，首先说明为了导通时的耐量提高而降低gm。在gm降低中，调节总栅极宽度Wg。正交型的构造的晶体管10的Wg大致与形成导通沟道的有效区域所具备的多个第1沟槽17的条数成比例。此外，对于1个第1沟槽17而言，与和其相接的第1源极区域14的Y方向的长度的合计成比例。但是，应注意的是，第1源极区域14在1个第1沟槽17的两侧相接。沿着Y方向，第1源极区域14和第1连接部18A交替且周期性地设置，所以第1源极区域14的Y方向的长度的合计由LS1/(LS1+LB1)的大小决定。
如果使LS1/(LS1+LB1)变大则Wg增大，能够降低RDS(on)，但在本公开中主要考虑使LS1/(LS1+LB1)变小而使Wg减小以将gm减小。作为一例，作为在接通(turn on)(软启动)时避免损坏而保证安全动作的条件的上限，考虑要求即使将VDS＝20.0V、IDS＝3.00A的驱动条件持续至10.0msec、结温度Tj也为150℃以下(在后述的表1中设室温Ta＝25℃，显示为ΔTj＝125℃)的情况。本发明的发明人将Lch、μ、Cox等的值在惯例性的范围中添加而进行了研究，结果得到LS1/(LS1+LB1)优选的是处于1/8以上且1/4以下的范围的结果。如果将其用LS1/LB1表示，则与LS1/LB1为1/7以上且1/3以下的范围是等同的。
在表1中表示本发明的发明人试制半导体装置1并进行评价的结果。处于水平1的平行型的构造如图4A、图4B所示，与正交型的构造不同，不存在相当于第1连接部18A的部分，遍及Y方向的全长设置有第1源极区域14。进而，在被相邻的第1沟槽17彼此夹着的中间位置，设有第1槽部110，该第1槽部110沿着与第1沟槽17相同的Y方向而与第1沟槽17平行地延伸，将第1源极区域14贯通而达到第1体区域18的中途，在该第1槽部110中填充有与第1源极电极11连接的接触插塞。接触插塞与第1源极区域14及第1体区域18接触，在晶体管10的关断(turn off)时，能够将积存在第1栅极绝缘膜16附近的载流子经由接触插塞以最短路径向第1源极电极11释放。即，第1源极电极11具有延伸至到达第1体区域18的深度的接触插塞。因而，在将接触插塞设置在被相邻的第1沟槽17彼此夹着的全部的中间位置的平行型的构造中，能够表现出在关断时的耐量提高方面优异的特色。
[表1]
Figure BDA0004079873660000121
此外，表1的研究水平2、3、4是在与平行型的构造同样地具备填充接触插塞的第1槽部110的同时、如正交型的构造那样沿着Y方向交替且周期性地设置第1源极区域14和第1连接部18A的构造。将其表现为平行型+正交型。根据本发明的发明人的研究，如果LS1/LB1是1/7(水平2)，则与平行型(水平1)的构造相比，Wg成为约1/8，gm从20S向10S减半。在上述条件(VDS＝20.0V，IDS＝3.00A，10.0msec)下也不会导致因正反馈造成的损坏而能够安全动作，高温化为Tj＝150℃(ΔTj＝125℃)的电流能够超过3.00A直到3.90A而通电。此外，在LS1/LB1为1/3(水平4)时，与平行型(水平1)的构造相比，Wg成为约1/4，gm从20S向12S降低。高温化到Tj＝150℃(ΔTj＝125℃)的电流为3.70A，虽然与其他水平相比能看到稍稍下降的趋向，但能够确认到能够确保与上述相同的条件下的安全动作。LS1/LB1典型地优选的是1/5(水平3)附近，只要是1/7≤LS1/LB1≤1/3即可。
本公开是通过使Wg适当来减小gm、从而缩小由于正反馈而晶体管10达到损坏的条件的技术。虽然不防止正反馈本身，但能够对应于要求安全动作的所希望的条件，适当地调整gm而缓和正反馈。
这里，对本公开的阈值(Vth)的定义进行说明。在本公开中，是指在晶体管的制品规格中作为阈值(Vth)记载的值。虽然根据制品规格，定义Vth时的测量条件是各种各样的，但不问该条件。在本公开中，只要没有特别声明，Vth就可以作为晶体管的制品规格中的记载来理解。
此外，本发明的发明人在表1的评价中，将半导体装置1的平面视图中的大小(也称作芯片面积)及形状设为3.05mm×3.05mm的正方形。如果向搭载半导体装置1的电路投入的功率较大，则半导体装置1控制的功率(损耗功率)也变大，半导体装置1的面积也不得不随之增大。但是，在本公开中，重视即使向电路投入的功率变大也不使半导体装置1在电路中所占的面积过大的情况。作为一例，设瞬时导通电流时的最小的损耗功率为60.0W(VDS＝20.0V，IDS＝3.00A，10.0msec)，半导体装置1的面积最大设为3.05mm×3.05mm。该面积与在上述条件(VDS＝20.0V，IDS＝3.00A，10.0msec)的通电中使用的典型的现有制品相比大约是一半的面积。因此，根据本公开的实施方式，与以往相比能够有效地利用在电路中受限的空间。半导体装置1的形状并不需要一定是正方形，但优选的是矩形。这是为了在向电路搭载半导体装置1时容易配置。因而，可以是，半导体装置1在平面视图中是矩形，LS1相对于LB1的比(LS1/LB1)是1/7以上且1/3以下，在纵型场效应晶体管中瞬时地将规定的电流通电时的损耗功率[W]除以半导体装置1的芯片面积[mm2]所得的损耗功率面积比是6.40[W/mm2]以上。6.40W/mm2是60.0W除以3.05mm×3.05mm的面积所得的值。这样的实施方式，能够得到与现有制品相比是大约一半的面积、并且导通时的耐量提高了的半导体装置1。另外，半导体装置1也可以是正方形，在是正方形的情况下，还能够获得抑制半导体装置1的翘曲的效果。
为了如上述那样相比现有制品减小半导体装置1的面积，降低半导体装置1的热阻Rth[℃/W]是重要的。为了在作为一例而表示的VDS＝20.0V、IDS＝3.00A的条件下将晶体管10的结温度Tj抑制为150℃以下，如果设Ta＝25℃，则要求Rth≤125℃/(20.0V×3.00A)＝2.08℃/W。图5表示以表1的水平1为基本构造而变更了半导体装置1的厚度时的热阻Rth的结果。为了Rth降低，半导体装置1优选的是较厚。由于成为Rth≤2.08℃/W的半导体装置1的厚度为343μm，所以希望半导体装置1的厚度大约是345μm以上。
[4.以较大的VGS驱动时的体区域的导通贡献]
通过限制Wg，虽然能够提高VGS较小时的导通时的耐量，但RDS(on)会增大。特别是在经过软启动而转移的通常的动作状态下想要降低RDS(on)。因此，如果在VGS较大时能够增大Wg则是较好的。因此，本发明的发明人发现，在将晶体管10以较大的VGS驱动时，通过使处于第1连接部18A的正下方的第1体区域18有效率地贡献于导通，在LS1/LB1较小的情况下也能够降低RDS(on)。使用图6A～图6F及图7A－1～图7B－3进行说明。
图6A、图6C、图6E是在晶体管10的驱动时将第1沟槽17的附近沿着Y方向切断后的截面的示意图。图6B、图6D、图6F是在晶体管10中省略了第1源极电极11、层间绝缘层34、钝化层35而表示的平面图。设以第1源极电极11的电位为基准时的向第1栅极导体15的施加电压(栅极－源极间电压)为VGS[V]，则图6A示意地表示VGS较小时的通电状态。但是，由于是导通状态，所以VGS高于阈值。图中的虚线箭头示意地表示了将在第1体区域18中产生的反型层作为导通沟道而通过的电流的流动。如果将其在半导体层40的平面视图下表示，则成为图6B的粗线的部分那样。沿着第1沟槽17，仅在第1源极区域14的正下方产生的反型层作为导通沟道贡献于导通。
在处于第1连接部18A的正下方的第1体区域18中也在第1沟槽17的附近形成反型层，但该部分由于正上方是第1连接部18A而不是第1源极区域14，所以反型层不将漏极区域(低浓度杂质层33)与第1源极区域14在Z方向上连接，不成为导通沟道。但是，在Y方向上距第1源极区域14非常近的部分的反型层将漏极区域(低浓度杂质层33)与第1源极区域14斜着连接而能够贡献于导通。VGS越大，贡献于导通的区域越沿着Y方向扩大。图6C、图6D是VGS较大时的示意图，在图6C中斜着的虚线箭头表示该导通区域的扩大部分。该导通区域的扩大在平面视图下可以如图6D那样理解。即，导通区域比第1源极区域14的长度稍微沿着Y方向向两侧扩大。
此外，在VGS较大的情况下，如果使第1连接部18A的Y方向上的长度LB1较短，则两侧的第1源极区域14接近，所以在处于第1连接部18A的正下方的第1体区域18中产生的反型层中，能够贡献于导通的区域的比例从两侧起逐渐增大，从某个地方起相连，全长能够有效地作为导通沟道发挥贡献。图6E、图6F示意地表示此时的状况。如果也包括处于第1连接部18A的正下方的第1体区域18而能够使沿着第1沟槽17的全长贡献于导通，则成为对于降低导通电阻非常有用的状态。这是通过将第1连接部18A的长度缩短而得到的效果，不是第1源极区域14的长度相对地增大所带来的效果。
在图7A－1～图7A－3(以下简称作“图7A”)、图7B－1～图7B－3(以下简称作“图7B”)中表示对第1连接部18A的正下方的第1体区域18贡献于导通的情况进行模拟得到的结果。图7A、图7B都与图6A、图6C、图6E同样，表示将晶体管10的第1沟槽17的附近沿着Y方向切断的截面。上段(图7A－1、图7B－1)表示在模拟中使用的构造。第1体区域18在第1源极区域14的正下方和第1连接部18A的正下方没有被划分，但这里为了方便而设置了边界线。中段(图7A－2、图7B－2)将在VGS较大的条件下导通时的电流密度用浓淡表示，下段(图7A－3、图7B－3)将上段和中段叠加而表示。
图7A、图7B都对VGS使用相同的值，但在图7A所示的构造中，由于第1连接部18A的长度LB1较长(图中的横箭头)，所以几乎看不到第1连接部18A的正下方的第1体区域18贡献于导通的情况。只是稍微在第1源极区域14的附近能看到电流密度为有限的部分。进而，如在图中用圆框A表示的那样，能够确认到在第1源极区域14的Y方向上的两端有电流密度变高的部分，所以可知存在通过了第1连接部18A的正下方的第1体区域18的电流。
相对于此，在图7B所示的构造中，由于第1连接部18A的长度LB1较短(图中的横箭头)，所以可知第1连接部18A的正下方的第1体区域18在几乎所有的部分中都成为与第1源极区域14的正下方相比没有变化的程度的电流密度较高的状态。这是因为，由于第1连接部18A的长度LB1较短，即由于两侧的第1源极区域14接近，所以离开的导通沟道相连，使得沿着第1沟槽17的全长能够贡献于导通。另外，在图7B中也能够确认到，由圆框B表示的第1源极区域14的Y方向上的两端由于通过了该第1连接部18A的正下方的第1体区域18的电流集中从而电流密度变得非常高。
如在本公开中已述的那样，为了提高导通时的耐量而设为1/7≤LS1/LB1≤1/3，将第1连接部18A的长度较长的构造作为研究对象。但是，如果利用上述的导通沟道的有效的扩大，则即使LB1较长，也能够在较大的VGS的驱动条件下降低RDS(on)。将从第1源极区域14向第1连接部18A的正下方的第1体区域18扩大的导通区域的Y方向的长度的VGS依存性的计算例表示在图8中。计算是由本发明的发明人利用实施了向实测值的匹配的N沟道型单重结构的纵型场效应晶体管的计算模型进行的。构造是图3A～图3B所示的正交型，沟槽内部宽度为0.20μm，沟槽与沟槽之间的距离为0.90μm，其他参数使用表1所示的值。此外，漏极－源极间规格最大电压为40.0V。在纵轴标绘了从1个第1源极区域14的两侧扩大的导通区域的Y方向的长度。
由图8可知，VGS越大，扩大的导通区域的长度越增大。根据图8，VGS＝4.5V时的导通区域的扩大是1.70μm。因而，在Y方向上被第1源极区域14从两侧夹着的1个第1连接部18A中，当其长度LB1为1.70μm以下时，能够使第1连接部18A的正下方的第1体区域18的Y方向的整体贡献于导通。此外，VGS＝10.0V的时的导通区域的扩大是3.20μm。因而，在Y方向上被第1源极区域14从两侧夹着的1个第1连接部18A中，当其长度LB1是3.20μm以下时，能够使第1连接部18A的正下方的第1体区域18的Y方向的全长贡献于导通。
如果适当地选择VGS的大小和第1连接部18A的长度LB1，则能够在希望的驱动条件下，将沿着第1沟槽17的全长有效地作为导通沟道，降低导通电阻。即，确定重视导通电阻的降低的驱动条件，根据此时的VGS设计LB1以使Y方向的全长有效地成为导通沟道即可。如果是经过软启动转移的、要求导通电阻降低的动作状态为VGS＝10.0V的驱动条件，则设为LB1≤3.20μm即可。
但是，应该注意的是，图8所示的关系性成立的是VGS≤12.0V。这是因为，图8所示的标绘的近似式是2次函数，VGS在12.0V或13.0V附近成为极大。虽然也依存于VDS等其他参数，但可预见到有效的导通区域的扩大的可视为VGS≤12.0V。此外，关于导通区域的扩大，由于在VGS为3.0V到4.0V之间增大幅度较大，所以在VGS≥4.0V时能够有效地利用导通区域扩大的效果。因而，可以说在4.0V≤VGS≤12.0V的范围中利用本公开的效果是有效的。对应于该范围，LB1优选的是设为1.50μm≤LB1<3.50μm。
此外，在要求软启动的用途下，如果设想经过软启动而转移的、需要低导通电阻的动作状态，则典型的是在7.0V≤VGS≤10.0V的驱动电压下使用的情况较多。因此，如果将LB1设为2.50μm≤LB1≤3.20μm，则能够维持半导体装置1的通用性的高度。在图9中将横轴设为LB1，将纵轴设为LS1，图示了希望的LB1和LS1的设置范围。为了导通时(软启动时)的耐量提高而要求1/7≤LS1/LB1≤1/3，此外为了通常动作时的RDS(on)降低而希望1.50μm≤LB1<3.50μm，更希望是2.50μm≤LB1≤3.20μm。图9的LB1＝3.50μm处的点线表示LB1＝3.50μm是范围外。
根据图8，Y方向上的导通区域的扩大长度(将其设为Δ[μm])的VGS依存性能够用2次函数近似，表示为Δ＝－0.024×(VGS)2+0.633×VGS－0.721。为了RDS(on)降低，只要LB1≤Δ即可，所以LB1≤－0.024×(VGS)2+0.633×VGS－0.721成立即可。该关系式中的VGS可以作为半导体装置1的规格中记载的值的电压来理解。规格是晶体管的制品规格，在图10中表示了在N导电型的双重结构的纵型场效应晶体管的规格中记载的导通电阻(RSS(on)[mΩ])的一例。根据图10的例子，施加在第1栅极导体15上的电压VGS的规格值是2.5V、3.1V、3.8V、4.5V的某个，或者是处于该范围中的任意的值。因而，就图10的例子而言，LB1≤－0.024×(VGS)2+0.633×VGS－0.721成立的VGS处于2.5V≤VGS≤4.5V的范围中即可。在高于该VGS的大小的驱动电压下能够享受本公开的效果，能够降低RDS(on)。因而，为了导通时(软启动时)的耐量提高而要求1/7≤LS1/LB1≤1/3，为了通常动作时的RDS(on)降低而要求LB1≤－0.024×(VGS)2+0.633×VGS－0.721。
此外，VGS较小是指以比在规格中表示的最小的VGS低的VGS进行驱动。在图10的例子中，是指虽然比阈值高但是以VGS<2.5V进行驱动的条件。VGS较大是指以在规格中表示的最小的VGS以上的VGS进行驱动。在图10的例子中，是指以VGS≥2.5V进行驱动的条件。关于晶体管10实际被使用的条件，在几乎所有的情况下都可以认为是VGS较大的条件。另外，上述说明中的规格基于室温(主要是25℃)下的特性。
此外，使Y方向的全长贡献于导通的效果是通过将第1连接部18A的长度LB1设为一定长度以下而得到的，但此时导通电阻失去第1源极区域14的长度LS1的依存性是特征性的。这是因为，由于沿着第1沟槽的全长成为有效的导通沟道，所以不论第1源极区域14的长度LS1长还是短，驱动时的状态都相同。另外，在使用一定的有限的面积的半导体装置1中，无法仅单独地变更第1连接部18A的长度LB1，如果将LB1缩短，则在大部分情况下第1源极区域14的长度LS1或者第1源极区域14的长度LS1的合计会增加。对于本领域技术人员而言，在LS1增大的情况下通常会认为导通电阻降低，但在本公开的范围中，即使添加LS1增大的影响，导通电阻也不会显著地降低。因而，本公开的晶体管10的特征在于，即使将第1连接部18A的长度LB1进一步缩短，晶体管10的导通电阻也不依存于第1源极区域14的长度LS1，处于已经不会显著地降低的收敛域中。因而，能够不使导通电阻变差地将第1源极区域14的长度LS1缩短。因此即使1/7≤LS1/LB1≤1/3也能够兼顾导通电阻的降低，这在后面叙述。
[5.IDS的VGS依存性]
图11的三角所示的各点，根据为了在VGS较小的范围中得到导通时的耐量而设为LS1/LB1＝1/5、为了在VGS较大的范围中降低导通电阻而设为LB1＝3.00μm(因而LS1＝0.60μm)的本实施例的晶体管10，标绘了IDS的VGS依存性。此外，由圆表示的各点是晶体管10为图4A、图4B所示的平行型构造的比较例1的结果。此外，由菱形表示的各点是与三角同样地LS1/LB1＝1/5、但LB1＝10.0μm(因而LS1＝2.00μm)的比较例2的结果。参数由表1所示，比较例1(圆)与表1的水平1相同，比较例2(菱形)与表1的水平3相同。本实施例(三角)与表1的水平3相比只是LS1、LB1的值不同。本实施例、比较例中，都是VDS为0.1V，Vth为大约2.0V。各点是计算结果，连结各点的线是近似性的。
本实施例、比较例中，都是虽然有微小的漏电流，但是VGS≤Vth时IDS≈0。如果Vth<VGS，则IDS－VGS的关系大致分为3个区间而变化。第1区间包括VGS较小的范围，是成为IDS相对于VGS向下凸的非线性关系的区间。如果VGS>Vth，则在图11中由于VDS较小为0.1V，所以晶体管10在线性区域中动作，在原理上IDS相对于VGS以1次函数增加。但是，在本实施例(三角)中，第1区间的起始(VGS处于Vth附近的情况)如图6A、图6B所示，仅第1源极区域14的长度LS1的部分作为导通沟道发挥功能，但随着VGS增大，如图6C、图6D所示，导通区域逐渐向第1连接部18A的正下方的第1体区域18扩大。因此，在本实施例(三角)中，难以明确地论述第1区间中的IDS相对于VGS的增加趋势。但是，大致可看作呈现向下凸的非线性关系。在图11的本实施例(三角)中，第1区间大约是2.0V(＝Vth)<VGS≤2.5V～3.0V。
第1连接部18A的正下方的第1体区域18逐渐作为导通区域而持续扩大，最终直到Y方向的全长成为导通区域为止是第2区间。根据图8，当LB1＝3.00μm时，Y方向的全长成为导通区域的是VGS＝9.0V，第2区间也可以看作2.5V～3.0V<VGS≤9.0V。如图8中那样导通区域的扩大幅度大约以VGS的2次函数增大，所以在第2区间中Wg以VGS的2次函数增大。在图11中，由于VDS＝0.1V，所以第2区间中的晶体管10成为线性区域中的动作，进而，如果考虑到gm是IDS/VGS、并且gm与Wg成比例，则在原理上第2区间中的IDS会以VGS的3次函数增大，但在图11中由于在半导体装置1的面积上有限制，所以能够物理性地通电的电流也表现出受到限制的趋向。因而，第2区间中的IDS相对于VGS的关系可以作为向上凸的非线性关系来理解。
第3区间是Y方向的全长为导通区域的区间。此时，关于IDS的VGS依存性，半导体装置1的面积带来的限制为支配性的，呈现收敛趋势，IDS相对于VGS为斜率较小的线性关系(在本实施例(三角)中是图11中的点线dIDS/dVGS<0.1)。希望的是，成为RDS(on)被最大地降低了的动作状态，半导体装置1的通常动作在相当于第3区间的条件下驱动。
在图11中，将本实施例(三角)与比较例1(圆)(平行型)及比较例2(菱形)(平行型+正交型，LS1＝2.00μm，LB1＝10.0μm)进行比较。可知，首先，在VGS较小的范围中，在比较例1(圆)中，如图4A、图4B所示，不依存于VGS的大小而Y方向的全长被作为导通区域使用，所以即使是与其他水平(三角、菱形)相同的Vth，gm也较大，IDS的上升也相对较快(图11中的第1区间中的虚线gm大)。因此，要求软启动的导通时的耐量存在不足的情况如已经通过表1的水平1所表示的那样。相对于此，在本实施例(三角)和比较例2(菱形)中，由于都是LS1/LB1为1/5，所以gm较小，IDS的上升也相对较慢(图11中的第1区间中的虚线gm小)。因此，要求软启动的导通时的耐量相对地提高，能够扩大安全动作区域。关于比较例2(菱形)，是已经通过表1的水平3表示的那样的。
接着，在VGS较大的范围中，比较例1(圆)由于原本Y方向的全长是导通区域，所以能够增大IDS直到受到半导体装置1的面积限制。另一方面，比较例2(菱形)由于LB1＝10.0μm，所以即使使VGS变大也无法将Y方向的全长作为导通区域，无法使IDS增大。在比较例2(菱形)中，主要原因与其他水平(圆、三角))不同，在第2区间中IDS相对于VGS成为向上凸的非线性关系是并非受到半导体装置1的面积限制而是受到有效的Wg的限制的结果。即，在比较例2(菱形)和其他水平(圆、三角)中，当将半导体装置1的面积扩大了时在第3区间中收敛的IDS的增大幅度上存在差异，比较例2(菱形)无法与其他水平(圆、三角)相同地增大IDS。相对于此，本实施例(三角)中，与比较例2(菱形)相同，LS1/LB1＝1/5，并且通过将LB1向3.00μm缩短，能够在VGS较大的范围中将Y方向的全长作为导通区域，能够呈现与比较例1(圆)一致的趋势。
即，本实施例(三角)可以说是这样的技术，即：将虽然在导通时的耐量上有不足但能够降低RDS(on)的比较例1(圆)、以及相反虽然能够提高导通时的耐量但RDS(on)增大的比较例2(菱形)的各自的长处提取，以根据VGS的大小将优点区分使用的形式兼顾了本来处于此消彼长的关系的导通时的耐量提高和RDS(on)降低。
进而，在本实施例中，特征在于，为了使需要导通(软启动)时的耐量提高的VGS较小的范围、和要求RDS(on)的降低的VGS较大的范围远离，有意地将第1区间和第2区间扩大，使第3区间开始的VGS尽可能大。例如，如果要求RDS(on)的降低的通常动作的驱动条件是VGS＝9.0V，则极端地讲只要在VGS＝9.0V时能够实现RDS(on)降低即可，在VGS<9.0V时，与降低RDS(on)相比，可以更重视降低gm。这在更重视导通时的耐量提高的情况下特别有用。在该意义下，将第1区间与第2区间区别并不重要。由于在第3区间中能够利用Y方向的全长作为导通区域，所以如果设第3区间中的最小的驱动电压为VGSy[V]，则只要知道LB1，就能够唯一地求出VGSy以使LB1＝－0.024×(VGSy)2+0.633×VGSy－0.721的关系成立。已经说明了适合于获得本公开技术的效果的驱动电压为4.0V≤VGS≤12.0V是有效的。由于最小的VGS是4.0V，所以如果将阈值(Vth)设想为2.0V左右，则优选的是调整第3区间以使得成为从Vth经过第1区间和第2区间离开2.0V以上的驱动条件。即，希望成为VGSy－Vth≥2.0V。此外，由于典型地使用的条件是7.0V≤VGS≤10.0V，所以也可以调整第3区间以使得成为从阈值(Vth)经过第1区间和第2区间离开5.0V以上的驱动条件(即VGSy－Vth≥5.0V)。
如果进一步说明在图11中呈现的本实施例的特征，则在本实施例(三角)中可以举出成为第3区间而最终IDS相对于VGS表现出收敛趋势。在本实施例中，由于在VGSy之前不处于能够充分地降低RDS(on)的状态，所以在VGSy之前没有IDS相对于VGS的收敛趋势，在VGSy附近最终达到收敛趋势(斜率小的线性关系)。所谓收敛趋势、或斜率小的线性关系，是指IDS对于VGS的微分值小于0.1A/V(图11中的点线dIDS/dVGS<0.1)。在本实施例中，在达到VGSy附近(最小是VGSy－1.0V)之前，IDS对于VGS的微分值不会低于0.1A/V，此外在VGS≥VGSy时IDS对于VGS的微分值变得小于0.1A/V。在比较例1(圆)及比较例2(菱形)中看不到这样的特征。在比较例1(圆)中，虽然无法定义相当于VGSy的驱动电压，但与本实施例(三角)相比相对较快地开始表现出IDS相对于VGS的收敛趋势。在比较例2(菱形)中，相反，得不到IDS对于VGS的微分值小于0.1A/V之程度的收敛趋势。本实施例(三角)和比较例1(圆)及比较例2(菱形)的IDS－VGS的形态的差别起因于有效的Wg的VGS依存性的差异。
因而，希望的是在LB1＝－0.024×(VGSy)2+0.633×VGSy－0.721的关系成立的VGSy时，VGSy－Vth≥2.0V的关系成立，进而至少希望的是在VGS≥VGSy时，IDS对于VGS的微分值比0.1A/V小。更希望的是VGSy－Vth≥5.0V成立。但是，即使是VGS≥VGSy的范围，处于不会VGS过大而导致晶体管10损坏的范围也是条件。
如以上这样，关于本实施方式的半导体装置1，在第1沟槽17延伸的第1方向(Y方向)上交替且周期性地设置有第1源极区域14、和第1体区域18与第1源极电极11连接的第1连接部18A的第1纵型场效应晶体管10中，如果设第1方向上的1个源极区域14的长度为LS[μm]，设第1方向上的第1连接部18A的长度为LB[μm]，则LS相对于LB的比是1/7以上且1/3以下，对于以第1源极电极11的电位为基准向第1栅极导体15施加的半导体装置1的规格值的电压VGS[V]，LB≤－0.024×(VGS)2+0.633×VGS－0.721成立。
在本实施方式中说明的纵型场效应晶体管能够在VGS较小时限制Wg而提高导通时的耐量，在VGS较大时扩大有效的Wg而降低导通电阻。由于没有如专利文献2中那样为使Vztc进入到Vth1与Vth2之间而分开制作Vth1和Vth2的区域、进而必须将Vth1的值与Vth2的值之间扩大一定程度地设置的情况，所以特别能够广泛地对应于要求以阈值(Vth)较低的设定驱动的情况等所希望的驱动条件。因而，本公开的晶体管10也可以不具有当向晶体管10通电时对第1栅极导体15施加的电压的阈值在半导体装置1的面内不同的区域。
以上，基于实施方式对本公开的半导体装置进行了说明，但本公开并不限定于该实施方式。只要不脱离本公开的主旨，对本实施方式施以本领域技术人员想到的各种变形后的形态、或将实施方式的一部分构成要素组合而构建的其他形态也包含在本公开的范围内。
产业上的可利用性
具备本公开的纵型场效应晶体管的半导体装置能够作为对电流路径的导通状态进行控制的装置广泛地使用。
标号说明
1 半导体装置
10 晶体管(第1纵型场效应晶体管)
11 第1源极电极
12、13 部分
14 第1源极区域
15 第1栅极导体
16 第1栅极绝缘膜
17 第1沟槽
18 第1体区域
18A 第1连接部
19 第1栅极电极
20 晶体管(第2纵型场效应晶体管)
21 第2源极电极
22、23 部分
24 第2源极区域
25 第2栅极导体
26 第2栅极绝缘膜
27 第2沟槽
28 第2体区域
28A 第2连接部
29 第2栅极电极
30 金属层
32 半导体衬底
33 低浓度杂质层或漂移层
34 层间绝缘层
35 钝化层
40 半导体层
90C 边界
110 第1槽部
111 第1源极电极焊盘
119 第1栅极电极焊盘
121 第2源极电极焊盘
129 第2栅极电极焊盘
210 第2槽部

Claims (10)

1.一种半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，
具备纵型场效应晶体管，该纵型场效应晶体管具有：
半导体衬底，由硅构成，包含第1导电型的杂质；
低浓度杂质层，在上述半导体衬底上与其相接而形成，包含比上述半导体衬底的上述第1导电型的杂质的浓度低浓度的上述第1导电型的杂质；
与上述第1导电型不同的第2导电型的体区域，形成在上述低浓度杂质层的表面；
上述第1导电型的源极区域，形成在上述体区域的表面；
源极电极，与上述源极区域电连接；
多个沟槽，在与上述半导体衬底的上表面平行的第1方向上延伸，并且在与上述第1方向正交的第2方向上等间隔地从上述低浓度杂质层的上表面将上述体区域贯通而形成到直至上述低浓度杂质层的一部分为止的深度；
栅极绝缘膜，以将上述多个沟槽的表面的至少一部分覆盖的方式形成；
栅极导体，形成在上述栅极绝缘膜上；以及
连接部，将上述体区域与上述源极电极电连接；
上述半导体衬底和上述低浓度杂质层的一部分作为上述纵型场效应晶体管的漏极区域发挥功能；
在上述纵型场效应晶体管中，在上述第1方向上交替且周期性地设置有上述源极区域和上述连接部；
设上述第1方向上的1个上述源极区域的长度为LS[μm]，设上述第1方向上的1个上述连接部的长度为LB[μm]，则
LS相对于LB的比为1/7以上且1/3以下；
对于以上述源极电极的电位为基准向上述栅极导体施加的上述半导体装置的规格值的电压VGS[V]，
LB≤－0.024×(VGS)2+0.633×VGS－0.721成立。
2.一种半导体装置，是能够面朝下安装的芯片尺寸封装型的半导体装置，其特征在于，
具备纵型场效应晶体管，该纵型场效应晶体管具有：
半导体衬底，由硅构成，包含第1导电型的杂质；
低浓度杂质层，在上述半导体衬底上与其相接而形成，包含比上述半导体衬底的上述第1导电型的杂质的浓度低浓度的上述第1导电型的杂质；
与上述第1导电型不同的第2导电型的体区域，形成在上述低浓度杂质层的表面；
上述第1导电型的源极区域，形成在上述体区域的表面；
源极电极，与上述源极区域电连接；
多个沟槽，在与上述半导体衬底的上表面平行的第1方向上延伸，并且在与上述第1方向正交的第2方向上等间隔地从上述低浓度杂质层的上表面将上述体区域贯通而形成到直至上述低浓度杂质层的一部分为止的深度；
栅极绝缘膜，以将上述多个沟槽的表面的至少一部分覆盖的方式形成；
栅极导体，形成在上述栅极绝缘膜上；以及
连接部，将上述体区域与上述源极电极电连接；
上述半导体衬底和上述低浓度杂质层的一部分作为上述纵型场效应晶体管的漏极区域发挥功能；
在上述纵型场效应晶体管中，在上述第1方向上交替且周期性地设置有上述源极区域和上述连接部；
设上述第1方向上的1个上述源极区域的长度为LS[μm]，设上述第1方向上的1个上述连接部的长度为LB[μm]，则
LS相对于LB的比即LS/LB为1/7以上且1/3以下；
上述半导体装置在平面视图中是矩形；
对上述纵型场效应晶体管瞬时地通过规定电流时的损耗功率[W]除以上述半导体装置的芯片面积[mm2]而得到的损耗功率面积比为6.40[W/mm2]以上。
3.如权利要求1或2所述的半导体装置，其特征在于，
1.50μm≤LB<3.50μm成立。
4.如权利要求3所述的半导体装置，其特征在于，
2.50μm≤LB≤3.20μm成立。
5.如权利要求1或2所述的半导体装置，其特征在于，
上述半导体装置在平面视图中是一边为3.05mm以下的正方形。
6.如权利要求5所述的半导体装置，其特征在于，
上述半导体装置的厚度是345μm以上。
7.如权利要求1或2所述的半导体装置，其特征在于，
不具有在对上述纵型场效应晶体管通电时向上述栅极导体施加的电压的阈值在上述纵型场效应晶体管的面内不同的区域。
8.如权利要求1或2所述的半导体装置，其特征在于，
上述源极电极具有接触插塞，该接触插塞延伸直至到达上述体区域的深度；
上述接触插塞沿着上述第1方向延伸，且设置在上述第2方向上的上述沟槽与沟槽之间的位置；
上述接触插塞的侧面与上述源极区域及上述连接部接触。
9.如权利要求1所述的半导体装置，其特征在于，
设以上述源极电极的电位为基准向上述栅极导体施加了电压VGS[V]时从上述漏极区域向上述源极区域流动的电流为IDS[A]，
设上述纵型场效应晶体管的阈值为Vth[V]，并且设LB＝－0.024×(VGS)2+0.633×VGS－0.721的关系成立的VGS为VGSy[V]，则VGSy－Vth≥2.0V的关系成立；
VGS≥VGSy时的IDS的基于VGS的微分值在上述纵型场效应晶体管不至于损坏的范围内比0.1A/V小。
10.如权利要求9所述的半导体装置，其特征在于，
VGSy－Vth≥5.0V的关系成立。
CN202180050391.6A 2020-10-23 2021-10-21 半导体装置 Active CN115956297B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063104786P 2020-10-23 2020-10-23
US63/104,786 2020-10-23
PCT/JP2021/038941 WO2022085765A1 (ja) 2020-10-23 2021-10-21 半導体装置

Publications (2)

Publication Number Publication Date
CN115956297A true CN115956297A (zh) 2023-04-11
CN115956297B CN115956297B (zh) 2023-09-08

Family

ID=81290674

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180050391.6A Active CN115956297B (zh) 2020-10-23 2021-10-21 半导体装置

Country Status (5)

Country Link
US (1) US11735655B2 (zh)
EP (1) EP4187617A4 (zh)
JP (1) JP7179236B2 (zh)
CN (1) CN115956297B (zh)
WO (1) WO2022085765A1 (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104441A (ja) * 1991-02-27 1994-04-15 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
US20070132014A1 (en) * 2003-11-29 2007-06-14 Koninklijke Philips Electronics N.V. Trench insulated gate field effect transistor
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
JP2015162578A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
CN105409006A (zh) * 2013-07-16 2016-03-16 松下知识产权经营株式会社 半导体装置
CN106024609A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
JP2019201217A (ja) * 2014-04-15 2019-11-21 ローム株式会社 半導体装置および半導体装置の製造方法
WO2019244387A1 (ja) * 2018-06-19 2019-12-26 パナソニックＩｐマネジメント株式会社 半導体装置
JP2020167337A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5288653A (en) * 1991-02-27 1994-02-22 Nec Corporation Process of fabricating an insulated-gate field effect transistor
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP3999225B2 (ja) 2004-01-27 2007-10-31 松下電器産業株式会社 半導体装置およびその製造方法
US7372088B2 (en) 2004-01-27 2008-05-13 Matsushita Electric Industrial Co., Ltd. Vertical gate semiconductor device and method for fabricating the same
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置
JP6566512B2 (ja) 2014-04-15 2019-08-28 ローム株式会社 半導体装置および半導体装置の製造方法
CN107636835B (zh) 2015-12-11 2021-03-19 富士电机株式会社 半导体装置及制造方法
JP6104441B1 (ja) 2016-08-22 2017-03-29 日本シーム株式会社 食品入り包装容器の分離機
WO2018052098A1 (ja) * 2016-09-14 2018-03-22 富士電機株式会社 半導体装置およびその製造方法
JP6817116B2 (ja) * 2017-03-14 2021-01-20 エイブリック株式会社 半導体装置
US10340372B1 (en) * 2017-12-20 2019-07-02 Semiconductor Components Industries, Llc Transistor device having a pillar structure
JP2019161103A (ja) 2018-03-15 2019-09-19 株式会社東芝 半導体装置
JP7326725B2 (ja) 2018-11-08 2023-08-16 富士電機株式会社 半導体装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06104441A (ja) * 1991-02-27 1994-04-15 Nec Corp 絶縁ゲート電界効果トランジスタの製造方法
US20070132014A1 (en) * 2003-11-29 2007-06-14 Koninklijke Philips Electronics N.V. Trench insulated gate field effect transistor
JP2007266505A (ja) * 2006-03-29 2007-10-11 Toshiba Corp 電力用半導体素子
CN105409006A (zh) * 2013-07-16 2016-03-16 松下知识产权经营株式会社 半导体装置
JP2015162578A (ja) * 2014-02-27 2015-09-07 住友電気工業株式会社 ワイドバンドギャップ半導体装置およびその製造方法
JP2019201217A (ja) * 2014-04-15 2019-11-21 ローム株式会社 半導体装置および半導体装置の製造方法
CN106024609A (zh) * 2016-07-12 2016-10-12 杭州士兰集成电路有限公司 沟槽功率器件及制作方法
WO2018123799A1 (ja) * 2016-12-27 2018-07-05 パナソニックＩｐマネジメント株式会社 半導体装置
WO2019244387A1 (ja) * 2018-06-19 2019-12-26 パナソニックＩｐマネジメント株式会社 半導体装置
JP2020167337A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
EP4187617A4 (en) 2024-02-14
CN115956297B (zh) 2023-09-08
US20230223471A1 (en) 2023-07-13
JP7179236B2 (ja) 2022-11-28
JPWO2022085765A1 (zh) 2022-04-28
WO2022085765A1 (ja) 2022-04-28
EP4187617A1 (en) 2023-05-31
US11735655B2 (en) 2023-08-22

Similar Documents

Publication Publication Date Title
US6229180B1 (en) MOS type semiconductor apparatus
CN103650147B (zh) 半导体装置
US10672878B2 (en) Silicon carbide semiconductor device
JPH0465878A (ja) 半導体装置
CN104282686B (zh) 宽带隙半导体装置
US9620595B2 (en) Semiconductor device
CN117096190A (zh) 具有高dv/dt能力的功率开关装置及制造这种装置的方法
JP4971848B2 (ja) 低スイッチング損失、低ノイズを両立するパワーｍｏｓ回路
JP7127389B2 (ja) 炭化珪素半導体装置
JP2007115888A (ja) 半導体装置
CN111066148B (zh) 半导体装置
CN115956297A (zh) 半导体装置
CN115152032B (zh) 半导体装置
US11670634B2 (en) Semiconductor device
JP6964564B2 (ja) 半導体装置
JP6182921B2 (ja) Ｍｏｓ型半導体装置
JP2021103731A (ja) 半導体装置および集積回路
US11710734B2 (en) Cascode-connected JFET-MOSFET semiconductor device
US10847616B2 (en) Semiconductor device, method of manufacturing semiconductor device, and semiconductor package
CN112768521B (zh) 横向双扩散金属氧化物半导体器件
US9041097B2 (en) Semiconductor device
US20230260989A1 (en) Semiconductor device
WO2023228587A1 (ja) 半導体装置および電力変換装置
KR20200003593A (ko) 반도체장치
TW202114231A (zh) 開關速度可調的igbt與超級結mosfet組合器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant