CN109873030A - 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件 - Google Patents

具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件 Download PDF

Info

Publication number
CN109873030A
CN109873030A CN201811453294.8A CN201811453294A CN109873030A CN 109873030 A CN109873030 A CN 109873030A CN 201811453294 A CN201811453294 A CN 201811453294A CN 109873030 A CN109873030 A CN 109873030A
Authority
CN
China
Prior art keywords
gate
trench
contact structures
semiconductor devices
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811453294.8A
Other languages
English (en)
Inventor
R.西米尼克
W.贝格纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN109873030A publication Critical patent/CN109873030A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及一种半导体器件（500），其具有栅极结构（150），该栅极结构从第一表面（101）延伸到碳化硅本体（100）中，其中栅极结构（150）沿平行于第一表面（101）的第一水平方向（191）的宽度（w1）小于栅极结构（150）的垂直于第一表面（101）的垂直伸展（v1）。接触结构（315）从第一表面（101）延伸到碳化硅本体（100）中，其中栅极结构（150）和接触结构（315）沿第一水平方向（191）交替。碳化硅本体（100）中的屏蔽区域（160）邻接于接触结构（315）的底部并且沿着第一水平方向（191）与栅极结构（150）间隔开。

Description

具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件
背景技术
基于碳化硅（SiC）的半导体器件受益于碳化硅的高带隙和高击穿强度。但是在SiC半导体本体与介电层、例如SiC-MOSFET（SiC金属氧化物半导体场效应晶体管）的晶体管单元的栅极电介质之间的界面处形成高数量的界面态，所述界面态根据SiC-MOSFET的运行状态可以被或多或少的载流子占据。占据界面态的载流子影响自由载流子的迁移率和浓度，所述自由载流子在晶体管单元的导通状态下形成场控晶体管沟道。另外，SiC的高击穿强度通常没有充分利用，因为在栅极电介质中出现的场强和栅极电介质的可靠性经常限制SiC-MOSFET的耐压强度。
技术领域
本申请涉及一种SiC半导体器件，该SiC半导体器件可以极大地利用碳化硅的固有击穿电场强度。
发明内容
本申请的目的通过独立权利要求的主题实现。从属权利要求涉及其他实施方式。
本公开内容涉及一种具有栅极结构、接触结构和屏蔽区域的半导体器件。栅极结构从第一表面延伸到碳化硅本体中。栅极结构的沿平行于第一表面的第一水平方向的宽度小于栅极结构的垂直于第一表面的垂直伸展。接触结构同样从第一表面延伸到碳化硅本体中。栅极结构和接触结构沿第一水平方向交替。屏蔽区域在碳化硅本体中与接触结构的底部相邻地构造并且沿着第一水平方向与栅极结构间隔开。
本公开内容还涉及一种具有栅极结构和接触结构的半导体器件，所述栅极结构和接触结构分别从第一表面延伸到碳化硅本体中。栅极结构和接触结构沿平行于第一表面的第一水平方向彼此交替。在栅极结构和接触结构之间的碳化硅本体的台面部分中构造有体区。沿着接触结构的底部，构造有体区的导电类型的屏蔽区域，并且该屏蔽区域沿着第一水平方向与栅极结构间隔开。具有漂移区的漂移结构与体区形成第一pn结并且与接触结构形成肖特基接触。
本公开内容还涉及一种具有栅极结构和接触结构的半导体器件，所述栅极结构和接触结构分别从第一表面延伸到碳化硅本体中，其中栅极结构和接触结构沿平行于第一表面的第一水平方向彼此交替。栅极结构具有栅极电介质和栅电极，其中栅电极具有金属结构的与栅极电介质相邻的第一部分。接触结构具有金属结构的与碳化硅本体相邻的第二部分。沿着接触结构的底部，在碳化硅本体中构造屏蔽区域，该屏蔽区域沿着第一水平方向与栅极结构间隔开。
最后，本公开内容涉及一种用于制造半导体器件的方法。构造碳化硅衬底，其具有主层、在主层的一部分上构造的体层以及在体层的一部分上构造的源极层，其中体层的导电类型与源极层的和在主层中构造的漂移层的导电类型相反。构造栅极沟槽和接触沟槽，其延伸穿过源极层和体层并且沿平行于碳化硅衬底的第一主面的第一水平方向交替。在栅极沟槽中构造栅极电介质。构造金属结构，其在栅极沟槽中具有与栅极电介质相邻的第一部分并且在接触沟槽中具有第二部分。第二部分邻接于由体层的部分构成的体区和由源极层的部分构成的源极区域。去除金属结构的将第一部分与第二部分连接的第三部分。
通过阅读以下详细描述并观察附图，所公开的主题的其他特征和优点对于本领域技术人员变得显而易见。
附图说明
附图促进了对本发明的更深入的理解，涵盖在本公开内容中并构成本公开内容的一部分。附图示出了本发明的实施方式，并结合说明书解释了本发明的原理。通过理解以下详细描述，得出本发明的其他实施方式和有意的优点。
图1是根据一种实施方式的具有沟槽栅极和沟槽接触部的SiC半导体器件的一部分的示意性横截面，该实施方式具有栅极结构的大于1的纵横比。
图2A是根据一种实施方式的具有沟槽栅极和沟槽接触部的SiC半导体器件的一部分的示意性横截面，该实施方式具有与沟槽接触部的肖特基接触，其中沟槽接触部的垂直伸展对应于沟槽栅极的垂直伸展。
图2B是根据一种实施方式的SiC半导体器件的一部分的示意性横截面，该实施方式具有与沟槽接触部的肖特基接触，其中沟槽接触部的垂直伸展大于沟槽栅极的垂直伸展。
图3是根据一种实施方式的具有沟槽栅极和沟槽接触部的SiC半导体器件的一部分的示意性横截面，该实施方式具有以下金属结构，该金属结构具有在沟槽栅极中的第一部分和在沟槽接触部中的第二部分。
图4是根据一种实施方式的SiC半导体器件的一部分的示意性横截面，该实施方式具有以下体区，所述体区具有沿着沟槽接触部更重掺杂的接触部分。
图5A是根据一种实施方式的具有沟槽栅极和沟槽接触部的SiC半导体器件的一部分的示意性横截面，该实施方式具有以下沟槽栅极，该沟槽栅极的侧壁平行于（11-20）晶面延伸。
图5B是根据另一种实施方式的SiC半导体器件的一部分的示意性横截面，该实施方式具有以下沟槽栅极，该沟槽栅极的侧壁平行于（1-100）晶面延伸。
图5C是根据另一种实施方式的SiC半导体器件的一部分的示意性横截面，该实施方式具有重掺杂的接触部分和与沟槽接触部的肖特基接触。
图5D是根据另一种实施方式的SiC半导体器件的一部分的示意性横截面，该实施方式具有重掺杂的接触部分、屏蔽区域和沿深沟槽接触部的肖特基接触。
图6是根据一种实施方式的用于制造具有沟槽栅极和沟槽接触部的半导体器件的方法的简化流程图。
图7A是根据一种实施方式的用于示出用于制造具有沟槽栅极和沟槽接触部的半导体器件的方法的碳化硅衬底的一部分的示意性横截面，该实施方式具有在构造具有源极层、体层及漂移层的碳化硅衬底之后同时构造沟槽栅极和沟槽接触部的金属结构。
图7B是图7A的碳化硅衬底的部分在引入栅极沟槽和接触沟槽之后的示意性横截面。
图7C是图7B的碳化硅衬底的部分在栅极沟槽中构造栅极电介质之后的示意性横截面。
图7D是图7C的碳化硅衬底的部分在构造金属结构之后的示意性横截面，其中该金属结构具有在栅极沟槽中的第一部分和在接触沟槽中的第二部分。
图8A是根据另一种实施方式的用于示出用于制造具有沟槽栅极和沟槽接触部的半导体器件的另一方法的碳化硅衬底的一部分的示意性横截面，该另一种实施方式具有在构造具有源极层、体层及漂移层的碳化硅衬底之后同时构造沟槽栅极和沟槽接触部的金属结构。
图8B是根据图8A的衬底部分在借助注入掩模来构造体区的重掺杂接触部分的掺杂区和用于屏蔽区域的掺杂区之后的示意性横截面。
图8C是根据图8B的衬底部分在去除注入掩模之后的示意性横截面。
图8D是根据图8C的衬底部分在构造沟槽蚀刻掩模之后的示意性横截面。
图8E是根据图8D的衬底部分在构造栅极沟槽和接触沟槽之后的示意性横截面。
图8F是根据图8E的衬底部分在构造牺牲氧化物之后的示意性横截面。
图8G是根据图8F的衬底部分在去除牺牲氧化物之后的示意性横截面。
图8H是根据图8G的衬底部分在构造栅极介电层之后的示意性横截面。
图8I是根据图8H的衬底部分在构造蚀刻掩模之后的示意性横截面。
图8J是根据图8I的衬底部分在从接触沟槽中去除栅极介电层的一部分之后的示意性横截面。
图8K是根据图8J的衬底部分在构造金属结构之后的示意性横截面，其中该金属结构具有在栅极沟槽中的第一部分和在接触沟槽中的第二部分。
图8L是根据图8K的衬底部分在去除金属结构在栅极沟槽和接触沟槽外部的第三部分之后的示意性横截面。
图9A是根据一种实施方式的碳化硅衬底的一部分的示意性横截面，该实施方式包括在构造体区的接触部分的掺杂区之后经由通过沟槽底部的注入来构造屏蔽区域。
图9B是根据图9A的衬底部分在构造沟槽蚀刻掩模之后的示意性横截面。
图9C是根据图9B的衬底部分在构造栅极沟槽和接触沟槽之后的示意性横截面。
图9D是根据图9C的衬底部分在构造牺牲氧化物之后的示意性横截面。
图9E是根据图9D的衬底部分在借助注入掩模构造用于屏蔽区域的掺杂区之后的示意性横截面。
图9F是根据图9E的衬底部分在构造栅极介电层之后的示意性横截面。
图9G是根据图9F的衬底部分在从接触沟槽中去除栅极介电层的一部分之后的示意性横截面。
图10是根据一种实施方式的SiC半导体器件的一部分的横截面中的屏蔽区域中的掺杂物分布的示意图。
具体实施方式
在以下详细描述中参考附图，所述附图构成公开内容的一部分，并且在所述附图中为了说明目的而示出特定实施例。在该上下文中，方向术语如“上侧”，“底部”，“正面”，“反面”，“在前面”，“在后面”等参考刚刚所描述的附图的定向。因为实施例的组件可以沿不同定向来定位，所以方术语仅用于说明，并且不应被解释为以任何方式进行限制。
术语“有”、“包含”、“包括”、“具有”等在下文中是开放式的术语，其一方面指示所述元素或特征的存在，另一方面不排除其他元素或特征的存在。除非上下文另有明确说明，否则不定冠词和定冠词均包括复数和单数。
一些附图通过除了掺杂类型之外的说明“ - ”或“+”来表示相对掺杂物浓度。例如“n-”表示小于“n”掺杂区的掺杂物浓度的掺杂物浓度，而“n +”掺杂区具有比“n”掺杂区更高的掺杂物浓度。除非另有说明，否则相对掺杂物浓度的说明并不意味着具有相同相对掺杂物浓度说明的掺杂区必须具有相同的绝对掺杂物浓度。例如，两个不同的“n”掺杂区可以具有相同或不同的绝对掺杂物浓度。
术语“电连接”描述了电连接元件之间的低电阻连接，例如相关元件之间的直接接触或经由金属和/或重掺杂半导体的连接。术语“电耦合”包括：在“电耦合”的元件之间可以存在一个或多个位于其间的和适合于信号传输的元件，例如以下元件，所述元件可控制成，使得所述元件在第一状态下可以建立低电阻连接并且在第二状态下可以产生高电阻去耦。
图1示出了具有晶体管单元TC的半导体器件500。半导体器件500可以是IGFET（绝缘栅场效应晶体管）、例如MOSFET（金属氧化物半导体FET）、IGBT（绝缘栅双极型晶体管）或MCD（MOS受控的二极管），其中半导体器件500除了晶体管单元TC之外，还可以具有其他半导体元件、例如一个或多个二极管结构、例如pn二极管或肖特基二极管。
半导体器件500基于由单晶碳化硅（SiC）、例如2H-SiC（2H多型体的碳化硅）、6H-SiC或15R-SiC构成的碳化硅本体100。根据一种实施方式，碳化硅本体100的材料是4H-SiC。碳化硅本体100的正面上的第一表面101是平面的或肋状的。平面第一表面101上或肋状第一表面101的中间平面上的法线104限定垂直方向。平行于平面第一表面101或肋状第一表面101的中间平面的方向是水平方向或横向方向。
在背面，碳化硅本体100具有平行于第一表面101的第二表面102。第一表面101和第二表面102之间的碳化硅本体100的总厚度可以是几百纳米到几微米。
在碳化硅本体100中构造有漂移结构130，其具有沿第二表面102的至少一个重掺杂的接触部分139和在第一表面101与重掺杂的接触部分139之间的第一导电类型的较弱掺杂的漂移区131。在晶体管单元TC导通状态下，负载电流在垂直方向上经过漂移区131流动。漂移区131的垂直伸展和漂移区131中的掺杂基本上确定半导体器件500的截止能力。
漂移结构130包括在晶体管单元TC和第二表面102之间的所有掺杂区，并且除了漂移区131和接触部分139之外还可以具有其他掺杂区、例如明显比比漂移区131更重掺杂的并且将漂移区131与接触部分139分离的缓冲层138以及在晶体管单元TC和漂移区131之间的漂移区131的导电类型的其他掺杂区。
晶体管单元TC沿着从第一表面101延伸到碳化硅本体100中的栅极结构150来构造。栅极结构150可以对晶体碳化硅本体100的晶格进行定性，使得栅极结构150的两个侧面都平行于碳化硅本体100的主晶面延伸。例如，栅极结构150的与横截面平面正交延伸的两个侧壁位于（11-20）晶面中。
栅极结构150包括栅电极155以及栅极电介质159，该栅电极155例如可以通过栅极金属化部330与半导体器件500的栅极端子G电连接，该栅极电介质159将栅电极155与碳化硅本体100分离。栅极电介质159的层厚度可小于200nm，例如小于100nm。栅极结构150可以是条带栅极，其中沿平行于第一表面101和正交于横截面平面的第二水平方向的纵向伸展至少是栅极结构150的沿平行于横截面平面中的第一表面101的第一水平方向191的宽度w1的五倍。
在分别两个相邻的栅极结构150之间，接触结构315从第一表面101延伸到碳化硅本体100中。栅极结构150和接触结构315沿着第一水平方向191交替。分别一个栅极结构150和接触结构315横向限定碳化硅本体100的台面部分190。
在台面部分190中，构造与第一导电类型互补的第二导电类型的体区120。体区120在台面部分 190中与漂移结构130、例如与漂移区131形成第一pn结pn1，以及与构造在第一表面101和体区120之间的源极区域110形成第二pn结pn2。源极区域110和体区120分别直接邻接于相应的栅结构150以及接触结构315。
每个晶体管单元TC的体区120和源极区域110经由第一负载电极310与半导体器件500的第一负载端子L1电连接。重掺杂接触部分139经由第二负载电极320与半导体器件500的第二负载端子L2电连接。
在接触结构315和漂移结构130之间构造有屏蔽区域160，其直接邻接于接触结构315的底部。屏蔽区域160可邻接于体区120，相对于接触结构315的中心轴线对称地构造并且沿着接触结构315的垂直侧壁的下面部分延伸。屏蔽区域160平行于第一水平方向191的水平宽度w4可以大于接触结构的水平宽度w2，但其尺寸确定成，使得屏蔽区域160横向与栅极结构150间隔开。屏蔽区域160中最大掺杂物浓度距第一表面101的距离v4可以大于栅极结构150的垂直伸展v1。
栅电极155具有金属结构或由金属结构构成，其中金属结构可以由不同材料构成的多个子层组成。例如，栅电极155包括由第一金属或第一金属化合物构成的第一子层和由第二金属或第二金属化合物构成的填充结构，其中该第一子层直接邻接于栅极电介质159。
接触结构315连接到源极区域110、体区120和屏蔽区域160上，并且同样具有金属结构或由金属结构构成，其中该金属结构可以具有不同组成的多个子层。接触结构315和栅电极155可以具有相同的结构。
在基于具有金属结构的栅电极155的栅极结构150中，栅电极155沿着第二水平方向的纵向电阻即使在窄的栅极结构150的情况下也保持足够小，使得当以下情况时也可以保证晶体管单元TC的足够均匀的开关：栅极结构150的由栅极结构150的垂直伸展v1与其宽度的比率限定的纵横比被选择为大于1、例如大于1.5或大于2。
因此，晶体管单元TC可以更密集地封装，半导体器件500中场控晶体管沟道的总宽度可以增加并且因此大大降低半导体器件500的导通电阻。例如，相邻栅极结构150的中心到中心的距离p1可以减小到低于2μm，例如低于1μm或低于800nm。栅极结构150的宽度w1可以设置成小于600nm，例如小于400nm，或小于300nm。
另外，在第一表面101上构造的用于低电阻连接栅电极155的这样的远离栅极焊盘的部分的金属栅极引线可以省去。在部件正面上省去这种栅极引线增加了有源部件面积的比例。
因为栅极结构150和接触结构315所基于的沟槽可以利用相同的光刻掩模来定义，所以栅极结构150对于接触结构315的相对位置被很好地限定并且几乎不波动，使得台面部分190也可以非常窄地实施。例如，台面部分190的台面宽度w3小于500nm，例如小于400nm。
由于栅电极155材料的低的比电阻，也可以减小栅极结构150的垂直伸展v1以及接触结构315的垂直伸展v2。此外，随着栅极结构150的更小的垂直伸展v1和接触结构315的更小的垂直伸展v2，屏蔽区域160到第一表面101的距离也减小并且对于注入屏蔽区域160 而限定的掺杂物所需的注入能量变得更小。较低的注入能量又导致掺杂物的更小的横向散射，使得该方面也支持相邻栅极结构150和晶体管单元TC的更小的中心到中心的距离p1。此外，用于定义屏蔽区域160的注入掩模可以构造为没那么厚的硬掩模或光刻胶掩模，这导致进一步减少屏蔽区域160的横向伸展w4的偏差。
接触结构315的宽度w2同样可以小于600nm，例如小于400nm，例如最多300nm，其中栅极结构150和接触结构315的宽度w2、w4可以相等或彼此稍有不同。例如，接触结构315的宽度w2可以比栅极结构150的宽度w1大至少10％。
此外，屏蔽区域 160通过接触结构315的低电阻连接能够实现，在切换过程中将载流子更快地从屏蔽区域 160中导走或将载流子更快地输送到屏蔽区域 160中，并且因此改进了半导体器件500的开关性能。
用于屏蔽区域 160的掺杂物此外可以通过先前构造用于接触结构315的沟槽引入，其中注入可以以相对低的能量进行，并且因此掺杂物的横向散射（离散）低地发生，使得屏蔽区域 160相对于栅极结构150的距离良好地限定并且几乎不波动，因此屏蔽区域 160的宽度w4也可以很好地调节并且因此同样支持小的台面宽度w3。屏蔽区域 160减少漏极电位对体区120的影响，使得可以设置具有相对短的沟道、即具有栅极结构150的相对小的垂直伸展v1的晶体管单元TC。对于栅极结构150的纵横比的制造技术上限定的上限，减小垂直伸展v1导致横向宽度w1的进一步收缩。
通过接触沟槽的底部的注入减小了所需的注入能量，并且因此也减小了在碳化硅本体100中产生晶体缺陷的概率，所述晶体缺陷随后可以导致双极退化效应。
图2A示出了一种半导体器件500，其中屏蔽区域160与体区120间隔开，使得接触结构315的侧壁的下面部分直接邻接于漂移结构130。例如，漂移区131可邻接于接触结构315或漂移结构130的另一掺杂子区域、例如电流扩散层，其中所述另一子区域具有与漂移区131相同的导电类型，直接邻接于该漂移区131并且具有比漂移区131更高的掺杂物浓度，例如至少两倍、五倍或十倍。接触结构315和漂移结构130之间的界面形成肖特基接触SC，所述肖特基接触SC在其整体上用作第一负载端子L1和漂移结构130之间的肖特基二极管。在半导体器件500是SiC-MOSFET的情况下，肖特基接触SC在其整体上用作肖特基二极管，该肖特基二极管与本征体二极管SC电并联。
肖特基接触SC到晶体管单元TC中的集成引起，在半导体器件500的反向运行中首先非双极电流流经肖特基接触SC来代替双极电流流经第三pn结pn3。因为由肖特基接触SC构成的肖特基二极管的启动电压低于由第三pn结构成的pn二极管的启动电压，所以肖特基接触SC在一定程度内抑制在漂移区131内的双极电流流动，并且因此减少漂移区131中的载流子的复合以及局部发热，所述局部发热归因于载流子的复合。肖特基接触SC以这种方式抑制或衰减堆垛缺陷的生长，所述堆垛缺陷可以在充分加热的情况下从晶体缺陷出发沿着主晶面在SiC晶体中扩散，并且使晶体管单元TC的导通电阻Rdson变差。
在图2B中，半导体器件500具有接触结构315，所述接触结构的垂直伸展v2大于栅极结构150的垂直伸展v1，并且所述接触结构的横向宽度w2可以略大于栅极结构150的横向宽度w1。肖特基接触SC的有效面积大于图2A的实施方式中的肖特基接触SC的有效面积。附加地，图2B示出体区120，其沿着接触结构315具有重掺杂的接触部分129，在所述接触部分中掺杂物浓度明显高于体区120的在接触部分129之外的主要部分121中的掺杂物浓度，例如是主要部分121中的掺杂物浓度的至少两倍。主要部分121的其中构造晶体管沟道的子区域相对于对其横向布置的接触部分129进行屏蔽，由此减少了所述区域的清空。因此，晶体管单元TC可以设置有更短的晶体管沟道，由此能够进一步减小台面宽度。
图3示出了栅电极155以及接触结构315的细节，其中栅电极155和接触结构315可以具有相同的结构并且同时构造。栅电极155具有金属结构170的与栅极电介质159邻接的第一部分171。接触结构315具有金属结构170的直接与碳化硅本体100邻接的第二部分172。
金属结构170具有至少一个子层，该子层包含金属、金属化合物或金属合金或者由金属、金属化合物或金属合金构成。根据一种实施方式，金属结构170具有第一子层173和第二子层174，其中第一子层173在栅极结构150中的第一部分直接邻接于栅极电介质159并且第一子层173在接触结构315中的第二部分直接邻接于碳化硅本体100。
第一子层173可以设计为第二子层174的附着层。第一子层173的第一部分可以具有用于晶体管单元TC的在1.5V到8V的范围内的阈值电压的合适的输出功（Austrittsarbeit）。第一子层173的第二部分可以与碳化硅中的n掺杂区和p掺杂区形成良好的欧姆接触。
第一子层173的第二部分可以具有与第一子层173的第一部分不同的组成。例如，第一子层173的第二部分可以具有金属-碳化硅材料（金属-SiC材料），其可以至少部分地包含硅化金属，例如硅化镍、硅化铂或硅化钛。
根据一种实施方式，第一子层173的第一部分和第二部分具有相同的组成。例如，第一子层173的第一部分和第二部分至少包含钛（Ti）、钼（Mo）或钽（Ta）。根据一种实施方式，第一子层173的两个部分包含钛层、氮化钛层、钼层或氮化钼层、钽层或氮化钽层或由这样的层构成。
第二子层174可以包含具有良好填充特性的金属、金属化合物或金属合金。例如，第二子层174包含钨（W）。第二子层174的在金属结构170的第二部分172中的部分可以与第二子层174的在金属结构170的第一部分171中的部分具有相同的组成。
图4示出具有体区120的半导体器件500，所述体区沿着接触结构315具有重掺杂的接触部分129，在所述接触部分中掺杂物浓度明显高于体区120的在接触部分129之外的主要部分121中的掺杂物浓度。
半导体器件500具有从第一表面101延伸到碳化硅本体100中的栅极结构150以及从第一表面101延伸到碳化硅本体100中的接触结构315，其中栅极结构150和接触结构315沿平行于第一表面101的第一水平方向191彼此交替。在碳化硅本体100的在栅极结构150和接触结构315之间的台面部分190中， 构造有体区120，其具有邻接于栅极结构150的主要部分121并且在主要部分121和接触结构315之间具有邻接于接触结构315的接触部分129。体区120的导电类型的屏蔽区域160在接触结构315的底部处延伸并且沿着第一水平方向191与栅极结构150间隔开。
根据图5A至5D的半导体器件500是SiC-TMOSFET（SiC沟槽MOSFET）。部件正面上的第一负载电极310通过中间介电层210中的开口与接触结构315直接连接并且构成SiC-TMOSFET的源极端子S或与这样的源极端子S电连接。在SiC-TMOSFET的背面上处于第二表面102上并且直接邻接于接触部分139的负载电极320构成漏极端子D或与漏极端子D低电阻地电连接。栅极结构150具有与碳化硅本体100的SiC晶体中的主晶面平行的垂直侧壁。
图5A的SiC-TMOSFET包括直接邻接于体区120的屏蔽区域 160。体区120包括沿着接触结构315重掺杂的接触部分129。<0001>晶向在垂直于横截面平面的平面中相对于横截面平面倾斜了2°和12°之间的角度偏差，例如倾斜约4°。 <11-20>晶向平行于第一表面101并平行于横截面平面。 <1-100>晶向在垂直于横截面平面的平面中相对于<0001>晶向倾斜90°。台面部分190的垂直侧面是具有大致相同的载流子迁移率的（11-20）和（-1-120）晶面。
在图5B的SiC-TMOSFET中，<0001>晶向在垂直于横截面平面的平面中相对于横截面平面倾斜4°。 <11-20>晶向在垂直于横截面平面的平面中相对于<0001>晶向倾斜90°。 <1-100>晶向平行于第一表面101和横截面平面。台面部分190的垂直侧面位于具有高载流子迁移率的（1-100）和（-1100）晶面中。与图5A的SiC-TMOSFET相比，屏蔽区域160横向上进一步朝着相邻的栅极结构150的方向伸展。
在图5C中，屏蔽区域160与体区120间隔开，使得沿着接触结构315的侧壁在体区120和屏蔽区域160之间构造有肖特基接触SC。
图5D的SiC-TMOSFET具有接触结构315，所述接触结构比栅极结构150更深地延伸到碳化硅本体100中，使得在体区120和屏蔽区域160之间构造的肖特基接触SC在单位晶体管单元TC内具有更大的面积。
图6涉及一种方法，借助该方法例如可以制造如上所述的半导体器件500。构造碳化硅衬底，其中在主层的一部分上构造体层并且在体层的一部分上构造源极层，其中体层的导电类型与源极层的以及在主层中构造的漂移层的导电类型相反（902）。经过源极层和体层，引入栅极沟槽和接触沟槽，它们沿平行于碳化硅衬底的第一主面的第一水平方向交替（904）。在栅极沟槽中构造栅极电介质（906）。构造具有第一部分和第二部分的金属结构，所述第一部分在栅极沟槽中邻接于栅极电介质，所述第二部分邻接于由体层的部分构成的体区以及由源极层的部分构成的源极区域（908）。金属结构的将金属结构的第一部分与第二部分连接的第三部分被去除（910）。
栅极沟槽和接触沟槽的同时构造能够实现体沟槽和接触沟槽之间的紧的距离。在栅极沟槽和接触沟槽中同时构造金属结构能够实现将半导体技术中常见的金属或金属化合物、诸如金属硅化物、钛、钽、氮化钽、氮化钽及钨用于构造栅电极和接触结构。
图7A至7D涉及SiC半导体器件的制造方法的一种实施方式，其中用于构造屏蔽区域的掺杂物通过接触沟槽的底部来引入。
首先提供碳化硅衬底700，其可以具有至少一个重掺杂的衬底部分739和在衬底部分739上例如通过外延构造的层部分790。衬底部分739和层部分790的邻接于衬底部分739的下面子部分构成主层730，该主层除了衬底部分739之外还包括至少一个轻掺杂的漂移层731。在主层730的一部分上构造有体层720，并且在体层720的一部分上构造有源极层710。在碳化硅衬底700的正面上的层部分790的裸露表面构成第一主面701，并且在碳化硅衬底700的背面上的衬底部分739的裸露表面构成第二主面702。碳化硅衬底700可以由2H-SiC，4H-SiC，6H-SiC，15R-SiC或另一种多型体碳化硅构成。
图7A示出了体层720与主层730并且与源极层710构成pn结，所述pn结平行于第一主面701延伸。在漂移层731和衬底部分739之间，主层730可以具有漂移层731的导电类型的缓冲层。根据一个实施例，体层720是p掺杂的。
从正面引入栅极沟槽750和接触沟槽715，其延伸到主层730中。选择性地通过接触沟槽715的底部，引入体层720的导电类型的掺杂物。
根据图7B，栅极沟槽750和接触沟槽715沿第一水平方向191交替。碳化硅衬底700的在相邻的栅极沟槽750和接触沟槽715之间的部分构成台面部分190，其中图7A的源极层710的在相邻的栅极沟槽750和接触沟槽715之间的部分构成体区120、源极区域110并且图7A的体层720的在相邻的栅极沟槽750和接触沟槽715之间的部分构成体区120。体区120分别在台面部分190中与主层730构成第一pn结pn1并且与源极区域110构成第二pn结pn2。
通过接触沟槽715的底部引入的掺杂物仅仅在接触沟槽715的区域中形成屏蔽区域 160，所述屏蔽区域 160与相邻的栅极沟槽750间隔开并且比栅极沟槽750更深地延伸到碳化硅衬底700中。屏蔽区域 160与主层730、例如与漂移层731构成另外的pn结。
在栅极沟槽750中构造栅极电介质159。例如，通过碳化硅衬底700的在正面上裸露的面的热氧化来构造氧化硅。替代地或附加地，可以沉积一个或多个介电层，所述介电层以均匀的层厚度覆盖第一主面701、栅极沟槽750和接触沟槽715的底部以及栅极沟槽750和接触沟槽715的侧壁。随后，可以构造蚀刻掩模，其选择性地填充或覆盖栅极沟槽750，使得在掩蔽蚀刻工艺中可以去除所生长或沉积的介电层的在接触沟槽715区域中的部分。
图7C示出栅极沟槽750中的栅极电介质159以及不具有栅极电介质的接触沟槽715。
在两个或更多个子工艺中施加金属结构170，其中每个子工艺构造金属结构的子层或子层的一部分。例如，首先沉积薄的第一子层173，其一方面只允许沿着栅极电介质159的少量的表面状态和/或形成与碳化硅的低电阻的且可靠的接触和/或形成合适的肖特基接触，例如氮化钛层。
在第二步骤中，可以施加第二子层，其完全填充图7C的栅极沟槽750和接触沟槽715的剩余内部。在此，金属结构170的第一部分171填充栅极沟槽750，并且金属结构170的第二部分填充接触沟槽715。在另一步骤中去除金属结构170的第三部分，所述第三部分构造在第一主面701上并且将第一部分171与第二部分连接。
图7D示出了由所描述的方法得到的结构，其中屏蔽区域160与接触结构315自对准地构造，所述接触结构315由金属结构170的第二部分172构成。金属结构170的第一部分171与栅极电介质159一起构成栅极结构150。
图8A至8L涉及SiC半导体器件的制造方法的一种实施方式，其中在构造接触沟槽之前引入用于构造屏蔽区域的掺杂物。
图8A示出了具有4H多型体的n +掺杂的衬底部分739的碳化硅衬底700。根据一种实施方式，<0001>晶向在垂直于横截面平面的平面中相对于法线104倾斜了2°和12°之间的角度偏差，例如约4°，并且<11-20>晶向在横截面平面中并且平行于第一主面701，使得因此可以形成具有沿着（11-10）晶面的垂直侧面的沟槽，并且因此可以利用所述晶面中的良好沟道特性。根据另一实施方式，<0001>晶向在垂直于横截面平面的平面中相对于法线104倾斜了所述角度偏差，并且<1-1000>晶向平行于横截面平面和第一主面701，使得在进一步的流程中可以构造具有垂直侧面的沟槽，所述垂直侧面沿着具有相对好的沟道特性的（1-100）晶面。
在衬底部分739上，可以通过外延依次构造n掺杂的缓冲层738和n-掺杂的漂移层731。在漂移层731上，构造p掺杂的体层720，并且在体层720上，构造n ++掺杂的源极层710。例如，可以通过将掺杂物注入到在缓冲层738上生长的外延层的部分中来构造体层720和源极层710。然后，在体层720和缓冲层738之间的外延层的剩余部分构成漂移层731。注入掺杂物来构造体层720或源极层710可以掩蔽地进行，使得掺杂物的注入在碳化硅衬底700中定义的器件区域的边缘终止区中不发生。
图8A示出了具有主层730、仅仅在部件区域的有源区中在主层730上构造的体层720和同样仅仅在有源区中构造的源极层710的碳化硅衬底700，其中该主层包括衬底部分739、缓冲层738和漂移层731。
在碳化硅衬底700的由源极层710的裸露表面定义的第一主面701上，沉积硬掩模层，该硬掩模层例如由氧化硅层构成或包括这样的氧化硅层。在硬掩模层上，沉积第一光刻胶层并且通过光刻方法进行结构化。蚀刻方法将显影的第一光刻胶层的图案转移到硬掩模层中，其中具有第一开口415的第一硬掩模410由硬掩模层形成。去除显影的光刻胶层。通过第一硬掩模410的第一开口415，在不同的注入能量下注入体层720的导电类型的掺杂物。
图8B示出由硬掩模层形成的具有第一开口415的第一硬掩模410。在第一开口415的垂直投影中，注入的掺杂物形成第一掺杂区128和第二掺杂区168，它们可以彼此垂直地分开。第一和第二掺杂区128、168中的每一个可以由具有多种不同注入能量的注入产生。
第一掺杂区128基本上构造在体层720内。第二掺杂区168主要构造在体层720下方的主层730中。第一和第二掺杂区128、168的横向宽度由散射作用（离散）决定地大于第一开口415的相应宽度。
去除第一硬掩模410并且可以激活注入的掺杂物，其中掺杂物的原子占据晶格中的规则晶格位置。
图8C示出了具有激活的掺杂物的第一和第二掺杂区128、168。
第二硬掩模层可被沉积，并通过第二显影的光刻胶层422进行结构化，其中由第二硬掩模层产生具有第一掩模开口425和第二掩模开口426的沟槽蚀刻掩模420。
图8D示出了第二显影的光刻胶层422和具有第一和第二掩模开口425、426的沟槽蚀刻掩模420。第一掩模开口425在第一和第二掺杂区128、168的垂直投影中构造。第二掩模开口426分别居中地在两个相邻的第一掩模开口425之间构造。显影的第二光刻胶层422可以被去除，并且沟槽蚀刻掩模420的图案可以被转移到碳化硅衬底700中，其中在碳化硅衬底700中蚀刻具有近似垂直侧面的沟槽。根据另一实施方式，可以依次产生两个不同沟槽蚀刻掩模，使得随后接触沟槽715和栅极沟槽750可彼此独立地并且以不同深度构造。根据另一实施方式，接触沟槽715和栅极沟槽750首先共同地在使用沟槽蚀刻掩模420的情况下进行蚀刻，并且接触沟槽715在进一步的步骤中选择性地相对于栅极沟槽750进行加深。
图8E示出由蚀刻产生的接触沟槽715，其延伸到图8D的第二掺杂区168中并且将第一掺杂区128分离成在相应的接触沟槽715两侧的彼此分开的接触部分129。图8D的第二掺杂区168构成屏蔽区域160。栅极沟槽750分别距屏蔽区域160一定距离并且在分别两个相邻的接触沟槽715之间构造。根据一种实施方式，栅极沟槽750或接触沟槽715沿着沟槽底部的内边缘或者栅极沟槽750和接触沟槽715在第一主面701处的外边缘可以例如通过在氢气环境（H2退火）中的热处理被倒圆。
通过在富氧气氛中的热处理，碳化硅衬底700的正面裸露的部分可以被氧化。
图8F示出了通过热处理形成的牺牲氧化物层290，其以均匀的层厚度覆盖正面上的碳化硅衬底700。去除牺牲氧化物层290。
图8G示出了在材料选择性地去除图8F的牺牲氧化物层290之后的碳化硅衬底700。8F。随着牺牲氧化物层290的形成和去除，去除了近表面的晶体缺陷。
例如，通过碳化硅衬底700的热氧化，形成栅极介电层158。根据另一实施方式，栅极介电层158的形成包括沉积氧化硅，在高于1100℃的温度下使沉积的氧化硅致密，以及必要时在低氢环境中后氧化。
栅极介电层158可以必要时通过在含氮和氧的气氛中的进一步热处理进行后处理。在高温和合适的环境条件下的后处理提高了栅极介电层158在随后的工艺步骤中的负荷能力，在所述随后的工艺步骤中，栅极介电层158可能遭受侵蚀性环境条件，例如金属沉积中的含氯气氛。
图8H示出了以均匀的层厚度覆盖正面上的碳化硅衬底700的栅极介电层158。施加第三光刻胶层并进行光刻结构化，其中在显影的第三光刻胶层430中的第二开口435露出接触沟槽715。
图8I示出了填充或至少覆盖栅极沟槽750的第三显影的光刻胶层430。显影的第三光刻胶层430中的第二开口435露出接触沟槽715中的栅极介电层158的部分。显影的第三光刻胶层430可以一方面覆盖接触沟槽715之间的碳化硅衬底700的台面部分190并且另一方面覆盖栅极沟槽750。
在将显影的第三光刻胶层430用作蚀刻掩模的情况下，去除栅极介电层158的裸露部分。此后，去除显影的第三光刻胶层430。
图8J示出了由图8I的栅极介电层158产生的栅极电介质159，该栅极电介质159内铺栅极沟槽750并且可以覆盖台面部分190的至少一部分。在接触沟槽715的侧面处，裸露出体区120的源极区域110和接触部分129。在接触沟槽715的底部并且必要时沿着接触沟槽715的侧面的下部，裸露屏蔽区域160。
例如，通过原子层沉积（atomic layer deposition，ALD）或ALD和热处理的组合来构造由金属或金属化合物构成的含金属的第一子层173。根据一种实施方式，第一子层173的构造包括借助ALD沉积氮化钛层。例如通过溅射钨可以施加由金属或金属化合物构成的第二子层174。
图8K示出了由第一子层173和第二子层174构成的金属结构170。第一子层173以高度一致性内铺栅极沟槽750和接触沟槽715。第一子层173的层厚度可以是几纳米，例如几十纳米。第二子层174填充图8J的接触沟槽715的内部和栅极沟槽750的内部。 第一子层173例如可以是金属硅化物层、钛层、钽层、氮化钛层、氮化钽层或至少包含钛或钽的另外的层，或者具有这样的层。
图8K的栅极沟槽750中的金属结构170的第一部分171构成栅电极155，其中栅电极155与栅极电介质159一起构成栅极结构150。图8K的接触沟槽715中的金属结构170的第二部分172构成接触结构315，所述接触结构315具有到源极区域110、体区120的接触部分129以及到屏蔽区域160的低电阻过渡。金属结构170在第一主面701上的第三部分将第一部分171与第二部分172连接。
金属结构170的第三部分175被去除，例如通过湿法蚀刻，必要时结合化学机械抛光（chemical-mechanical polishing，CMP）来去除，其中台面部分190上的栅极电介质159的部分的裸露可以用作抛光停止信号。
图8L示出了在去除图8K的金属结构170的第三部分175之后的碳化硅衬底700。
图9A-9G涉及在用金属结构填充接触沟槽之前通过经由接触沟槽715的底部的注入来构造屏蔽区域160。
图9A示出了在注入掺杂物以构造如参考图8A和8C所描述的第一掺杂区128之后的碳化硅衬底700。
根据9B，如参考图8D所描述那样，在第一主面701上构造具有第一掩模开口425和第二掩模开口426的沟槽蚀刻掩模420，其中第一掩模开口425在第一掺杂区128的垂直投影中构造并且第二掩模开口426分别居中地在两个相邻的第一掩模开口425之间构造。
沟槽蚀刻掩模420的图案被转移到碳化硅衬底700中，其中接触沟槽715和栅极沟槽750构造在碳化硅衬底700中。接触沟槽715和栅极沟槽750的底部和开口处的边缘可以被倒圆，例如通过在以下气氛中的热处理，在该气氛中碳化硅既不氧化又不形成氮化物层，其中所述热处理以合适的方式重组碳化硅晶体的原子。
图9C示出了由蚀刻产生的接触沟槽715，其延伸到漂移层731中并且将第一掺杂区128分成在相应的接触沟槽715两侧的彼此分离的接触部129。在接触沟槽715和栅极沟槽750之间的碳化硅衬底700的台面部分中的体层720的剩余部分构成体区120，并且台面部分中的源极层710的剩余部分构成源极区域110。
通过在富氧气氛中的热处理，可以氧化碳化硅衬底700在接触沟槽715和在栅极沟槽750中的裸露部分。
如从图9D可见，通过热处理产生的牺牲氧化物层290以大致均匀的厚度层覆盖接触沟槽715和栅极沟槽750的内表面。另一掩模层沉积并进行光刻结构化。经过接触沟槽715的底部，例如通过注入工艺将体区120的导电类型的掺杂物引入到碳化硅衬底700中，该注入工艺包括在至少两个不同能量等级下的注入。
根据图9E，由另一掩模层产生的注入掩模440的掩模开口445露出沟槽蚀刻掩模420的第一掩模开口425，并且填充或覆盖第二掩模开口426。在接触沟槽715下面，通过沟槽底部引入的掺杂物构成屏蔽区域160，所述屏蔽区域与相邻的栅极沟槽750间隔开并且比栅极沟槽750更深地延伸到碳化硅衬底700中。
相对于通过经由第一主面701的注入来构造屏蔽区域 160，所需要的注入能量根据接触沟槽715的垂直伸展而减小了一定量值。因此，掺杂物的横向散射并且因此栅极沟槽750和接触沟槽715之间的可实现的最小距离对于具有可比较的垂直伸展的屏蔽区域 160来说减小。首先节省的能量预算也可以部分地用于将屏蔽区域 160更深地驱入到漂移层731中。
去除注入掩模440、沟槽蚀刻掩模420以及牺牲氧化物层290，其中随着牺牲氧化物层290的去除也去除了近表面的晶体缺陷。构造栅极介电层158。
图9F示出了以均匀的层厚度覆盖正面上的碳化硅衬底700的栅极介电层158。施加第三光刻胶层并且进行光刻结构化，其中显影的第三光刻胶层430露出接触沟槽715。显影的第三光刻胶层430可以一方面覆盖接触沟槽715之间的碳化硅衬底700的台面部分190并且另一方面覆盖栅极沟槽750。在将显影的第三光刻胶层430用作蚀刻掩模的情况下，去除栅极介电层158的裸露部分。
图9G示出了填充或至少覆盖栅极沟槽750的第三显影的光刻胶层430。当蚀刻栅极介电层158时，显影的第三光刻胶层430可以部分地底部蚀刻。如上所述，可以在接触沟槽715和栅极沟槽750中构造金属结构来继续该过程。
图10示意性地示出了屏蔽区域160的掺杂物分布，该屏蔽区域例如由参考图9A至9G描述的方法产生，其中掺杂物的注入包括在不同加速能量下的至少两个子注入。
屏蔽区域160包括具有净掺杂物浓度p1的第一子区域161，该净掺杂物浓度p1高于第二子区域162中的净掺杂物浓度p2，该净掺杂物浓度p2在其方面高于第三子区域163中的净掺杂物浓度p3，该净掺杂物浓度p3又高于第四子区域164中的净掺杂物浓度p4。屏蔽区域160中最深的掺杂物最大值距第一表面101的距离v4明显大于栅极结构150的垂直伸展v1，例如 v4至少是v1的150％。屏蔽区域 160超出接触结构315的侧壁的横向伸展w5最大为台面宽度w3的60％。
虽然本说明书和附图包含确定的特定实施方式，但对于本领域技术人员本身来说，存在多种替代和/或等效的实施方式，其可以替代特定实施方式，而在此不脱离本发明的范围。明确想要的是，本申请应该包括特定实施方式的任何形式的修改和变型。因此正如想要的那样，本发明仅由权利要求及其等同物限制。

Claims (30)

1.一种半导体器件，具有：
栅极结构（150），其从第一表面（101）延伸到碳化硅本体（100）中，其中所述栅极结构（150）沿平行于第一表面（101）的第一水平方向（191）的宽度（w1）小于所述栅极结构（150）的垂直于第一表面（101）的垂直伸展（v1）；
接触结构（315），其从第一表面（101）延伸到所述碳化硅本体（100）中，其中所述栅极结构（150）和所述接触结构（315）沿着所述第一水平方向（191）交替；和
屏蔽区域（160），其在所述碳化硅本体（100）中邻接于所述接触结构（315）的底部并且沿着所述第一水平方向（191）与所述栅极结构（150）间隔开。
2.根据权利要求1所述的半导体器件，其中
所述屏蔽区域（160）沿第一水平方向（191）的宽度（w4）大于所述接触结构（315）的宽度（w2）。
3.根据权利要求1或2中任一项所述的半导体器件，其中
所述碳化硅本体（100）的在所述栅极结构（150）和所述接触结构（315）之间构造的台面部分（190）具有体区（120），所述体区与漂移结构（130）构成第一pn结（pn1）并且与源极区域（110）构成第二pn结（pn2），并且其中所述漂移结构（130）与所述屏蔽区域（160）构成第三pn结（pn3）。
4.根据权利要求3所述的半导体器件，其中
所述体区（120）具有邻接于所述栅极结构（150）的主要部分（121）和在所述主要部分（121）与所述接触结构（315）之间邻接于所述接触结构（315）的接触部分（129），所述接触部分具有比所述主要部分（121）更高的掺杂物浓度。
5.根据权利要求3至4中任一项所述的半导体器件，其中
所述台面部分（190）沿着第一水平方向（191）的台面宽度（w3）小于所述栅极结构（150）的垂直伸展（v1）。
6.根据权利要求3至5中任一项所述的半导体器件，其中
所述接触结构（315）的邻接于所述漂移结构（130）的部分形成肖特基接触（SC）。
7.根据权利要求1至6中任一项所述的半导体器件，其中
所述接触结构（315）的垂直伸展（v2）大于所述栅极结构（150）的垂直伸展（v1）。
8.根据权利要求1至7中任一项所述的半导体器件，其中
所述栅极结构（150）具有栅极电介质（159）和栅电极（155），其中所述栅电极（155）具有金属结构（170）的邻接于所述栅极电介质（159）的第一部分（171）。
9.根据权利要求8所述的半导体器件，其中
所述接触结构（315）具有所述金属结构（170）的邻接于所述碳化硅本体（100）的第二部分（172）。
10.根据权利要求8或9中任一项所述的半导体器件，其中
所述金属结构（170）具有至少一个第一子层（173）和第二子层（174），其中第一子层（173）的在所述栅极结构（150）中的第一部分邻接于所述栅极电介质（159）并且第一子层（173）的在所述接触结构（315）中的第二部分邻接于所述半导体本体（100），并且其中第二子层（174）施加在第一子层（173）的第一和第二部分上。
11.根据权利要求10所述的半导体器件，其中
第一子层（173）的第一和第二部分具有相同的组成。
12.根据权利要求1至11中任一项所述的半导体器件，其中
所述栅极结构（150）的彼此相对的侧壁是主晶面。
13.根据权利要求1至12中任一项所述的半导体器件，其中
所述屏蔽区域（160）中的最大掺杂物浓度距第一表面（101）的距离（v4）大于所述栅极结构（150）的垂直伸展（v1）。
14.根据权利要求1至13中任一项所述的半导体器件，其中
所述栅极结构（150）和所述接触结构（315）随着平行于第二水平方向的纵向轴线条带状地构造，其中第二水平方向平行于第一表面（101）并且正交于第一水平方向（191）延伸。
15.根据权利要求1至14中任一项所述的半导体器件，其中
所述栅极结构（150）的彼此相对的侧壁平行于所述碳化硅本体（100）的（11-20）晶面并且垂直于第一表面（101）定向。
16.一种半导体器件，具有：
栅极结构（150），其从第一表面（101）延伸到碳化硅本体（100）中；
接触结构（315），其从第一表面（101）延伸到所述碳化硅本体（100）中，其中所述栅极结构（150）和所述接触结构（315）沿着平行于第一表面（101）的第一水平方向（191）彼此交替；
在所述栅极结构（150）和所述接触结构（315）之间的碳化硅本体（100）的台面部分（190）中的体区（120）；
所述体区（120）的导电类型的屏蔽区域（160），其中所述屏蔽区域（160）在所述碳化硅本体（100）中邻接于所述接触结构（315）的底部并且沿着第一水平方向（191）与所述栅极结构（150）间隔开；和
漂移结构（130），其具有漂移区（131）并且与所述体区（120）构成第一pn结（pn1）并且与所述接触结构（315）构成肖特基接触（SC）。
17.根据权利要求16所述的半导体器件，其中
所述肖特基接触（SC）分别在所述接触结构（315）的彼此相对的侧壁部分上和在所述屏蔽区域（160）与所述体区（120）之间构造。
18.根据权利要求16至17中任一项所述的半导体器件，其中
所述栅极结构（150）具有栅极电介质（159）和栅电极（155），其中所述栅电极（155）具有金属结构（170）的邻接于所述栅极电介质（159）的第一部分（171）。
19.根据权利要求18所述的半导体器件，其中
所述接触结构（315）构成所述金属结构（170）的邻接于所述碳化硅本体（100）的第二部分（172）。
20.根据权利要求16至19中任一项所述的半导体器件，其中
所述体区（120）具有邻接于所述栅极结构（150）的主要部分（121）和在所述主要部分（121）与所述接触结构（315）之间邻接于所述接触结构（315）的接触部分（129），所述接触部分具有比所述主要部分（121）更高的掺杂物浓度。
21.一种半导体器件，具有：
栅极结构（150），其从第一表面（101）延伸到碳化硅本体（100）中，其中所述栅极结构（150）具有栅极电介质（159）和栅电极（155）并且所述栅电极（155）具有金属结构（170）的邻接于所述栅极电介质（159）的第一部分（171）；
接触结构（315），其从第一表面（101）延伸到所述碳化硅本体（100）中，其中所述栅极结构（150）和所述接触结构（315）沿平行于第一表面（101）的第一水平方向（191）彼此交替，并且其中所述接触结构（315）具有所述金属结构（170）的邻接于所述碳化硅本体（100）的第二部分（172）；和
屏蔽区域（160），其在所述碳化硅本体（100）中邻接于所述接触结构（315）的底部并且沿着第一水平方向（191）与所述栅极结构（150）间隔开。
22.根据权利要求21所述的半导体器件，其中
所述栅极结构（150）沿第一水平方向（191）的横向宽度（w1）小于所述栅极结构（150）的垂直于第一表面（101）的垂直伸展（v1）。
23.根据权利要求21或22中任一项所述的半导体器件，其中
所述金属结构（170）具有至少一个第一子层（173）和第二子层（174），其中第一子层（173）的在所述栅极结构（150）中的第一部分邻接于所述栅极电介质（159）并且第一子层（173）的在所述接触结构（315）中的第二部分邻接于所述半导体本体（100），并且其中第二子层（174）施加在第一子层（173）的第一和第二部分上。
24.根据权利要求23所述的半导体器件，其中
第一子层（173）的第一和第二部分具有相同的组成。
25.一种用于制造半导体器件的方法，具有：
构造碳化硅衬底（700），所述碳化硅衬底具有在主层（730）的一部分上构造的体层（720）和在所述体层（720）的一部分上构造的源极层（710），其中所述体层（720）的导电类型与所述源极层（710）的以及在所述主层（730）中的漂移层（731）的导电类型相反；
构造通过所述源极层（710）和所述体层（720）延伸的栅极沟槽（750）和接触沟槽（715），所述栅极沟槽（750）和所述接触沟槽（715）沿平行于所述碳化硅衬底（700）的第一主面（701）的第一水平方向（191）交替；
在所述栅极沟槽（750）中构造栅极电介质（159）；
构造金属结构（170），其中所述金属结构（170）在所述栅极沟槽（750）中具有邻接于所述栅极电介质（159）的第一部分（171）并且在所述接触沟槽（715）中具有第二部分（172），其中所述第二部分（ 172）邻接于由所述体层（720）的部分构成的体区（120）和由所述源极层（710）的部分构成的源极区域（110）；和
去除所述金属结构（170）的第三部分（175），所述第三部分将第一部分（171）与第二部分（172）连接。
26.根据权利要求25所述的方法，还包括：
在所述接触沟槽（715）的底部处构造屏蔽区域（160），其中在所述屏蔽区域（160）中的最大掺杂物浓度和所述主面（701）之间的距离（v4）大于所述栅极沟槽（750）的垂直伸展（v1）。
27.根据权利要求26所述的方法，其中
所述屏蔽区域（160）沿第一水平方向（191）与所述栅极沟槽（750）间隔开。
28.根据权利要求26至27中任一项所述的方法，其中
所述屏蔽区域（160）的构造包括经由所述接触沟槽（315）的底部引入掺杂物。
29.根据权利要求25至28中任一项所述的方法，还包括：
在所述接触沟槽（715）的侧壁处构造所述体区（120）的接触区域（129）。
30.根据权利要求25至29中任一项所述的方法，其中
所述接触沟槽（715）和所述栅极沟槽（750）的构造包括构造具有用于所述接触沟槽（715）的第一掩模开口（425）和用于所述栅极沟槽（750）的第二掩模开口（426）的沟槽蚀刻掩模（420）。
CN201811453294.8A 2017-12-01 2018-11-30 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件 Pending CN109873030A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102017128633.0 2017-12-01
DE102017128633.0A DE102017128633B4 (de) 2017-12-01 2017-12-01 Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten

Publications (1)

Publication Number Publication Date
CN109873030A true CN109873030A (zh) 2019-06-11

Family

ID=66547642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811453294.8A Pending CN109873030A (zh) 2017-12-01 2018-11-30 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件

Country Status (4)

Country Link
US (3) US11043560B2 (zh)
JP (2) JP7283890B2 (zh)
CN (1) CN109873030A (zh)
DE (1) DE102017128633B4 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599858A (zh) * 2019-12-24 2020-08-28 湖南大学 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构
CN112234100A (zh) * 2019-07-15 2021-01-15 英飞凌科技股份有限公司 包括沟槽接触结构的半导体器件及制造方法
CN113270495A (zh) * 2020-02-14 2021-08-17 苏州华太电子技术有限公司 Vdmosfet器件结构及其制作方法
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法
TWI827147B (zh) * 2021-09-02 2023-12-21 日商日立功率半導體股份有限公司 半導體裝置、半導體裝置之製造方法及電力轉換裝置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
JP7240970B2 (ja) 2019-06-27 2023-03-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102019129412A1 (de) * 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
JP2021082689A (ja) * 2019-11-18 2021-05-27 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
EP3930006A1 (en) * 2020-06-24 2021-12-29 Infineon Technologies AG Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
CN114373748B (zh) * 2020-10-15 2024-07-09 上海瀚薪科技有限公司 碳化硅半导体组件以及整合二极管及场效晶体管的组件
US11367775B1 (en) * 2020-12-21 2022-06-21 Infineon Technologies Ag Shielding structure for SiC devices
US12119377B2 (en) 2020-12-21 2024-10-15 Infineon Technologies Ag SiC devices with shielding structure
US11302776B1 (en) 2021-05-31 2022-04-12 Genesic Semiconductor Inc. Method and manufacture of robust, high-performance devices
DE102021119199A1 (de) 2021-07-23 2023-01-26 Infineon Technologies Ag Gate-Grabenstruktur enthaltende Halbleitervorrichtung
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
US20120086060A1 (en) * 2010-10-07 2012-04-12 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7612407B2 (en) 2006-08-07 2009-11-03 Force-Mos Technology Corp. Ltd Trenched MOSFET device configuration with reduced mask processes
JP5132123B2 (ja) 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
CN102007584B (zh) * 2008-02-14 2013-01-16 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
JP4877286B2 (ja) 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
WO2011133481A2 (en) * 2010-04-20 2011-10-27 Maxpower Semiconductor Inc. Power mosfet with embedded recessed field plate and methods of fabrication
JP5498431B2 (ja) 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US20130059434A1 (en) * 2011-09-07 2013-03-07 Tao Yang Method for manufacturing electrodes and wires in gate last process
US20130164895A1 (en) * 2011-12-12 2013-06-27 Maxpower Semiconductor, Inc. Trench-Gated Power Devices with Two Types of Trenches and Reliable Polycidation
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
JP5991020B2 (ja) 2012-05-18 2016-09-14 株式会社豊田中央研究所 炭化珪素単結晶を主材料とする半導体装置
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
JP6299102B2 (ja) 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
JP2014110402A (ja) 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
JP6221592B2 (ja) 2013-10-02 2017-11-01 日産自動車株式会社 半導体装置の製造方法
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
US9455249B2 (en) * 2014-08-13 2016-09-27 Alpha And Omega Semiconductor Incorporated Planar srfet using no additional masks and layout method
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
DE102015103067B3 (de) 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
JP6304445B2 (ja) * 2015-03-16 2018-04-04 富士電機株式会社 半導体装置の製造方法
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods
DE102015113605B4 (de) * 2015-08-18 2018-09-27 Infineon Technologies Austria Ag Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
US20170345905A1 (en) * 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US20180366569A1 (en) * 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
US20180358449A1 (en) * 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
DE102018104581B4 (de) * 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
CN106876471B (zh) 2017-03-31 2019-12-17 西安电子科技大学 双槽umosfet器件
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same
DE102018127797B4 (de) * 2018-11-07 2022-08-04 Infineon Technologies Ag Einen siliziumcarbid-körper enthaltende halbleitervorrichtung

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101626033A (zh) * 2008-07-09 2010-01-13 飞兆半导体公司 屏蔽栅沟槽fet结构及其形成方法
US20120086060A1 (en) * 2010-10-07 2012-04-12 Elpida Memory, Inc. Semiconductor device and method of forming the same
US20170110571A1 (en) * 2015-10-20 2017-04-20 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234100A (zh) * 2019-07-15 2021-01-15 英飞凌科技股份有限公司 包括沟槽接触结构的半导体器件及制造方法
CN117410342A (zh) * 2019-07-15 2024-01-16 英飞凌科技股份有限公司 包括沟槽接触结构的半导体器件及制造方法
CN111599858A (zh) * 2019-12-24 2020-08-28 湖南大学 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构
CN111599858B (zh) * 2019-12-24 2021-08-20 湖南大学 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构
CN113270495A (zh) * 2020-02-14 2021-08-17 苏州华太电子技术有限公司 Vdmosfet器件结构及其制作方法
TWI827147B (zh) * 2021-09-02 2023-12-21 日商日立功率半導體股份有限公司 半導體裝置、半導體裝置之製造方法及電力轉換裝置
CN114551589A (zh) * 2022-04-26 2022-05-27 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN114551589B (zh) * 2022-04-26 2022-09-09 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
US11043560B2 (en) 2021-06-22
US20210273054A1 (en) 2021-09-02
US11855147B2 (en) 2023-12-26
JP2019102814A (ja) 2019-06-24
US20190172910A1 (en) 2019-06-06
DE102017128633B4 (de) 2024-09-19
US20230395663A1 (en) 2023-12-07
DE102017128633A1 (de) 2019-06-06
JP7283890B2 (ja) 2023-05-30
JP2023096135A (ja) 2023-07-06

Similar Documents

Publication Publication Date Title
CN109873030A (zh) 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件
CN111969059B (zh) 一种屏蔽栅沟槽式金属氧化物半导体场效应管
CN108735817B (zh) 具有沟槽底部中的偏移的SiC半导体器件
CN102832247B (zh) 在基于沟槽的碳化硅功率器件中的分裂栅结构
TWI390637B (zh) 具混合井區之碳化矽裝置及用以製造該等碳化矽裝置之方法
KR101735230B1 (ko) 게이트 산화물 층에 감소된 전기장을 갖는 반도체 디바이스들
CN108630758A (zh) 碳化硅半导体器件和制造方法
JP4564510B2 (ja) 電力用半導体素子
CN110190125A (zh) 碳化硅半导体器件
JP3502371B2 (ja) 半導体素子
CN108352402A (zh) 半导体装置和半导体装置的制造方法
JP6064614B2 (ja) 炭化珪素半導体装置およびその製造方法
TWI455317B (zh) 用於溝槽mosfet的帶有多個嵌入式電位傳播電容性結構的終止結構及其製備方法
US20090273031A1 (en) Semiconductor device
WO2000070684A2 (en) Silicon carbide power devices comprising charge coupling regions
CN109841665A (zh) 具有边缘终止结构的碳化硅半导体器件
CN106575654B (zh) 半导体装置中的简易电荷平衡
JP2004134714A (ja) 半導体素子
CN109075200A (zh) 半导体装置
CN105074933B (zh) 碳化硅半导体器件及其制造方法
CN106158631A (zh) 带埋层沟槽功率器件及其制作方法
CN115715428A (zh) 具有混合栅极结构的功率装置
CN102945799A (zh) 纵向功率半导体器件的制造方法
JP2000505956A (ja) 高電圧ｌｄｍｏｓトランジスタ装置
JP6481511B2 (ja) 炭化珪素半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination