CN115715428A - 具有混合栅极结构的功率装置 - Google Patents

具有混合栅极结构的功率装置 Download PDF

Info

Publication number
CN115715428A
CN115715428A CN202180043684.1A CN202180043684A CN115715428A CN 115715428 A CN115715428 A CN 115715428A CN 202180043684 A CN202180043684 A CN 202180043684A CN 115715428 A CN115715428 A CN 115715428A
Authority
CN
China
Prior art keywords
region
channel
field effect
effect device
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180043684.1A
Other languages
English (en)
Inventor
D·J·里施顿瓦尔纳
N·伊斯拉米
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Wofu Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wofu Semiconductor Co ltd filed Critical Wofu Semiconductor Co ltd
Publication of CN115715428A publication Critical patent/CN115715428A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种垂直场效应装置，具有主体、栅极电介质和栅极电极，所述栅极电极位于沟槽中，所述沟槽从主体的顶表面延伸到主体中并且位于第一源极区域与第二源极区域之间。第一区域和第二区域与栅极电极垂直重叠。第一沟道区域和第二沟道区域与栅极电极的底部横向重叠，使得形成在第一源极区域和第二源极区域中的每个沟道具有其中第一沟道区域和第二沟道区域与栅极电极的底部横向重叠的水平片段。在另一个实施例中，第一沟道区域和第二沟道区域还与栅极电极垂直重叠，使得形成在第一源极区域和第二源极区域中的每个沟道还具有其中第一沟道区域和第二沟道区域与栅极电极垂直重叠的垂直片段。

Description

具有混合栅极结构的功率装置
技术领域
本公开涉及垂直朝向的功率装置。
背景技术
功率金属氧化物半导体场效应晶体管(MOSFET)是适用于高功率应用的一种类型的MOSFET。一般而言，功率MOSFET具有垂直结构，其中源极和栅极接触件位于MOSFET的主体的顶表面上，而漏极接触件位于MOSFET的主体的底表面上。这些“垂直”MOSFET有时被称为垂直扩散MOSFET(VDMOSFET)或双扩散MOSFET(DMOSFET)。在典型应用中，此类功率装置能够在断开状态下阻挡至少300伏并在导通状态下传导至少1安培。一般而言，对于给定的装置面积，阻挡电压越高，则电流处置能力越低，反之亦然。
常规的垂直MOSFET一般包括基板和漂移层，漂移层在主体的下部中形成在基板之上。一个或多个结注入物从主体的顶表面延伸到主体中。结栅极场效应晶体管(JFET)区域在主体的上部中设置在结注入物之间。每一个结注入物通过离子注入工艺形成并且将包括至少源极区域。每个源极区域形成在漂移层的顶表面下方的浅部分中。栅极结构一般采用平面或沟槽配置中的一种。在平面装置中，栅极电介质沿着主体的顶表面形成并且在每个源极区域的至少一部分之上横向延伸。在栅极电介质之上形成平面栅极电极。在沟槽式装置中，栅极电介质和栅极电极设置在延伸到主体的顶表面中和源极区域之间的沟槽中。在源极区域之上形成源极接触件，并在基板的底表面上形成漏极接触件。
垂直MOSFET的长期可靠性常常取决于JFET区域与栅极电介质之间的界面完整性。另外，这个界面决定MOSFET的栅极-漏极电容，它直接影响开关速度；导通和断开状态两者下的栅极泄漏电流；以及断开状态下的阻挡电压。
发明内容
本公开提供了一种具有主体、栅极电介质和栅极电极的垂直场效应装置。主体具有从主体的顶表面延伸到主体中的第一源极区域和第二源极区域。第一沟道区域在第一源极区域下方并与第一源极区域横向重叠。第二沟道区域在第二源极区域下方并与第二源极区域横向重叠。JFET区域设置在第一沟道区域与第二沟道区域之间。栅极电极在沟槽中，该沟槽从主体的顶表面延伸到主体中并且位于第一源极区域与第二源极区域之间。栅极电介质位于栅极电极与主体之间并将栅极电极与主体隔离。第一源极区域和第二源极区域与栅极电极垂直重叠。第一沟道区域和第二沟道区域与栅极电极的底部横向重叠。形成在JFET区域与第一源极区域和第二源极区域之间的第一沟道区域和第二沟道区域中的每个沟道具有其中第一沟道区域和第二沟道区域与栅极电极的底部横向重叠的水平片段。
在一个实施例中，第一沟道区域和第二沟道区域不与栅极电极垂直重叠。主体还可以具有在第一沟道区域下方并与第一沟道区域横向重叠的第一屏蔽区域以及在第二沟道区域下方并与第二沟道区域横向重叠的第二屏蔽区域，使得JFET区域进一步驻留在第一屏蔽区域与第二屏蔽区域之间。第一沟道区域和第二沟道区域可以比第一屏蔽区域和第二屏蔽区域更加彼此接近，使得JFET区域在第一沟道区域与第二沟道区域之间的一部分比JFET区域在第一屏蔽区域与第二屏蔽区域之间的一部分窄。
在另一个实施例中，第一沟道区域和第二沟道区域与栅极电极垂直重叠，使得形成在JFET区域与第一源极区域和第二源极区域之间的第一沟道区域和第二沟道区域中的每个沟道还具有其中第一沟道区域和第二沟道区域与栅极电极垂直重叠的垂直片段。
在一个变体中，栅极电极的任何部分都没有与第一源极区域和第二源极区域横向重叠。主体还可以具有在第一沟道区域下方并与第一沟道区域横向重叠的第一屏蔽区域以及在第二沟道区域下方并与第二沟道区域横向重叠的第二屏蔽区域，使得JFET区域进一步驻留在第一屏蔽区域与第二屏蔽区域之间。第一沟道区域和第二沟道区域可以比第一屏蔽区域和第二屏蔽区域更加彼此接近，使得JFET区域在第一沟道区域与第二沟道区域之间的一部分比JFET区域在第一屏蔽区域与第二屏蔽区域之间的一部分窄。
在任一个实施例中，第一源极区域和第二源极区域可以掺杂有N型材料，并且第一沟道区域和第二沟道区域可以掺杂有P型材料。场效应装置可以是金属氧化物半导体场效应装置(MOSFET)、绝缘栅双极晶体管(IGBT)等。
在某些实施例中，沟槽具有如从主体的顶表面到沟槽的底部测得的在0.25um与1.0um、0.5um与1.25um、0.5um与1.5um以及0.75um与1.5um之间的深度。主体还可以包括在第一沟道区域下方并与第一沟道区域横向重叠的第一屏蔽区域以及在第二沟道区域下方并与第二沟道区域横向重叠的第二屏蔽区域，使得第一屏蔽区域和第二屏蔽区域比沟槽的底部深小于两微米。
在某些实施例中，场效应装置可以在断开状态下阻挡至少300伏、600伏、900伏、1200伏、1700伏、2200伏、3500伏、6500伏或10,000伏，并且在导通状态下传导至少1安培、5安培、10安培、20安培、50安培或100安培。
在结合附图阅读以下对优选实施例的详细描述之后，本领域技术人员将理解本公开的范围并实现其附加方面。
附图说明
结合在本说明书中并构成本公开的一部分的附图图示了本公开的数个方面，并且与描述一起用于解释本公开的原理。
图1是根据相关技术的具有平面栅极结构的垂直MOSFET的截面。
图2是根据相关技术的具有平面栅极结构的沟槽式MOSFET的截面。
图3是根据本公开的第一实施例的混合MOSFET的截面。
图4是根据本公开的第二实施例的混合MOSFET的截面。
图5是根据本公开的第三实施例的混合MOSFET的截面。
具体实施方式
下面阐述的实施例表示使本领域技术人员能够实践实施例所需的信息并且说明实践实施例的最佳方式。在参考附图阅读以下描述后，本领域技术人员将理解本公开的概念并且将认识到这些概念未在本文中具体说明的应用。应当理解的是，这些概念和应用落在本公开和所附权利要求的范围内。
将理解的是，虽然术语第一、第二等可以在本文中用于描述各种元件，但这些元件不应当受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，在不脱离本公开的范围的情况下，第一元件可以被称为第二元件，并且类似地，第二元件可以被称为第一元件。如本文所使用的，术语“和/或”包括相关联列出的项目中的一个或多个的任何和所有组合。
应该理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件上”或“延伸到另一个元件上”时，它可以直接在另一个元件上或直接延伸到另一个元件上或者也可以存在居间元件。相反，当元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在居间元件。同样，应该理解的是，当诸如层、区域或基板之类的元件被称为“在另一个元件之上”或“在另一个元件之上延伸”时，它可以直接在另一个元件之上或直接在另一个元件之上延伸或者也可以存在居间元件。相反，当元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在居间元件。还应该理解的是，当元件被称为“连接”或“耦接”到另一个元件时，它可以直接连接或耦接到另一个元件，或者可以存在居间元件。相反，当元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在居间元件。
本文可以使用诸如“下方”或“上方”或“上”或“下”或“水平”或“垂直”之类的相对术语来描述一个元件、层或区域与另一个元件、层或区域的如图所示的关系。应该理解的是，这些术语和上面讨论的那些术语旨在涵盖除图中描绘的朝向之外的装置的不同朝向。
本文使用的术语仅用于描述特定实施例的目的并且不旨在限制本公开。如本文所使用的，单数形式“一个”、“一种”和“该”旨在也包括复数形式，除非上下文清楚地另有说明。还应该理解的是，术语“包括”、“包括有”、“包含”和/或“包含有”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或其组的存在或添加。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)具有与本公开所属领域的普通技术人员普遍理解的相同含义。还应该理解的是，本文使用的术语应当被解释为具有与它们在本说明书和相关技术的上下文中的含义一致的含义并且不会以理想化或过于正式的意义进行解释，除非本文明确地这样定义。
一般而言，本公开提供了一种具有主体、栅极电介质和栅极电极的垂直场效应装置。主体具有从主体的顶表面延伸到主体中的第一源极区域和第二源极区域。第一沟道区域在第一源极区域下方并与第一源极区域横向重叠。第二沟道区域在第二源极区域下方并与第二源极区域横向重叠。JFET区域设置在第一沟道区域与第二沟道区域之间。栅极电极在沟槽中，该沟槽从主体的顶表面延伸到主体中并且位于第一源极区域与第二源极区域之间。栅极电介质位于栅极电极与主体之间并将栅极电极与主体隔离。
第一源极区域和第二源极区域与栅极电极垂直重叠。第一沟道区域和第二沟道区域与栅极电极的底部横向重叠。因此，在JFET区域与第一源极区域和第二源极区域之间在第一源极区域和第二源极区域中形成的每个沟道具有其中第一沟道区域和第二沟道区域与栅极电极的底部横向重叠的水平片段。
在一个实施例中，第一沟道区域和第二沟道区域不与栅极电极垂直重叠。主体还可以具有在第一沟道区域下方并与第一沟道区域横向重叠的第一屏蔽区域以及在第二沟道区域下方并与第二沟道区域横向重叠的第二屏蔽区域，使得JFET区域进一步驻留在第一屏蔽区域与第二屏蔽区域之间。第一沟道区域和第二沟道区域可以比第一屏蔽区域和第二屏蔽区域更加彼此接近，使得JFET区域在第一沟道区域与第二沟道区域之间的一部分比JFET区域在第一屏蔽区域与第二屏蔽区域之间的一部分窄。
在另一个实施例中，第一沟道区域和第二沟道区域与栅极电极垂直重叠，使得在JFET区域与第一源极区域和第二源极区域之间在第一源极区域和第二源极区域中形成的每个沟道还具有其中第一沟道区域和第二沟道区域与栅极电极垂直重叠的垂直片段。在一个变体中，栅极电极的任何部分都没有与第一源极区域和第二源极区域横向重叠。在深入研究本公开概念的细节之前，提供某些相关技术的概述。
图1示出了常规的平面MOSFET 10P。平面MOSFET 10P具有主体B，该主体B包括基板12和形成在基板12上的漂移区域14。一个或多个结注入物16从主体B的顶表面延伸到主体B中，其中顶表面与基板12相对。结型栅极场效应晶体管(JFET)区域18设置在结注入物16之间。结注入物16中的每一个是通过离子注入工艺形成的，并且通常包括屏蔽区域20、沟道区域22、源极区域24和连接器区域26。
源极区域24在JFET区域18的任一侧设置在主体B的顶部。每个沟道区域22驻留在对应的源极区域24与JFET区域18之间。每个屏蔽区域20具有驻留在对应的沟道区域22、源极区域24和连接器区域26下方的一部分。每个连接器区域26在对应的源极区域24的外侧或与对应的源极区域24横向相邻并且在漂移区域14的顶表面与对应的屏蔽区域20之间延伸。在所示的示例中，屏蔽区域20从JFET区域18开始，沿着沟道区域22和源极区域24的底部，并且沿着源极区域24的外部向上朝着漂移区域14的顶表面延伸。因此，每个沟道区域22由漂移区域14的顶表面、JFET区域18、屏蔽区域20和源极区域24界定。
在典型配置中，漂移区域14和JFET区域18以大约1x1014cm-3与1x1018cm-3之间的浓度适度掺杂有N型掺杂材料(N)。屏蔽区域20以大约1x1017cm-3与5x1019cm-3之间的浓度重掺杂有P型掺杂材料(P+)。沟道区域22以大约1x1015cm-3与1x1018cm-3之间的浓度适度掺杂有P型掺杂材料(P)。源极区域24以大约1x1018cm-3与1x1021cm-3之间的浓度重掺杂有N型掺杂材料(N+)。连接器区域26以大约1x1018cm-3与1x1021cm-3之间的浓度重掺杂有P型掺杂材料。浓度水平仅仅是示例性的并且将取决于装置的性能准则从实施例到实施例之间变化。
基板12可以是N掺杂的单晶SiC基板12。基板12可以具有各种晶体多型体，诸如2H、4H、6H、3C等。在其它实施例中，基板12也可以由其它材料系统形成，诸如氮化镓(GaN)、砷化镓(GaAs)、硅(Si)、锗(Ge)、SiGe等。基板12可以以大约1x1017cm-3与1x1019cm-3之间的浓度重掺杂有N型掺杂剂，并且具有在大约100微米与600微米之间的厚度；但是，基板12和其它层的掺杂浓度和厚度可以基于MOSFET 10P的期望参数而变化。
漂移区域14可以整个相对均匀地掺杂，或者可以在整个漂移区域14的全部或一部分中采用分级掺杂。对于均匀掺杂的漂移区域14，在一个实施例中掺杂浓度可以在大约1x1014cm-3与2x1016cm-3之间，这取决于装置的额定电压。例如，额定电压超过10,000伏的装置的漂移区域14可以具有1x1014cm-3左右的掺杂浓度并且厚度为100微米左右，而额定电压为650伏的装置可以具有1x1014cm-3左右的掺杂浓度并且厚度为6微米左右。
如果漂移区域14中的掺杂浓度是分级的，那么漂移区域14在底部可以具有1x1018cm-3的最大掺杂，并且在顶部附近降低到装置额定值所需的水平。更高掺杂的区域将通常比更低掺杂的漂移区域薄得多。在其它实施例中，掺杂浓度可以在漂移区域14中从漂移区域14的底部到顶部增加。
漂移区域14可以包括一个或多个部分。如果提供多个部分，那么上部可以表示扩散层而下部可以表示漂移层。在包括一个或多个上扩散层以及一个或多个下漂移层的实施例中，扩散层刚好设置在漂移层上方以帮助进一步减小电场并促进电流的扩散，因为它向下朝着(一个或多个)漂移层和漏极接触件34流动。扩展层以降低电流路径中的电阻的方式被掺杂。扩散层的使用降低了装置的导通电阻，其中降低的导通电阻可以导致更高效率的装置。
在某些实施例中，扩散层可以具有1x1016cm-3与4x1016cm-3之间的掺杂浓度并且厚度是约一微米到三微米。(一个或多个)扩散层中的掺杂浓度可以是均匀的或分级的，其中相对作用掺杂浓度可以取决于装置的期望特性从(一个或多个)扩散层的底部到顶部增加或减少。均匀或分级掺杂的漂移层可以与均匀或分级的扩散层配对。本文描述的以下实施例中的任何一个都可以在漂移区域14中配置有扩散层和漂移层。
栅极电介质28沿着主体B的顶表面形成并在每个源极区域24之间横向延伸，使得栅极电介质28的部分在沟道区域22和源极区域24的至少一部分之上延伸。栅极(G)电极30形成在栅极电介质28之上。栅极电介质28和栅极电极30的平面性质使平面MOSFET 10P得名。
源极(S)接触件32形成在漂移区域14的顶表面上和源极区域24之上，使得每个源极接触件32与源极区域24和连接器区域26两者的对应部分部分地重叠而不接触栅极电介质28或栅极电极30。漏极(D)接触件34位于基板12的与漂移区域14相对的底表面上。
在操作中，当偏置电压没有被施加到栅极电极30并且漏极接触件34被正偏置时，每个屏蔽区域20与漂移区域14之间的P-N结被反向偏置，从而将平面MOSFET 10P置于断开状态。在平面MOSFET 10P的断开状态下，源极接触件32与漏极接触件34之间的任何电压都由漂移区域14支持，并且只有泄漏电流将在这些接触件之间流动。由于平面MOSFET 10P的垂直结构，大电压可以放置在源极接触件32与漏极接触件34之间而不损坏装置。
当向平面MOSFET 10P的栅极电极30施加正偏置时，在栅极电极30下方的漂移区域14的顶表面正下方的每个沟道区域22中形成横向沟道，从而将平面MOSFET 10P置于导通状态。在导通状态下，电流(由虚线示出)从相应的源极区域24经由源极接触件32横向流过设置在每个沟道区域22中的横向沟道，流入漂移区域14的JFET区域18。值得注意的是，电流主要横向流过源极区域24的部分。
一旦在JFET区域18中，电流就向下流过漂移区域14流向漏极接触件34。在屏蔽区域20、沟道区域22和漂移区域14之间形成的P-N结处呈现的电场趋于迫使电流流过JFET区域18的中间。电流在其中流动的JFET区域18的中间被称为JFET沟道。在达到被称为扩展深度的特定深度之后，由结注入物16呈现的电场开始减弱。随着电流进一步向下流过漂移区域14流向漏极接触件34，减小的电场允许电流散开。
对于像MOSFET 10P这样的平面装置，栅极电极30需要宽并且与源极区域24横向重叠，使得沟道区域22中的沟道是水平的。沟道长度由图1中标识的横向栅极长度(LLG)表示。作为栅极电极30与每个源极区域24重叠多少的测量的栅极-源极重叠(GOL)也是水平的。因此，MOSFET 10P的整体栅极结构横向展开并占用大量面积，这一般会增加成本并且与使此类装置更小的持续愿望背道而驰。
平面装置的好处是栅极电介质28没有任何弯曲或环绕栅极电极的拐角。由于在操作期间内部生成的高电场，栅极电介质28中的这种弯曲和拐角会随着时间而降级。这种降级导致装置性能下降和故障。另外，不需要非常深的注入物来创建屏蔽区域20，因为屏蔽区域20一般相对浅。
图2图示了另一种常规的MOSFET配置，它被称为沟槽式MOSFET 10T。图1的平面MOSFET 10P与图2的沟槽式MOSFET10T之间的主要区别在于栅极结构的配置。如上所述，平面MOSFET 10P具有栅极电介质28和栅极电极30，它们都是平面的并且驻留在主体B的顶表面之上。另一方面，沟槽式MOSFET 10T具有栅极电介质28和栅极电极30，它们驻留在从主体B的顶表面凹进主体B中的“沟槽”中。在这个实施例中，从主体B的顶表面到沟槽的底部的沟槽的深度通常在1um到2um的范围内。
源极区域24设置在栅极电极30的任一侧并通过栅极电介质28与栅极电极30分开。沟道区域22设置在源极区域24的内部部分下方并且在屏蔽区域20和栅极电极30的部分之间。栅极电介质28使栅极电极30与源极区域24、沟道区域22、屏蔽区域20和JFET区域18绝缘。
在操作中，当偏置电压没有被施加到栅极电极30并且漏极接触件34被正偏置时，每个屏蔽区域20与漂移区域14之间的P-N结被反向偏置，从而将沟槽式MOSFET 10T置于断开状态。在断开状态下，源极接触件32与漏极接触件34之间的任何电压都由漂移区域14支持并且只有泄漏电流将在这些接触件之间流动。
将正偏置施加到栅极电极30以将沟槽式MOSFET 10T置于导通状态。在导通状态下，从对应的源极区域24到JFET区域18沿着栅极电介质28在每个沟道区域22中形成垂直沟道。电流(由虚线示出)从相应的源极区域24经由源极接触件32垂直流过设置在每个沟道区域22中的垂直沟道，进入漂移区域14的JFET区域18。一旦在JFET区域18中，电流就向下流过漂移区域14流向漏极接触件34。
对于典型的沟槽式布局，由垂直栅极长度(VLG)表示的沟道和栅极-源极重叠(GOL)都是垂直的，以减小栅极结构的宽度(即，节距)并增加电流密度。在碳化硅SiC装置中，垂直朝向的沟道提供更高的电子迁移率并且因此提供更高的电流能力。但是，对于诸如沟槽式MOSFET 10T之类的沟槽式装置，屏蔽区域20常常在主体B的顶表面下方大于一微米，比大多数注入物通常可以到达的深得多。屏蔽区域20一般相对于平面装置加深用于栅极电极30的沟槽的深度，以便保持JFET区域18的屏蔽与平面装置的性能相匹配。诸如沟槽式MOSFET 10T之类的沟槽装置的另一个弱点是沟槽中的栅极电介质28的拐角暴露在JFET区域18中，因此在阻挡电流流动时会受到高电场的影响。如上所述，用于形成栅极电介质28的氧化物在暴露于高电场时易于失效。
以下实施例通过提供混合栅极体系架构改善上述平面和沟槽设计，该混合栅极体系架构采用凹陷栅极结构和具有至少水平片段的沟道两者。参考图3，混合MOSFET 10H具有驻留在“沟槽”中的栅极电介质28和栅极电极30，该“沟槽”从漂移区域14的顶表面凹进漂移区域14中。源极区域24设置在栅极电极30的任一侧并且通过栅极电介质28与栅极电极30分开。沟道区域22设置在源极区域24下方并且在栅极电极30的部分下方延伸。每个沟道区域22的第一部分在栅极电极30的一部分下方并与栅极电极30的一部分横向重叠，并且每个沟道区域22的第二部分在源极区域24的至少一部分下方并与源极区域24的至少一部分横向重叠。对于这个实施例，沟道区域22的任何部分都没有与栅极电极30的任何部分垂直重叠。再次，栅极电介质28将栅极电极30与源极区域24、沟道区域22、屏蔽区域20和JFET区域18绝缘。从主体B的顶表面到沟槽的底部的沟槽的深度的范围从0.2微米到1.0微米、0.2微米到0.5微米、0.4微米到0.8微米、0.5um到1.0um等。沟槽深度是非限制性的。
在操作中，当偏置电压没有被施加到栅极电极30并且漏极接触件34被正偏置时，每个屏蔽区域20与漂移区域14之间的P-N结被反向偏置，从而将混合MOSFET 10H置于断开状态。在断开状态下，源极接触件32与漏极接触件34之间的任何电压都由漂移区域14支持并且只有泄漏电流将在这些接触件之间流动。
将正偏置施加到栅极电极30以将混合MOSFET 10H置于导通状态。在导通状态下，在每个沟道区域22中形成沟道，用于电流从源极区域24流入JFET区域18。即使栅极电极30凹进漂移区域14，每个沟道也在沟道区域22的与栅极电极30的一部分横向重叠的部分中具有水平片段。因此，电流(由虚线示出)从相应的源极区域24经由源极接触件32流过设置在每个沟道区域22中的基本上水平的沟道，进入漂移区域14的JFET区域18中。一旦在JFET区域18中，电流就向下流过漂移区域14，通过基板12流向漏极接触件34。一般而言，电流仅流过栅极电极30与沟道区域22相邻的沟道区域22。
用于这个实施例的屏蔽区域20可以与沟道区域22的全部或仅一部分横向重叠。如图所示，屏蔽区域20与所有沟道区域22和连接器区域26横向重叠。值得注意的是，沟道区域22和屏蔽区域20的内部垂直边界基本上对齐，并且一起定义JFET区域18的垂直边界。
对于图3的实施例，源极区域24之间的相对浅的沟槽使栅极-源极重叠(GOL)垂直，从而允许更小的装置节距(即，更小的宽度)，并因此允许更高的电流密度。屏蔽区域20只需要深了浅沟槽深度的量(例如，比平面装置多约0.2至0.4微米)以保持相同的阻挡能力。例如，如果用于栅极电极30和栅极电介质28的沟槽深度在0.2um到0.8um的范围内，那么屏蔽区域20的深度将延伸到主体中0.5到2um。结果，混合MOSFET 10H通过约两倍的栅极-源极重叠(2×GOL)提供了比可比较的平面装置更紧密的单元节距，这意味着对于相同的布局设计规则具有更高的电流密度，同时不要求过深的屏蔽区域20。对于某些制造工艺，使屏蔽区域距离主体B的顶表面不超过1.5微米是优选的。而且，没有栅极电介质的拐角暴露于高电场，因为现有的拐角被沟道区域22和屏蔽区域20屏蔽漂移区域14中的电场。
图4中图示了混合MOSFET 10H'的第二实施例。混合MOSFET10H'也具有驻留在“沟槽”中的栅极电介质28和栅极电极30，该沟槽从漂移区域14的顶表面凹进漂移区域14。源极区域24设置在栅极电极30的任一侧并通过栅极电介质28与栅极电极30分开。图3的混合MOSFET 10H与图4的混合MOSFET 10H'之间的区别主要在于沟道区域22相对于栅极电极30的配置。
沟道区域22设置在源极区域24下方并且在栅极电极30的部分下方延伸，使得：
·每个沟道区域22的第一部分位于栅极电极30的一部分下方并与栅极电极30的一部分横向重叠；
·每个沟道区域的第二部分位于源极区域24的至少一部分下方并与源极区域24的至少一部分横向重叠；以及
·每个沟道区域22的第二部分位于栅极电极30的一部分旁边并与栅极电极30的一部分垂直重叠。
当MOSFET 10H'处于导通状态时，图4中所示的配置在每个沟道区域22中提供具有垂直和水平片段两者的沟道。每个沟道的水平片段驻留在每个沟道区域22的与栅极电极30的一部分横向重叠的第一部分中。每个沟道的垂直片段驻留在每个沟道区域22的与栅极电极30的一部分垂直重叠的第二部分中。因此，电流将从源极区域24通过对应的沟道区域22流入(由虚线示出)JFET区域18。当流过沟道区域22时，电流将从源极区域24向下沿着沟道区域22的与栅极电极30垂直重叠的部分中的沟道的垂直片段流动，然后水平地通过沟道区域22的与栅极电极30横向重叠的部分中的沟道的水平片段。一旦在JFET区域18中，电流就向下流过漂移区域14，通过基板12流向漏极接触件34。如图所示，电流一般仅流过栅极电极30与沟道区域22相邻的沟道区域22。
当偏置电压没有被施加到栅极电极30并且漏极接触件34被正偏置时，每个屏蔽区域20与漂移区域14之间的P-N结被反向偏置，从而将混合MOSFET 10H'置于断开状态。在断开状态下，源极接触件32与漏极接触件34之间的任何电压都由漂移区域14支持并且只有泄漏电流将在这些接触件之间流动。
屏蔽区域20可以与沟道区域22的全部或仅一部分横向重叠。对于图4的实施例，屏蔽区域20与沟道区域22的大部分或全部横向重叠。因此，屏蔽区域22的部分与栅极电极30的部分重叠，虽然沟道区域22的部分驻留在栅极电极30与屏蔽区域20之间。值得注意的是，沟道区域22和屏蔽区域20的内部垂直边界基本上对齐并且一起定义JFET区域18的垂直边界。沟道区域22和屏蔽区域20的内部边界不需要对齐或垂直。
图4的实施例为栅极电极30和栅极电介质28提供了稍深的沟槽。例如，沟槽的范围可以从0.3到1.3微米。与图3的实施例相比，源极区域24之间的这个区域的稍深的沟槽延伸垂直栅极-源极重叠(GOL)。另外，沟道具有垂直部分和水平部分，其中沟道的总栅极长度表示为V+LLG(即，垂直和横向分量)并在图4中突出显示。结果是对于图4的混合MOSFET 10H'，装置节距甚至更小并且电流密度甚至更高。SiC(0001)中的垂直沟道也将具有更高的电子迁移率。屏蔽区域20需要比平面装置深沟槽深度量(例如，比平面装置多约0.3至0.6微米)以保持相同的阻挡能力。用于栅极电极30和栅极电介质28的沟槽深度可以在0.3至1.3微米、0.5至1.1微米、0.7至1.0微米等范围内。在某些非限制性实施例中，屏蔽区域20的深度可以从0.6延伸到2微米，0.9延伸到1.7微米，或1.1延伸到1.4微米。
图5图示了混合MOSFET 10H”的另一个实施例。在这个实施例中，屏蔽区域20的内侧壁从沟道区域22的内侧壁向后凹陷，使得JFET区域18在沟道区域22之间的部分比JFET区域18在屏蔽区域20之间的部分窄。与图4的实施例相比有轻微的节距收紧，从而提供类似的或改善的屏蔽和甚至更高的电流密度。沟道区域22和屏蔽区域20的这些内侧壁可以是基本上垂直的或成角度的。侧壁的朝向以及相对于彼此和栅极电极30的重叠程度将基于期望的性能特性、尺寸、成本等而变化。在另一个实施例中，屏蔽区域20横向向内延伸超过沟道区域22的内侧壁。
本文描述的概念不限于但特别有益于MOSFET和其它绝缘栅装置，诸如绝缘栅双极晶体管。值得注意的是，如本文使用的术语源极、栅极和漏极被认为分别包括发射极、基极和集电极，因此，所附权利要求旨在覆盖所有此类绝缘栅装置，无论每个区域或接触件如何被标记。
本领域技术人员将认识到对本公开的优选实施例的改善和修改。所有此类改善和修改都被认为在本文公开的概念和所附权利要求的范围内。

Claims (26)

1.一种垂直场效应装置，包括：
·主体，包括：
·第一源极区域和第二源极区域，延伸到所述主体中；
·第一沟道区域和第二沟道区域，所述第一沟道区域位于所述第一源极区域下方并与所述第一源极区域横向重叠，所述第二沟道区域位于所述第二源极区域下方并与所述第二源极区域横向重叠；以及
·JFET区域，位于所述第一沟道区域与所述第二沟道区域之间；
·沟槽中的栅极电极，所述沟槽延伸到所述主体中并位于所述第一源极区域与所述第二源极区域之间；以及
·栅极电介质，位于所述栅极电极与所述主体之间并将所述栅极电极与所述主体隔离，其中：
·所述第一源极区域和所述第二源极区域与所述栅极电极垂直重叠，以及
·所述第一沟道区域和所述第二沟道区域与所述栅极电极的底部横向重叠。
2.根据权利要求1所述的垂直场效应装置，其中，在所述JFET区域与所述第一源极区域和第二源极区域之间的所述第一沟道区域和第二沟道区域中形成的沟道具有其中所述第一沟道区域和第二沟道区域与所述栅极电极的底部横向重叠的水平片段。
3.根据权利要求2所述的垂直场效应装置，其中，所述第一沟道区域和第二沟道区域不与所述栅极电极垂直重叠。
4.根据权利要求2所述的垂直场效应装置，其中，所述主体还包括在所述第一沟道区域下方并与所述第一沟道区域横向重叠的第一屏蔽区域以及在所述第二沟道区域下方并与所述第二沟道区域横向重叠的第二屏蔽区域，使得所述JFET区域进一步驻留在所述第一屏蔽区域与所述第二屏蔽区域之间。
5.根据权利要求4所述的垂直场效应装置，其中，所述第一沟道区域和第二沟道区域比所述第一屏蔽区域和第二屏蔽区域更加彼此接近，使得所述JFET区域在所述第一沟道区域与所述第二沟道区域之间的一部分比所述JFET区域在所述第一屏蔽区域与所述第二屏蔽区域之间的一部分窄。
6.根据权利要求2所述的垂直场效应装置，其中，所述第一沟道区域和第二沟道区域与所述栅极电极垂直重叠，使得在所述JFET区域与所述第一源极区域和第二源极区域之间的所述第一沟道区域和第二沟道区域中形成的沟道具有其中所述第一沟道区域和第二沟道区域与所述栅极电极垂直重叠的垂直片段。
7.根据权利要求6所述的垂直场效应装置，其中，所述栅极电极的任何部分都没有与所述第一源极区域和第二源极区域横向重叠。
8.根据权利要求6所述的垂直场效应装置，其中，所述主体还包括在所述第一沟道区域下方并与所述第一沟道区域横向重叠的第一屏蔽区域以及在所述第二沟道区域下方并与所述第二沟道区域横向重叠的第二屏蔽区域，使得所述JFET区域进一步驻留在所述第一屏蔽区域与所述第二屏蔽区域之间。
9.根据权利要求8所述的垂直场效应装置，其中，所述第一沟道区域和第二沟道区域比所述第一屏蔽区域和第二屏蔽区域更加彼此接近，使得所述JFET区域在所述第一沟道区域与所述第二沟道区域之间的一部分比所述JFET区域在所述第一屏蔽区域与所述第二屏蔽区域之间的一部分窄。
10.根据权利要求2所述的垂直场效应装置，其中，所述第一源极区域和第二源极区域掺杂有N型材料，并且所述第一沟道区域和第二沟道区域掺杂有P型材料。
11.根据权利要求2所述的垂直场效应装置，其中，所述场效应装置是金属氧化物半导体场效应装置。
12.根据权利要求2所述的垂直场效应装置，其中，所述场效应装置是绝缘栅双极晶体管。
13.根据权利要求2所述的垂直场效应装置，其中，所述主体包括碳化硅。
14.根据权利要求2所述的垂直场效应装置，其中，所述主体包括基板、所述基板之上的漂移区域和所述基板下方的漏极接触件，使得所述JFET区域形成在所述主体的在所述漂移区域上方的上部中。
15.根据权利要求2所述的垂直场效应装置，其中，所述沟槽具有从所述主体的顶表面到所述沟槽的底部测得的在0.2um与0.8um之间的深度。
16.根据权利要求15所述的垂直场效应装置，其中，所述主体还包括在所述第一沟道区域下方并与所述第一沟道区域横向重叠的第一屏蔽区域以及在所述第二沟道区域下方并与所述第二沟道区域横向重叠的第二屏蔽区域，使得所述第一屏蔽区域和第二屏蔽区域比所述沟槽的底部深小于两微米。
17.根据权利要求2所述的垂直场效应装置，其中，所述场效应装置能够在断开状态下阻挡至少300伏特并且在导通状态下传导至少1安培。
18.一种垂直场效应装置，包括：
·主体，包括：
·第一源极区域和第二源极区域，延伸到所述主体中；
·第一沟道区域和第二沟道区域，所述第一沟道区域位于所述第一源极区域下方并与所述第一源极区域横向重叠，所述第二沟道区域位于所述第二源极区域下方并与所述第二源极区域横向重叠；以及
·JFET区域，横向位于所述第一沟道区域与所述第二沟道区域之间；
·沟槽中的栅极电极，所述沟槽延伸到所述主体中并横向位于所述第一源极区域与所述第二源极区域之间；以及
·栅极电介质，位于所述栅极电极与所述主体之间并将所述栅极电极与所述主体隔离，其中：
·所述第一源极区域和所述第二源极区域与所述栅极电极垂直重叠，
·所述第一沟道区域和所述第二沟道区域与所述栅极电极的底部横向重叠，以及
·所述第一沟道区域和第二沟道区域与所述栅极电极的侧面垂直重叠。
19.根据权利要求18所述的垂直场效应装置，其中：
·在所述JFET区域与所述第一源极区域和第二源极区域之间的所述第一沟道区域和第二沟道区域中形成的沟道具有其中所述第一沟道区域和第二沟道区域与所述栅极电极的底部横向重叠的水平片段；以及
·在所述JFET区域与所述第一源极区域和第二源极区域之间的所述第一沟道区域和第二沟道区域中形成的沟道还具有其中所述第一沟道区域和第二沟道区域与所述栅极电极垂直重叠的垂直片段。
20.根据权利要求19所述的垂直场效应装置，其中，所述主体还包括在所述第一沟道区域下方并与所述第一沟道区域横向重叠的第一屏蔽区域以及在所述第二沟道区域下方并与所述第二沟道区域横向重叠的第二屏蔽区域，使得所述JFET区域进一步驻留在所述第一屏蔽区域与所述第二屏蔽区域之间。
21.根据权利要求20所述的垂直场效应装置，其中，所述第一沟道区域和第二沟道区域比所述第一屏蔽区域和第二屏蔽区域更加彼此接近，使得所述JFET区域在所述第一沟道区域与第二沟道区域之间的一部分比所述JFET区域在所述第一屏蔽区域与第二屏蔽区域之间的一部分窄。
22.根据权利要求20所述的垂直场效应装置，其中，所述主体包括碳化硅。
23.根据权利要求19所述的垂直场效应装置，其中，所述沟槽具有从所述主体的顶表面到所述沟槽的底部测得的在0.3um与1.3um之间的深度。
24.根据权利要求23所述的垂直场效应装置，其中，所述主体还包括在所述第一沟道区域下方并与所述第一沟道区域横向重叠的第一屏蔽区域以及在所述第二沟道区域下方并与所述第二沟道区域横向重叠的第二屏蔽区域，使得所述第一屏蔽区域和第二屏蔽区域比所述沟槽的底部深小于两微米。
25.根据权利要求19所述的垂直场效应装置，其中，所述场效应装置是金属氧化物半导体场效应装置。
26.根据权利要求19所述的垂直场效应装置，其中，所述场效应装置是绝缘栅双极晶体管。
CN202180043684.1A 2020-06-19 2021-06-15 具有混合栅极结构的功率装置 Pending CN115715428A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/907,163 2020-06-19
US16/907,163 US20210399128A1 (en) 2020-06-19 2020-06-19 Power devices with a hybrid gate structure
PCT/US2021/037522 WO2021257634A1 (en) 2020-06-19 2021-06-15 Power devices with a hybrid gate structure

Publications (1)

Publication Number Publication Date
CN115715428A true CN115715428A (zh) 2023-02-24

Family

ID=76845328

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180043684.1A Pending CN115715428A (zh) 2020-06-19 2021-06-15 具有混合栅极结构的功率装置

Country Status (5)

Country Link
US (1) US20210399128A1 (zh)
EP (1) EP4169076A1 (zh)
JP (1) JP2023530711A (zh)
CN (1) CN115715428A (zh)
WO (1) WO2021257634A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884997A (zh) * 2023-09-07 2023-10-13 珠海格力电子元器件有限公司 绝缘栅双极型晶体管及其制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4450241B2 (ja) * 2007-03-20 2010-04-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US20110012132A1 (en) * 2008-02-06 2011-01-20 Rohm Co., Ltd. Semiconductor Device
JPWO2012137914A1 (ja) * 2011-04-08 2014-07-28 富士電機株式会社 炭化珪素縦型電界効果トランジスタ
DE112012007275T5 (de) * 2012-12-28 2015-11-12 Hitachi, Ltd. Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren dafür
US9111919B2 (en) * 2013-10-03 2015-08-18 Cree, Inc. Field effect device with enhanced gate dielectric structure
JP6237408B2 (ja) * 2014-03-28 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016058679A (ja) * 2014-09-12 2016-04-21 株式会社東芝 半導体装置およびその製造方法
US9893176B2 (en) * 2014-12-26 2018-02-13 Fairchild Semiconductor Corporation Silicon-carbide trench gate MOSFETs
JP7099369B2 (ja) * 2018-03-20 2022-07-12 株式会社デンソー 半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116884997A (zh) * 2023-09-07 2023-10-13 珠海格力电子元器件有限公司 绝缘栅双极型晶体管及其制备方法
CN116884997B (zh) * 2023-09-07 2023-12-22 珠海格力电子元器件有限公司 绝缘栅双极型晶体管及其制备方法

Also Published As

Publication number Publication date
JP2023530711A (ja) 2023-07-19
US20210399128A1 (en) 2021-12-23
WO2021257634A1 (en) 2021-12-23
EP4169076A1 (en) 2023-04-26

Similar Documents

Publication Publication Date Title
CN109638069B (zh) 半导体装置
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
US9041173B2 (en) Semiconductor device
KR102259531B1 (ko) 고전압 mosfet 장치 및 상기 장치의 제조방법
US10886396B2 (en) Transistor structures having a deep recessed P+ junction and methods for making same
US7915617B2 (en) Semiconductor device
JP5002148B2 (ja) 半導体装置
JP5198030B2 (ja) 半導体素子
US7479678B2 (en) Semiconductor element and method of manufacturing the same
CN105280711B (zh) 电荷补偿结构及用于其的制造
JP7460331B2 (ja) シリコンカーバイド半導体素子
US11552173B2 (en) Silicon carbide device with trench gate
US8912632B2 (en) Semiconductor device
JP2008117826A (ja) 電力用半導体素子
CN108604598B (zh) 半导体装置
KR20020092439A (ko) 반도체 디바이스
KR100317458B1 (ko) 선형 전류-전압특성을 가진 반도체 소자
US20120126317A1 (en) Accufet with integrated clamping circuit
CN216980573U (zh) 一种半导体场效应管及电子设备
JP3998454B2 (ja) 電力用半導体装置
CN115715428A (zh) 具有混合栅极结构的功率装置
EP1703566A1 (en) MOS device having at least two channel regions
CN111295763B (zh) 宽带隙半导体装置
US11004839B1 (en) Trench power MOSFET with integrated-schottky in non-active area
US20230299144A1 (en) Silicon carbide semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination