JP2023096135A - 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール - Google Patents

溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール Download PDF

Info

Publication number
JP2023096135A
JP2023096135A JP2023082625A JP2023082625A JP2023096135A JP 2023096135 A JP2023096135 A JP 2023096135A JP 2023082625 A JP2023082625 A JP 2023082625A JP 2023082625 A JP2023082625 A JP 2023082625A JP 2023096135 A JP2023096135 A JP 2023096135A
Authority
JP
Japan
Prior art keywords
contact
gate
section
semiconductor module
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023082625A
Other languages
English (en)
Inventor
ベアグナー ヴォルフガング
Bergner Wolfgang
シエミエニエツ ラルフ
Siemieniec Ralf
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2023096135A publication Critical patent/JP2023096135A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
    • H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0495—Schottky electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール。【解決手段】半導体モジュール（５００）は、ゲート構造（１５０）を有しており、このゲート構造は、第１の表面（１０１）から炭化ケイ素ボディ（１００）に延在しており、第１の表面（１０１）に対して平行な第１の水平方向（１９１）に沿ったゲート構造の幅（ｗ１）は、第１の表面（１０１）に対して垂直なゲート構造の垂直方向の寸法（ｖ１）よりも小さい。コンタクト構造（３１５）は、第１の表面（１０１）から炭化ケイ素ボディ（１００）に延在しており、ゲート構造およびコンタクト構造（３１５）は、第１の水平方向（１９１）に沿って交互に設けられている。炭化ケイ素ボディ（１００）におけるシールド領域（１６０）は、コンタクト構造（３１５）の底部に接しており、第１の水平方向（１９１）に沿って、ゲート構造から間隔を空けて設けられている。【選択図】図５Ｄ

Description

本発明は、溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュールに関するものである。
炭化ケイ素（ＳｉＣ）を基礎とする半導体モジュールでは、炭化ケイ素の大きいバンドギャップおよび高い絶縁破壊耐性という利点が得られる。もっとも、ＳｉＣ半導体ボディと、誘電層、例えばＳｉＣ－ＭＯＳＦＥＴ（ＳｉＣ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）のトランジスタセルのゲート誘電体との間の境界面においては、多数の状態の境界面が生じ、それらの境界面は、ＳｉＣ－ＭＯＳＦＥＴの動作状態に依存して、より多くのキャリアまたはより少ないキャリアを有していると考えられる。多数の状態の境界面を生じさせるそれらのキャリアは、トランジスタセルのスイッチオン状態において電界制御式のトランジスタチャネルを形成する自由電荷の移動性および密度に影響を及ぼす。また通常は、ゲート誘電体に生じる電界強度およびゲート誘電体の堅固性によって、ＳｉＣ－ＭＯＳＦＥＴの電圧耐性が制限されることが多いので、ＳｉＣの高い絶縁破壊耐性は完全には利用されていない。
本発明は、炭化ケイ素が本来備えている電気的な絶縁破壊電界強度を十分に利用することができるＳｉＣ半導体モジュールを目的とするものである。
本発明の上述の目的は、独立請求項に記載の対象によって達成される。従属請求項は、別の実施形態に関する。
本開示は、ゲート構造、コンタクト構造およびシールド領域を備えている半導体モジュールに関する。ゲート構造は、第１の表面から出発して炭化ケイ素ボディ内に延在している。第１の表面に対して平行な第１の水平方向に沿ったゲート構造の幅は、第１の表面に対して垂直なゲート構造の垂直方向の寸法よりも小さい。コンタクト構造も同様に、第１の表面から出発して炭化ケイ素ボディ内に延在している。ゲート構造およびコンタクト構造は、第１の水平方向に沿って交互に設けられている。シールド領域は、炭化ケイ素ボディにおいて、コンタクト構造の底部に接して形成されており、また第１の水平方向に沿ってゲート構造から間隔を空けて設けられている。
さらに本開示は、それぞれが第１の表面から出発して炭化ケイ素ボディ内に延在している、ゲート構造およびコンタクト構造を備えている半導体モジュールに関する。ゲート構造およびコンタクト構造は、第１の表面に対して平行な第１の水平方向に沿って交互に設けられている。ゲート構造とコンタクト構造との間の炭化ケイ素ボディのメサ区間には、ボディ領域が形成されている。コンタクト構造の底部に沿って、ボディ領域の導電型のシールド領域が形成されており、またこのシールド領域は、第１の水平方向に沿って、ゲート構造から間隔を空けて設けられている。ドリフトゾーンを有しているドリフト構造は、ボディ領域と共に第１のｐｎ接合部を形成しており、かつコンタクト構造と共にショットキーコンタクトを形成している。
また本開示は、それぞれが第１の表面から出発して炭化ケイ素ボディ内に延在している、ゲート構造およびコンタクト構造を備えている半導体モジュールに関し、ここで、ゲート構造およびコンタクト構造は、第１の表面に対して平行な第１の水平方向に沿って交互に設けられている。ゲート構造は、ゲート誘電体およびゲート電極を有しており、ゲート電極は、ゲート誘電体に接している、金属構造の第１の区間を有している。コンタクト構造は、炭化ケイ素ボディに接している、金属構造の第２の区間を有している。コンタクト構造の底部に沿って、炭化ケイ素ボディには、シールド領域が形成されており、このシールド領域は、第１の水平方向に沿って、ゲート構造から間隔を空けて設けられている。
最後に、本開示は、半導体モジュールを製造するための方法に関する。主層と、この主層の所定の区間に形成されているボディ層と、ボディ層の所定の区間に形成されているソース層と、を有している炭化ケイ素基板が形成され、この場合、ボディ層の導電型は、ソース層の導電型および主層に形成されているドリフト層の導電型とは逆の導電型である。ソース層およびボディ層を通って延在しており、かつ炭化ケイ素基板の第１の主面に対して平行な第１の水平方向に沿って交互に設けられている、ゲート溝およびコンタクト溝が形成される。ゲート溝には、ゲート誘電体が形成される。ゲート溝において、ゲート誘電体に接している第１の区間を有しており、かつコンタクト溝において、第２の区間を有している、金属構造が形成される。第２の区間は、ボディ層の区間から形成されたボディ領域に接しており、かつソース層の区間から形成されたソース領域に接している。第１の区間を第２の区間に接続している、金属構造の第３の区間が除去される。
当業者は、下記の詳細な説明を読み、また図面を考察することによって、開示される対象の更なる特徴および利点を理解する。
添付の図面によって、本発明をより一層理解することができ、またこの添付の図面は本出願に組み込まれ、本出願の一部を成すものである。図面は、本発明の実施形態を示し、またその説明と共に本発明の原理を説明する。本発明の別の実施形態および意図する利点は、以下の詳細な説明より明らかになる。
１よりも大きいゲート構造のアスペクト比を有している、１つの実施形態による溝コンタクトおよびトレンチゲートを備えているＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 トレンチゲートの垂直方向の寸法に相当する垂直方向の寸法を有している溝コンタクトにおけるショットキーコンタクトを含んでいる、１つの実施形態によるトレンチゲートおよび溝コンタクトを備えているＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 トレンチゲートの垂直方向の寸法よりも大きい垂直方向の寸法を有している溝コンタクトにおけるショットキーコンタクトを含んでいる、１つの実施形態によるＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 トレンチゲートにおける第１の区間および溝コンタクトにおける第２の区間を有している金属構造を含んでいる、１つの実施形態によるトレンチゲートおよび溝コンタクトを備えているＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 溝コンタクトに沿ってより強くドープされたコンタクト区間を有しているボディ領域を含んでいる、１つの実施形態によるＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 （１１－２０）格子面に対して平行に延在している側壁を有しているトレンチゲートを含んでいる、１つの実施形態によるトレンチゲートおよび溝コンタクトを備えているＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 （１－１００）格子面に対して平行に延在している側壁を有しているトレンチゲートを含んでいる、１つの別の実施形態によるＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 溝コンタクトとのショットキーコンタクトおよび高ドープされたコンタクト区間を含んでいる、１つの別の実施形態によるＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 深い溝コンタクトに沿って、高ドープされたコンタクト区間、シールド領域およびショットキーコンタクトを含んでいる、１つの別の実施形態によるＳｉＣ半導体モジュールの一部の概略的な断面図を示す。 １つの実施形態による、トレンチゲートおよび溝コンタクトを含んでいる半導体モジュールを製造するための方法の簡略化されたフローチャートを示す。 ソース層、ボディ層およびドリフト層を含んでいる炭化ケイ素基板を形成した後の、トレンチゲートおよび溝コンタクトのための金属構造が同時に形成される、１つの実施形態によるトレンチゲートおよび溝コンタクトを含んでいる半導体モジュールを製造するための方法を説明するための、炭化ケイ素基板の一部の概略的な断面図を示す。 ゲート溝およびコンタクト溝を形成した後の、図７Ａの炭化ケイ素基板の一部の概略的な断面図を示す。 ゲート溝にゲート誘電体を形成した後の、図７Ｂの炭化ケイ素基板の一部の概略的な断面図を示す。 ゲート溝における第１の区間およびコンタクト溝における第２の区間を含んでいる金属構造を形成した後の、図７Ｃの炭化ケイ素基板の一部の概略的な断面図を示す。 ソース層、ボディ層およびドリフト層を含んでいる炭化ケイ素基板を形成した後の、トレンチゲートおよび溝コンタクトのための金属構造が同時に形成される、１つの別の実施形態によるトレンチゲートおよび溝コンタクトを含んでいる半導体モジュールを製造するための別の方法を説明するための、炭化ケイ素基板の一部の概略的な断面図を示す。 注入マスクを用いて、ボディ領域の高ドープされたコンタクト区間およびシールド領域のためのドープ領域を形成した後の、図８Ａによる基板の一部の概略的な断面図を示す。 注入マスクを除去した後の、図８Ｂによる基板の一部の概略的な断面図を示す。 溝エッチングマスクを形成した後の、図８Ｃによる基板の一部の概略的な断面図を示す。 ゲート溝およびコンタクト溝を形成した後の、図８Ｄによる基板の一部の概略的な断面図を示す。 犠牲酸化物を形成した後の、図８Ｅによる基板の一部の概略的な断面図を示す。 犠牲酸化物を除去した後の、図８Ｆによる基板の一部の概略的な断面図を示す。 ゲート誘電体層を形成した後の、図８Ｇによる基板の一部の概略的な断面図を示す。 エッチングマスクを形成した後の、図８Ｈによる基板の一部の概略的な断面図を示す。 コンタクト溝からゲート誘電体層の一部を除去した後の、図８Ｉによる基板の一部の概略的な断面図を示す。 ゲート溝における第１の区間およびコンタクト溝における第２の区間を含んでいる金属構造を形成した後の、図８Ｊによる基板の一部の概略的な断面図を示す。 ゲート溝およびコンタクト溝の外部に位置する金属構造の第３の区間を除去した後の、図８Ｋによる基板の一部の概略的な断面図を示す。 ボディ領域のコンタクト区間のためのドープ領域を形成した後に、溝底部を介する注入によってシールド領域が形成されている、１つの実施形態による炭化ケイ素基板の一部の概略的な断面図を示す。 溝エッチングマスクを形成した後の、図９Ａによる基板の一部の概略的な断面図を示す。 ゲート溝およびコンタクト溝を形成した後の、図９Ｂによる基板の一部の概略的な断面図を示す。 犠牲酸化物を形成した後の、図９Ｃによる基板の一部の概略的な断面図を示す。 注入マスクを用いて、シールド領域のためのドープ領域を形成した後の、図９Ｄによる基板の一部の概略的な断面図を示す。 ゲート誘電体層を形成した後の、図９Ｅによる基板の一部の概略的な断面図を示す。 コンタクト溝からゲート誘電体層の一部を除去した後の、図９Ｆによる基板の一部の概略的な断面図を示す。 １つの実施形態による、ＳｉＣ半導体モジュールの一部の断面における、シールド領域内のドーパント分布の概略図を示す。
以下の詳細な説明においては、本願の一部を成し、かつ例示を目的として特定の実施例が図示されている添付の図面を参照する。この関係において、方向に関する術語、例えば「上面」、「底部」、「前面」、「裏面」、「～の前」、「～の後ろ」などは、その時点において考察している図面の方向に関する。実施例の各コンポーネントを、種々の向きで位置決めすることができるので、方向に関する術語は、説明を目的として用いられているに過ぎず、限定的な記述と解されるべきではない。
以下において、「持っている」、「含んでいる」、「備えている」、「有している」などの術語は、非限定的な術語であり、これらは一方では、言及している構成要素または特徴の存在を表しており、他方では別の構成要素または特徴の存在を排除するものではない。不定冠詞および定冠詞は、その関係から明示的に別個に記載がない限りは、複数形も単数形を含むものである。
多数の図面において、ドープ型の隣の「－」または「＋」の記載によって、相対的なドーパント濃度が表されている。例えば、「ｎ－」は、「ｎ」型ドープ領域のドーパント濃度よりも低いドーパント濃度を意味しており、他方、「ｎ＋」型ドープ領域は、「ｎ」型ドープ領域のドーパント濃度よりも高いドーパント濃度を意味している。相対的なドーパント濃度の記載は、別個に記載がない限りは、同一の相対的なドーパント濃度が記載されているドープ領域が、同一の絶対的なドーパント濃度を有していなければならないことを意味しているのではない。例えば、２つの異なる「ｎ」型ドープ領域が、同一または異なる絶対的なドーパント濃度を有していてもよい。
術語「電気的に接続されている」は、電気的に接続されている構成要素間の低抵抗性の接続を表しており、例えば、該当する構成要素間の直接的なコンタクト、または金属および／または高ドープされた半導体を介する接続を表している。「電気的に結合されている」という表現は、「電気的に結合されている」構成要素間に、それらの構成要素間に介在する、信号伝送に適した１つまたは複数の構成要素、例えば、第１の状態においては低抵抗性の接続を生じさせることができ、また第２の状態においては高抵抗性の分離を生じさせることができるように制御することができる構成要素が設けられていてもよいことを含んでいる。
図１には、トランジスタセルＴＣを備えている半導体モジュール５００が示されている。半導体モジュール５００は、ＩＧＦＥＴ（絶縁ゲート電界効果トランジスタ）であってよく、例えば、ＭＯＳＦＥＴ（金属酸化物半導体ＦＥＴ）、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）またはＭＣＤ（ＭＯＳ制御型ダイオード）であってよく、この場合、半導体モジュール５００は、トランジスタセルＴＣの他に、さらに別の半導体モジュール、例えば１つまたは複数のダイオード構造、例えばｐｎダイオードないしショットキーダイオードを有することができる。
半導体モジュール５００は、結晶性の炭化ケイ素（ＳｉＣ）、例えば２Ｈ－ＳｉＣ（２Ｈ－ポリタイプのＳｉＣ）、６Ｈ－ＳｉＣまたは１５Ｒ－ＳｉＣ、から成る炭化ケイ素ボディ１００を基礎としている。１つの実施形態によれば、炭化ケイ素ボディ１００の材料は、４Ｈ－ＳｉＣである。炭化ケイ素ボディ１００の前面における第１の表面１０１は、平坦であるか、または波状である。平坦な第１の表面１０１または波状の第１の表面１０１の中央平面における垂線１０４は、垂直方向を規定している。平坦な第１の表面１０１ないし波状の第１の表面１０１の中央平面に対して平行な方向は、水平方向ないし横方向である。
裏面において、炭化ケイ素ボディ１００は、第１の表面１０１に対して平行な第２の表面１０２を有している。第１の表面１０１から第２の表面１０２までの炭化ケイ素ボディ１００の層厚は、数１００ナノメートルから数マイクロメートルまでであってよい。
炭化ケイ素ボディ１００には、ドリフト構造１３０が形成されており、このドリフト構造１３０は、第２の表面１０２に沿った少なくとも１つの高ドープされたコンタクト区間１３９と、第１の表面１０１と高ドープされたコンタクト区間１３９との間の第１の導電型の、比較的弱くドープされたドリフトゾーン１３１と、を有している。トランジスタセルＴＣのスイッチオン状態においては、負荷電流が垂直方向においてドリフトゾーン１３１を通って流れる。ドリフトゾーン１３１におけるドーパントおよび垂直方向の寸法は、実質的に、半導体モジュール５００の阻止能力を決定する。
ドリフト構造１３０は、トランジスタセルＴＣと第２の表面１０２との間のすべてのドープ領域を含んでおり、またドリフトゾーン１３１およびコンタクト区間１３９の他に、さらに別のドープ領域を有することができ、例えば、ドリフトゾーン１３１よりも遥かに強くドープされており、かつドリフトゾーン１３１をコンタクト区間１３９から隔てるバッファ層１３８と、トランジスタセルＴＣとドリフトゾーン１３１との間の、ドリフトゾーン１３１の導電型の別のドープ領域と、を有することができる。
トランジスタセルＴＣは、第１の表面１０１から出発して炭化ケイ素ボディ１００内に延在しているゲート構造１５０に沿って形成されている。ゲート構造１５０の２つの側面が炭化ケイ素ボディ１００の主格子面に対して平行に延びるように、ゲート構造１５０を結晶性の炭化ケイ素ボディ１００の格子に整列することができる。例えば、横断面に対して直交して延びるゲート構造１５０の２つの側壁は、（１１－２０）格子面に位置している。
ゲート構造１５０は、例えばゲート金属化部３３０を介して半導体モジュール５００のゲート端子Ｇに電気的に接続することができるゲート電極１５５と、そのゲート電極１５０を炭化ケイ素ボディ１００から隔てるゲート誘電体１５９と、を含んでいる。ゲート誘電体１５９の層厚は、２００ｎｍ未満、例えば１００ｎｍ未満であってよい。ゲート構造１５０は、帯状ゲートであってよく、この場合、第１の表面１０１に対して平行であり、かつ横断面に対して直交する第２の水平方向に沿った長手方向の寸法は、横断面における第１の表面１０１に対して平行な第１の水平方向１９１に沿ったゲート構造１５０の幅ｗ１の少なくとも５倍である。
隣接するそれぞれ２つのゲート構造１５０の間では、コンタクト構造３１５が、第１の表面１０１から出発して炭化ケイ素ボディ１００内に延在している。ゲート構造１５０およびコンタクト構造３１５は、第１の水平方向１９１に沿って交互に設けられている。それぞれ１つのゲート構造１５０およびコンタクト構造３１５が、横方向において、炭化ケイ素ボディ１００のメサ区間１９０を画定している。
メサ区間１９０においては、第１の導電型に相補的な第２の導電型のボディ領域１２０が形成されている。ボディ領域１２０は、メサ区間１９０において、ドリフト構造１３０と共に、例えばドリフトゾーン１３１と共に第１のｐｎ接合部ｐｎ１を形成しており、また第１の表面１０１とボディ領域１２０との間に形成されているソース領域１１０と共に第２のｐｎ接合部ｐｎ２を形成している。ソース領域１１０およびボディ領域１２０は、それぞれ、各ゲート構造１５０ならびにコンタクト構造３１５に直接的に接している。
各トランジスタセルＴＣのボディ領域１２０およびソース領域１１０は、第１の負荷電極３１０を介して、半導体モジュール５００の第１の負荷端子Ｌ１に電気的に接続されている。高ドープされたコンタクト区間１３９は、第２の負荷電極３２０を介して、半導体モジュール５００の第２の負荷端子Ｌ２に電気的に接続されている。
コンタクト構造３１５とドリフト構造１３０との間には、シールド領域１６０が形成されており、このシールド領域１６０は、コンタクト構造３１５の底部に直接的に接している。シールド領域１６０は、ボディ領域１２０に接することができ、コンタクト構造３１５の中心軸線について対称的に形成することができ、またコンタクト構造３１５の垂直方向の側壁の下側の区間に沿って延在することができる。第１の水平方向１９１に対して平行なシールド領域１６０の水平方向の幅ｗ４は、コンタクト構造の水平方向の幅ｗ２よりも大きくてよいが、しかしながら、シールド領域１６０が横方向においてゲート構造１５０から間隔を空けて設けられているように寸法設計されている。第１の表面１０１から、シールド領域１６０における最大ドーパント濃度までの距離ｖ４は、ゲート構造１５０の垂直方向の寸法ｖ１よりも大きくてよい。
ゲート電極１５５は、金属構造を有しているか、または金属構造から成るものであり、この場合、金属構造を異なる材料から成る複数の部分層から形成することができる。例えば、ゲート電極１５５は、ゲート誘電体１５９に直接的に接しており、かつ第１の金属ないし第１の金属化合物から成る第１の部分層と、第２の金属ないし第２の金属化合物から成る充填構造と、を含んでいる。
コンタクト構造３１５は、ソース領域１１０、ボディ領域１２０およびシールド領域１６０に隣接しており、また同様に、金属構造を有しているか、または金属構造から成り、この場合、金属構造は、異なる組成の複数の部分層を有することができる。コンタクト構造３１５およびゲート電極１５５は、同一の構造を有することができる。
金属構造を有しているゲート電極１５５を基礎としているゲート構造１５０においては、ゲート構造１５０が狭い場合であっても、第２の水平方向に沿ったゲート電極１５５の長手方向抵抗は十分に小さいままであるので、ゲート構造１５０の幅に対するゲート構造１５０の垂直方向の寸法ｖ１の比率によって規定されている、ゲート構造１５０のアスペクト比が１よりも大きい、例えば１．５または２よりも大きく選択される場合であっても、トランジスタセルＴＣの十分に均一なスイッチングを保証することができる。
トランジスタセルＴＣをより密に組み込むことができるようにするために、半導体モジュール５００における電界制御式のトランジスタチャネルの総幅を拡大することができ、ひいては半導体モジュール５００のスイッチオン抵抗を劇的に低減することができる。例えば、隣接するゲート構造１５０の中心間距離ｐ１を２μｍ以下に、例えば１μｍまたは８００ｎｍ以下に低減することができる。ゲート構造１５０の幅ｗ１を６００ｎｍ未満に、例えば４００ｎｍ未満または３００ｎｍ未満に設定することができる。
その他に、ゲートパッドから十分に離れたゲート電極１５５の区間を低抵抗に接続するための、第１の表面１０１にわたり形成される金属製のゲート線路を省略することができる。モジュール前面におけるその種のゲート線路の省略によって、アクティブなモジュール面の割合を高めることができる。
ゲート構造１５０およびコンタクト構造３１５を基礎とする溝は、同一のフォトリソグラフィマスクによって規定することができるので、コンタクト構造３１５に対するゲート構造１５０の相対的な位置を非常に良好に規定することができ、また殆ど変動は生じないので、メサ区間１９０も非常に狭く形成することができる。例えば、メサ区間１９０のメサ幅ｗ３は、５００ｎｍ未満、例えば４００ｎｍ未満である。
ゲート電極１５５の材料の比抵抗が低いことから、ゲート構造１５０の垂直方向の寸法ｖ１ならびにコンタクト構造３１５の垂直方向の寸法ｖ２も低減することができる。さらに、ゲート構造１５０の垂直方向の寸法ｖ１およびコンタクト構造３１５の垂直方向の寸法ｖ２がより小さくなることによって、シールド領域１６０から第１の表面１０１までの距離が短縮され、またシールド領域１６０を規定するドーパントの注入に必要とされる注入エネルギがより低くなる。注入エネルギがより低くなった結果、ここでもまた、ドーパントの横方向におけるより僅かな分散が達成されるので、この態様も、隣接するゲート構造１５０ないしトランジスタセルＴＣのより短い中心間距離ｐ１をサポートする。さらに、シールド領域１６０を規定するための注入マスクを、より薄いハードマスクないしフォトレジストマスクとして形成することができ、これによって、シールド領域１６０の横方向の寸法ｗ４の偏差が一層低減される。
コンタクト構造３１５の幅ｗ２も同様に６００ｎｍ未満、例えば４００ｎｍ未満、例えば最大で３００ｎｍであってよく、この場合、ゲート構造１５０の幅ｗ１およびコンタクト構造３１５の幅ｗ２は同じ大きさであると考えられるか、または相互に僅かに異なると考えられる。例えば、コンタクト構造３１５の幅ｗ２は、ゲート構造１５０の幅ｗ１よりも少なくとも１０％大きくてよい。
さらに、コンタクト構造３１５を介するシールド領域１６０の低抵抗の接続は、スイッチング過程の際の、シールド領域１６０からのキャリアの高速な排出、またはシールド領域１６０へのキャリアの高速な供給を実現し、またそれによって半導体モジュール５００のスイッチング特性を改善する。
さらに、シールド領域１６０のためのドーパントを、コンタクト構造３１５のために事前に形成されていた溝を介して導入することができ、この場合、注入を比較的低いエネルギで行うことができ、したがってドーパントの横方向の分散（ストラグリング）を低くすることができるので、その結果、ゲート構造１５０に対して相対的なシールド領域１６０の距離が良好に定義されており、また殆ど変動は生じず、したがって、シールド領域１６０の幅ｗ４も非常に良好に調整することができ、つまり小さいメサ幅ｗ３も同様にサポートされる。シールド領域１６０は、ボディ領域１２０へのドレイン電位の影響を低下させるので、比較的短いチャネルを備えている、つまりゲート構造１５０の比較的短い垂直方向の寸法ｖ１を備えているトランジスタセルＴＣを設けることができる。製造技術的に規定される、ゲート構造１５０のアスペクト比の上限に関して、垂直方向の寸法ｖ１の低減は、横方向の幅ｗ１の更なる縮小をもたらす。
コンタクト溝の底部を介する注入によって、所要注入エネルギが低減され、したがって炭化ケイ素ボディ１００において結晶欠陥が発生する確率も低下する。そのような結晶欠陥が発生した場合、バイポーラ劣化作用が生じる可能性がある。
図２Ａには、シールド領域１６０がボディ領域１２０から間隔を空けて設けられており、その結果、コンタクト構造３１５の側壁の下側の区間がドリフト構造１３０に直接的に接している、半導体モジュール５００が示されている。例えば、ドリフトゾーン１３１が、コンタクト構造３１５に接することができるか、またはドリフトゾーン１３１と同一の導電型を有しているドリフト構造１３０の別のドープ部分領域、例えば電流拡散層が、コンタクト構造３１５に直接的に接しており、またドリフトゾーン１３１よりも高い、例えば少なくとも２倍、５倍または１０倍高いドーパント濃度を有している。コンタクト構造３１５とドリフト構造１３０との間の境界面は、ショットキーコンタクトＳＣを形成しており、このショットキーコンタクトＳＣは、その高さ全体において、第１の負荷端子Ｌ１とドリフト構造１３０との間のショットキーダイオードとして機能する。半導体モジュール５００がＳｉＣ－ＭＯＳＦＥＴである場合には、ショットキーコンタクトＳＣは、その高さ全体において、真性ボディダイオードに電気的に並列に接続されているショットキーダイオードとして機能する。
トランジスタセルＴＣへのショットキーコンタクトＳＣの集積によって、半導体モジュール５００の逆方向動作時には、第３のｐｎ接合部ｐｎ３を介してバイポーラ電流が流れる代わりに、先ず、ショットキーコンタクトＳＣを介してユニポーラ電流が流れる。ショットキーコンタクトＳＣによって形成されたショットキーダイオードの投入電圧は、第３のｐｎ接合部によって形成されたｐｎダイオードの投入電圧よりも低いので、ショットキーコンタクトＳＣによって、ドリフトゾーン１３１内のバイポーラ電流の流れはある程度まで抑制され、それによってドリフトゾーン１３１における電荷の再結合、ならびに電荷の再結合に起因する局所的な熱発生も低減される。このようにして、ショットキーコンタクトＳＣは、積層欠陥の拡大を抑制ないし緩和させる。この積層欠陥は、十分な加熱時に、結晶欠陥から出発して、ＳｉＣ結晶における主格子面に沿って伝播し、トランジスタセルＴＣのオン抵抗Ｒｄｓｏｎを劣化させる可能性がある。
図２Ｂにおいては、半導体モジュール５００が、ゲート構造１５０の垂直方向の寸法ｖ１よりも大きい垂直方向の寸法ｖ２と、ゲート構造１５０の横方向の幅ｗ１よりも僅かに大きい横方向の幅ｗ２と、を備えている、コンタクト構造３１５を有している。ショットキーコンタクトＳＣの実効面積は、図２Ａの実施形態におけるものよりも大きい。さらに、図２Ｂには、コンタクト構造３１５に沿って高ドープされたコンタクト区間１２９を有しているボディ領域１２０が示されている。コンタクト区間１２９においては、ドーパント濃度が、コンタクト区間１２９以外のボディ領域１２０の主区間１２１におけるドーパント濃度よりも遥かに高く、例えば主区間１２１におけるドーパント濃度よりも少なくとも２倍高い。トランジスタチャネルが形成される主区間１２１の部分領域は、その主区間１２１の横方向に配置されているコンタクト区間１２９に対して遮蔽されており、それによってこの領域が空になることが低減される。したがって、トランジスタセルＴＣに、より短いトランジスタチャネルを設けることができ、それによってメサ幅の更なる低減が実現される。
図３には、同一の構造を有しており、また同時に形成することができるゲート電極１５５ならびにコンタクト構造３１５の詳細が示されている。ゲート電極１５５は、ゲート誘電体１５９に接している、金属構造１７０の第１の区間１７１を有している。コンタクト構造３１５は、炭化ケイ素ボディ１００に直接的に接している、金属構造１７０の第２の区間１７２を有している。
金属構造１７０は、金属、金属化合物または合金を含有しているか、またはそれらから成る、少なくとも１つの部分層を有している。１つの実施形態によれば、金属構造１７０が、第１の部分層１７３および第２の部分層１７４を有しており、この場合、ゲート構造１５０における第１の部分層１７３の第１の区間は、ゲート誘電体１５９に直接的に接しており、またコンタクト構造３１５における第１の部分層１７３の第２の区間は、炭化ケイ素ボディ１００に直接的に接している。
第１の部分層１７３を、第２の部分層１７４のための固着層として設計することができる。第１の部分層１７３の第１の区間は、１．５Ｖ～８Ｖまでの範囲のトランジスタセルＴＣの閾値電圧に関する適切な仕事関数を有することができる。第１の部分層１７３の第２の区間は、炭化ケイ素におけるｎ型ドープ領域およびｐ型ドープ領域に対して良好なオームコンタクトを形成することができる。
第１の部分層１７３の第２の区間は、第１の部分層１７３の第１の区間とは異なる組成を有することができる。例えば、第１の部分層１７３の第２の区間は、金属／ＳｉＣ材料（Ｍｅｔａｌ／ＳｉＣ材料）を有することができ、この金属／ＳｉＣ材料は、少なくとも部分的にケイ素化された金属、例えばケイ化ニッケル、ケイ化白金またはケイ化チタンを含有することができる。
１つの実施形態によれば、第１の部分層１７３の第１の区間および第２の区間が、同一の組成を有している。例えば、第１の部分層１７３の第１の区間および第２の区間は、少なくとも、チタン（Ｔｉ）、モリブデン（Ｍｏ）またはタンタル（Ｔａ）を含有している。１つの実施形態によれば、第１の部分層１７３の２つの区間が、チタン層、窒化チタン層、モリブデン層、または窒化モリブデン層、タンタル層、または窒化タンタル層を含んでいるか、またはそれらの層から成る。
第２の部分層１７４は、良好な充填特性を備えた、金属、金属化合物または合金を含有することができる。例えば、第２の部分層１７４は、タングステン（Ｗ）を含有している。金属構造１７０の第２の区間１７２における第２の部分層１７４の区間は、金属構造１７０の第１の区間１７１における第２の部分層１７４の区間と同一の組成を有することができる。
図４には、コンタクト構造３１５に沿って高ドープされたコンタクト区間１２９を有しているボディ領域１２０を備えている半導体モジュール５００が示されている。この高ドープされたコンタクト区間１２９においては、ドーパント濃度が、コンタクト区間１２９以外のボディ領域１２０の主区間１２１のドーパント濃度よりも遥かに高い。
半導体モジュール５００は、第１の表面１０１から出発して炭化ケイ素ボディ１００内に延在しているゲート構造１５０と、第１の表面１０１から出発して炭化ケイ素ボディ１００内に延在しているコンタクト構造３１５と、を有しており、ゲート構造１５０およびコンタクト構造３１５は、第１の表面１０１に対して平行な第１の水平方向１９１に沿って交互に設けられている。ゲート構造１５０とコンタクト構造３１５との間の炭化ケイ素ボディ１００のメサ区間１９０においては、ボディ領域１２０が形成されており、このボディ領域１２０は、ゲート構造１５０に接している主区間１２１と、その主区間１２１とコンタクト構造３１５との間において、コンタクト構造３１５に接しているコンタクト区間１２９と、を有している。ボディ領域１２０の導電型のシールド領域１６０は、コンタクト構造３１５の底部に延在しており、かつ第１の水平方向１９１に沿って、ゲート構造１５０から間隔を空けて設けられている。
図５Ａから図５Ｄによる半導体モジュール５００は、ＳｉＣ－ＴＭＯＳＦＥＴ（ＳｉＣ－トレンチＭＯＳＦＥＴ）である。モジュール前面における第１の負荷電極３１０は、中間誘電体層２１０における開口部を通り、コンタクト構造３１５に直接的に接続されており、またＳｉＣ－ＴＭＯＳＦＥＴのソース端子Ｓを形成するか、またはその種のソース端子Ｓに電気的に接続されている。ＳｉＣ－ＴＭＯＳＦＥＴの裏面で第２の表面１０２に載置されており、かつコンタクト区間１３９に直接的に接している負荷電極３２０は、ドレイン端子Ｄを形成しているか、またはドレイン端子Ｄに電気的に低抵抗で接続されている。ゲート構造１５０は、炭化ケイ素ボディ１００のＳｉＣ結晶における主格子面に対して平行である、垂直な側壁を有している。
図５ＡのＳｉＣ－ＴＭＯＳＦＥＴは、ボディ領域１２０に直接的に接しているシールド領域１６０を含んでいる。ボディ領域１２０は、コンタクト構造３１５に沿って、高ドープされたコンタクト区間１２９を含んでいる。＜０００１＞結晶方向は、横断面に対して垂直な平面において横断面に対して２°～１２°の間の角度、例えば約４°の角度だけ偏差して傾斜している。＜１１－２０＞結晶方向は、第１の表面１０１に対して平行であり、かつ横断面に対して平行である。＜１－１００＞結晶方向は、横断面に対して垂直な平面において、＜０００１＞結晶方向に対して９０°傾斜されている。メサ区間１９０の垂直な側面は、ほぼ同一の電荷移動性を有している、（１１－２０）格子面および（－１－１２０）格子面である。
図５ＢのＳｉＣ－ＴＭＯＳＦＥＴにおいては、＜０００１＞結晶方向が、横断面に対して垂直な平面において、横断面に対して４°傾斜されている。＜１１－２０＞結晶方向は、横断面に対して垂直な平面において、＜０００１＞結晶方向に対して９０°傾斜されている。＜１－１００＞結晶方向は、第１の表面１０１に対して平行であり、かつ横断面に対して平行である。メサ区間１９０の垂直な側面は、高い電荷移動性を有している、（１－１００）格子面および（－１１００）格子面に位置している。図５ＡのＳｉＣ－ＴＭＯＳＦＥＴとは異なり、シールド領域１６０は、横方向において、隣接するゲート構造１５０の方向にさらに延びている。
図５Ｃにおいては、シールド領域１６０が、ボディ領域１２０から間隔を空けて設けられているので、ボディ領域１２０とシールド領域１６０との間のコンタクト構造３１５の側壁に沿って、ショットキーコンタクトＳＣが形成されている。
図５ＤのＳｉＣ－ＴＭＯＳＦＥＴは、コンタクト構造３１５を有しており、このコンタクト構造３１５は、炭化ケイ素ボディ１００においてゲート構造１５０よりも深い位置まで到達しており、その結果、ボディ領域１２０とシールド領域１６０との間に形成されているショットキーコンタクトＳＣは、トランジスタセルＴＣあたり、より大きい面積を有している。
図６は、例えば上述のような半導体モジュール５００を製造する際に用いられる方法に関する。主層の所定の区間にボディ層が形成されており、かつボディ層の所定の区間にソース層が形成されている炭化ケイ素基板が形成され、ここでは、ボディ層の導電型が、ソース層の導電型ならびに主層に形成されているドリフト層の導電型とは逆の導電型を有している（９０２）。ソース層およびボディ層によって、炭化ケイ素基板の第１の主面に対して平行な第１の水平方向に沿って交互に設けられている、ゲート溝およびコンタクト溝が形成される（９０４）。ゲート溝には、ゲート誘電体が形成される（９０６）。ゲート溝においてゲート誘電体に接している第１の区間と、ボディ層の区間から形成されているボディ領域およびソース層の区間から形成されているソース領域に接している第２の区間と、を有している金属構造が形成される（９０８）。金属構造の第１の区間を第２の区間に接続する、金属構造の第３の区間が除去される（９１０）。
ゲート溝およびコンタクト溝が同時に形成されることによって、ボディ溝とコンタクト溝との間の狭い間隔が実現される。ゲート溝においてもコンタクト溝においても金属構造が同時に形成されることによって、半導体技術においては一般的な金属ないし金属化合物、例えばケイ化金属、チタン、タンタル、窒化チタン、窒化タンタルおよびタングステンを、ゲート電極およびコンタクト構造の形成のために使用することができる。
図７Ａから図７Ｄは、シールド領域を形成するためのドーパントがコンタクト溝の底部を介して導入される、ＳｉＣ半導体モジュールのための製造方法の１つの実施形態に関する。
先ず、少なくとも１つの強くドープされた基板区間７３９と、その基板区間７３９上に、例えばエピタキシによって形成された層区間７９０と、を有することができる、炭化ケイ素基板７００が準備される。基板区間７３９と、その基板区間７３９に接している、層区間７９０の下側部分区間とが、主層７３０を形成しており、この主層７３０は、基板区間７３９に隣接して、少なくとも１つの弱くドープされたドリフト層７３１を含んでいる。主層７３０の所定の区間にはボディ層７２０が形成されており、またボディ層７２０の所定の区間にはソース層７１０が形成されている。炭化ケイ素基板７００の前面における層区間７９０の露出された表面は、第１の主面７０１を形成しており、また炭化ケイ素基板７００の裏面における基板区間７３９の露出された表面は、第２の主面７０２を形成している。炭化ケイ素基板７００は、２Ｈ－ＳｉＣ、４Ｈ－ＳｉＣ、６Ｈ－ＳｉＣ、１５Ｒ－ＳｉＣまたは別のポリタイプの炭化ケイ素から成るものであってよい。
図７Ａには、ボディ層７２０が、主層７３０と共に、またソース層７１０と共に、第１の主面７０１に対して平行に延在するｐｎ接合部を形成している。ドリフト層７３１と基板区間７３９との間おいて、主層７３０は、ドリフト層７３１の導電型のバッファ層７３８を有することができる。１つの実施例によれば、ボディ層７２０は、ｐ型ドープされている。
前面から、主層７３０まで延在するゲート溝７５０およびコンタクト溝７１５が形成される。選択的に、コンタクト溝７１５の底部を介して、ボディ層７２０の導電型のドーパントが導入される。
図７Ｂによれば、ゲート溝７５０およびコンタクト溝７１５が、第１の水平方向１９１に沿って交互に設けられている。隣接するゲート溝７５０とコンタクト溝７１５との間の炭化ケイ素基板７００の区間は、メサ区間１９０を形成しており、この場合、隣接するゲート溝７５０とコンタクト溝７１５との間の、図７Ａのソース層７１０の区間が、ボディ領域１２０、ソース領域１１０を形成しており、また隣接するゲート溝７５０とコンタクト溝７１５との間の、図７Ａのボディ層７２０の区間が、ボディ領域１２０を形成している。各ボディ領域１２０は、メサ区間１９０において、第１の主層７３０と共に第１のｐｎ接合部ｐｎ１を形成しており、かつソース領域１１０と共に第２のｐｎ接合部ｐｎ２を形成している。
コンタクト溝７１５の底部を介して導入されたドーパントは、コンタクト溝７１５の領域においてのみ、シールド領域１６０を形成し、このシールド領域１６０は、隣接するゲート溝７５０から間隔を空けて設けられており、かつゲート溝７５０よりも深い位置まで炭化ケイ素基板７００内に延在している。シールド領域１６０は、主層７３０と共に、例えばドリフト層７３１と共に別のｐｎ接合部を形成している。
ゲート溝７５０には、ゲート誘電体１５９が形成される。例えば、前面において露出している、炭化ケイ素基板７００の面の熱酸化によって、酸化ケイ素が形成される。代替的または付加的に、１つまたは複数の誘電層を堆積させることができ、この誘電層によって、第１の主面７０１、ゲート溝７５０およびコンタクト溝７１５の底部、ならびにゲート溝７５０およびコンタクト溝７１５の側壁が同じ層厚で覆われる。続いて、ゲート溝７５０を選択的に充填するか、または覆うエッチングマスクを形成することができ、これによって、マスクエッチングプロセスにおいては、コンタクト溝７１５の領域において、成長または堆積した誘電層の区間を除去することができる。
図７Ｃには、ゲート溝７５０におけるゲート誘電体１５９と、ゲート誘電体を有していないコンタクト溝７１５と、が示されている。
２つまたはそれ以上の部分プロセスにおいて、金属構造１７０が被着され、この場合、各部分プロセスによって、金属構造の部分層または部分層の所定の区間が形成される。例えば、先ず、薄い第１の部分層１７３が堆積され、この第１の部分層１７３は、一方では、ゲート誘電体１５９に沿って少数の表面状態だけを許容する、かつ／または炭化ケイ素との低抵抗かつ確実なコンタクトを形成する、かつ／または適切なショットキーコンタクト、例えば窒化チタン層を形成する。
第２のステップにおいては、第２の部分層を被着することができ、この第２の部分層は、図７Ｃのゲート溝７５０およびコンタクト溝７１５の残りの内部を完全に充填する。この場合、金属構造１７０の第１の区間１７１がゲート溝７５０を充填し、金属構造１７０の第２の区間が、コンタクト溝７１５を充填する。更なるステップにおいては、第１の主面７０１の上方に形成され、かつ第１の区間１７１を第２の区間１７２に接続する金属構造１７０の第３の区間が除去される。
図７Ｄには、上述の方法から生じる構造が示されており、ここでは、シールド領域１６０が、金属構造１７０の第２の区間１７２によって形成されたコンタクト構造３１５についてセルフアライメントされて形成されている。金属構造１７０の第１の区間１７１は、ゲート誘電体１５９と共に、ゲート構造１５０を形成している。
図８Ａから図８Ｌは、シールド領域を形成するためのドーパントがコンタクト溝を形成する前に導入される、ＳｉＣ半導体モジュールのための製造方法の１つの実施形態に関する。
図８Ａには、ｎ＋型ドープされた、４Ｈポリタイプの基板区間７３９を備えている炭化ケイ素基板７００が示されている。１つの実施形態によれば、横断面に対して垂直な平面における＜０００１＞結晶方向が、２°～１２°、例えば約４°の角度だけ偏差して、垂線１０４に対して傾斜しており、また横断面における＜１１－２０＞結晶方向が、第１の主面７０１に対して平行であり、その結果、（１１－１０）格子面に沿った垂直な側面を備えている溝を形成することができ、またそれによって、それらの格子面において良好なチャネル特性を利用することができる。１つの別の実施形態によれば、横断面に対して垂直な平面における＜０００１＞結晶方向が、垂線１０４に対して所定の角度だけ偏差して傾斜しており、また＜１－１０００＞結晶方向が、横断面および第１の主面７０１に対して平行であるので、その結果、更なる経過において、比較的良好なチャネル特性を有している（１－１００）格子面に沿った垂直な側面を備えている溝を形成することができる。
基板区間７３９の上には、エピタキシによって、ｎ型ドープされたバッファ層７３８およびｎ－型ドープされたドリフト層７３１を順次形成することができる。ドリフト層７３１上には、ｐ型ドープされたボディ層７２０が形成され、またボディ層７２０上には、ｎ＋＋型ドープされたソース層７１０が形成される。例えば、ボディ層７２０およびソース層７１０を、バッファ層７３８上に成長されたエピタキシャル層の区間へのドーパントの注入によって形成することができる。ボディ層７２０とバッファ層７３８との間のエピタキシャル層の残存する区間は、ここでは、ドリフト層７３１を形成する。ボディ層７２０ないしソース層７１０を形成するためのドーパントの注入を、マスクを用いて行うことができるので、炭化ケイ素基板７００に規定されるモジュール領域の縁部端子領域へのドーパントの注入は行われない。
図８Ａには、基板区間７３９、バッファ層７３８およびドリフト層７３１を含んでいる主層７３０と、主層７３０におけるモジュール領域の活性領域にのみ形成されるボディ層７２０と、同様に活性領域にのみ形成されるソース層７１０と、を備えている炭化ケイ素基板７００が示されている。
ソース層７１０の露出された表面によって規定されている、炭化ケイ素基板７００の第１の主面７０１上には、例えば酸化ケイ素層から成るか、または酸化ケイ素層を含んでいるハードマスク層が堆積される。ハードマスク層上には、第１のフォトレジスト層が堆積され、またリソグラフィ法によってパターニングされる。エッチング法によって、現像された第１のフォトレジスト層のパターンがハードマスク層に転写され、この場合、ハードマスク層から、第１の開口部４１５を備えている第１のハードマスク４１０が形成される。現像されたフォトレジスト層は除去される。第１のハードマスク４１０の第１の開口部４１５を介して、種々の注入エネルギで、ボディ層７２０の導電型のドーパントが注入される。
図８Ｂには、ハードマスク層から形成されており、かつ第１の開口部４１５を備えている第１のハードマスク４１０が示されている。第１の開口部４１５の垂直な投影方向において、注入されたドーパントは、第１のドープ領域１２８および第２のドープ領域１６８を形成し、それらのドープ領域を垂直方向において相互に離隔させることができる。第１のドープ領域１２８および第２のドープ領域１６８の各々を、複数の異なる注入エネルギでの注入によって生じさせることができる。第１のドープ領域１２８は、実質的に、ボディ層７２０に形成されている。第２のドープ領域１６８は、主として、ボディ層７２０の下方の主層７３０に形成されている。第１のドープ領域１２８および第２のドープ領域１６８の横方向の幅は、分散作用（ストラグリング）に起因して、第１の開口部４１５の相応の幅よりも大きい。
第１のハードマスク４１０は除去され、注入されたドーパントを活性化させることができ、その際、ドーパントの原子は、結晶格子における正規の格子位置を取る。
図８Ｃには、活性化されたドーパントを含む、第１のドープ領域１２８および第２のドープ領域１６８が示されている。
第２のハードマスク層を堆積することができ、また現像された第２のフォトレジスト層４２２をパターニングすることができ、この場合、第２のハードマスク層から、第１のマスク開口部４２５および第２のマスク開口部４２６を備えている溝エッチングマスク４２０が形成される。
図８Ｄには、現像された第２のフォトレジスト層４２２、ならびに第１のマスク開口部４２５および第２のマスク開口部４２６を備えている溝エッチングマスク４２０が示されている。第１のマスク開口部４２５は、第１のドープ領域１２８および第２のドープ領域１６８の垂直方向に投影されている。第２のマスク開口部４２６は、それぞれ、隣接する２つの第１のマスク開口部４２５間の中心に形成されている。現像された第２のフォトレジスト層４２２を除去することができ、また溝エッチングマスク４２０のパターンを、炭化ケイ素基板７００に転写することができ、ここでは、炭化ケイ素基板７００には、ほぼ垂直な側面を備えている溝がエッチングされる。１つの別の実施形態によれば、連続的に２つの異なる溝エッチングマスクを形成することができ、その結果、コンタクト溝７１５およびゲート溝７５０を相互に独立して、かつ異なる深さで形成することができる。１つの別の実施形態によれば、コンタクト溝７１５およびゲート溝７５０は、先ず、溝エッチングマスク４２０を使用して一緒にエッチングされ、コンタクト溝７１５は、更なるステップにおいて選択的にゲート溝７５０より深く掘り下げられる。
図８Ｅには、エッチングにより生じたコンタクト溝７１５が示されており、このコンタクト溝７１５は、図８Ｄの第２のドープ領域１６８まで到達しており、第１のドープ領域１２８を、各コンタクト溝７１５の両側において、相互に離隔されたコンタクト区間１２９に離隔させている。図８Ｄの第２のドープ領域１６８は、シールド領域１６０を形成している。ゲート溝７５０は、それぞれ、シールド領域１６０に対して間隔を空けて設けられており、またそれぞれ隣接する２つのコンタクト溝７１５間に形成されている。１つの実施形態によれば、溝底部に沿ったゲート溝７５０の内縁ないしコンタクト溝７１５の内縁、もしくは第１の主面７０１におけるゲート溝７５０の外縁およびコンタクト溝７１５の外縁を、例えば水素含有環境における熱処理（Ｈ2アニール）によって丸くすることができる。
酸素が十分な雰囲気における熱処理によって、炭化ケイ素基板７００の前面において露出された区間を酸化させることができる。
図８Ｆには、熱処理によって生じた犠牲酸化物層２９０が示されており、この犠牲酸化物層２９０は、均一な層厚で、炭化ケイ素基板７００の前面を覆っている。犠牲酸化物層２９０は除去される。
図８Ｇには、図８Ｆの犠牲酸化物層２９０の材料選択性除去後の炭化ケイ素基板７００が示されている。犠牲酸化物層２９０の形成および除去によって、表面近傍の結晶欠陥が除去される。
例えば、炭化ケイ素基板７００の熱酸化によって、ゲート誘電体層１５８が形成される。１つの別の実施形態によれば、ゲート誘電体層１５８の形成が、酸化ケイ素の堆積、１，１００℃を上回る温度での、堆積された酸化ケイ素の凝縮、また必要に応じて行われる、水素が少ない環境でのポスト酸化を含んでいる。
ゲート誘電体層１５８を、必要に応じて、窒素および酸素を含有する雰囲気における更なる熱処理によって事後処理することができる。高温での、また適切な周囲条件下での事後処理は、ゲート誘電体層１５８が侵食性の周囲条件、例えば金属堆積時の塩素含有雰囲気に晒される可能性がある後続のプロセスステップにおけるゲート誘電体層１５８の負荷耐性を高める。
図８Ｈには、炭化ケイ素基板７００の前面を均一な層厚で覆っているゲート誘電体層１５８が示されている。第３のフォトレジスト層が被着され、フォトリソグラフィによってパターニングされ、ここでは、現像された第３のフォトレジスト層４３０における第２の開口部４３５によって、コンタクト溝７１５が露出されている。
図８Ｉには、ゲート溝７５０を充填しているか、または少なくとも覆っている、現像された第３のフォトレジスト層４３０が示されている。現像された第３のフォトレジスト層４３０における第２の開口部４３５によって、コンタクト溝７１５におけるゲート誘電体層１５８の区間が露出されている。現像された第３のフォトレジスト層４３０は、コンタクト溝７１５とゲート溝７５０との間の炭化ケイ素基板７００のメサ区間１９０を覆うことができる。
現像された第３のフォトレジスト層４３０をエッチングマスクとして使用して、ゲート誘電体層１５８の露出された区間が除去される。その後、現像された第３のフォトレジスト層４３０が除去される。
図８Ｊには、図８Ｊのゲート誘電体層１５８から生じたゲート誘電体１５９が示されており、このゲート誘電体１５９は、ゲート溝７５０の内面に設けられており、またメサ区間１９０の少なくとも一部を覆うことができる。コンタクト溝７１５の側面においては、ソース領域１１０ならびにボディ領域１２０のコンタクト区間１２９が露出されている。コンタクト溝７１５の底部においては、また必要に応じてコンタクト溝７１５の側面の下側の区間に沿って、シールド領域１６０が露出されている。
金属または金属化合物から成る、金属含有性の第１の部分層１７３が、例えば原子層堆積（ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ，ＡＬＤ）によって、またはＡＬＤと熱処理の組合せから形成される。１つの実施形態によれば、第１の部分層１７３の形成が、ＡＬＤによる窒化チタン層の堆積を含んでいる。金属または金属化合物から成る第２の部分層１７４を、例えばタングステンのスパッタリングによって被着させることができる。
図８Ｋには、第１の部分層１７３および第２の部分層１７４から形成されている金属構造１７０が示されている。第１の部分層１７３は、高い適合性でもって、ゲート溝７５０およびコンタクト溝７１５の内面に設けられている。第１の部分層１７３の層厚は、数ナノメートル、例えば数１０ナノメートルであると考えられる。第２の部分層１７４は、図８Ｊのコンタクト溝７１５の内部およびゲート溝７５０の内部を充填している。第１の部分層１７３は、例えば、ケイ化金属層、チタン層、タンタル層、窒化チタン層、窒化タンタル層、または少なくともチタンまたはタンタルを含有している別の層であってよいか、またはそれらの層を有することができる。
図８Ｊのゲート溝７５０における金属構造１７０の第１の区間１７１は、ゲート電極１５５を形成しており、ここでは、ゲート電極１５５が、ゲート誘電体１５９と共にゲート構造１５０を形成している。図８Ｊのコンタクト溝７１５における金属構造１７０の第２の区間１７２は、ソース領域１１０、ボディ領域１２０のコンタクト区間１２９ならびにシールド領域１６０との低抵抗の接合部を備えている、コンタクト構造３１５を形成している。第１の主面７０１にわたる金属構造１７０の第３の区間１７５は、第１の区間１７１を第２の区間１７２に接続している。
金属構造１７０の第３の区間１７５は除去され、例えば湿式エッチングによって、また必要に応じて化学機械研磨（ｃｈｅｍｉｃａｌ－ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ，ＣＭＰ）と組み合わされて除去され、この場合、メサ区間１９０におけるゲート誘電体１５９の区間の露出を、研磨に関する停止信号として使用することができる。
図８Ｌには、図８Ｋの金属構造１７０の第３の区間１７５の除去後の炭化ケイ素基板７００が示されている。
図９Ａから図９Ｇは、金属構造でもってコンタクト溝７１５を充填する前の、コンタクト溝７１５の底部を介する注入による、シールド領域１６０の形成に関する。
図９Ａには、図８Ａおよび図８Ｃと関連させて説明したような、第１のドープ領域１２８を形成するためのドーパントの注入後の炭化ケイ素基板７００が示されている。
図９Ｂによれば、図８Ｄと関連させて説明したように、第１の主面７０１上には、第１のマスク開口部４２５および第２のマスク開口部４２６を備えている溝エッチングマスク４２０が形成され、ここでは、第１のマスク開口部４２５が、第１のドープ領域１２８の垂直方向に投影されて形成され、また第２のマスク開口部４２６が、それぞれ、隣接する２つの第１のマスク開口部４２５間の中心に形成される。
溝エッチングマスク４２０のパターンが、炭化ケイ素基板７００に転写され、その際に、炭化ケイ素基板７００には、コンタクト溝７１５およびゲート溝７５０が形成される。コンタクト溝７１５およびゲート溝７５０の底部および開口部における縁部を丸めることができ、例えば炭化ケイ素が酸化もされず、また窒化層も形成しない雰囲気における熱処理によって丸めることができ、この場合、熱処理によって炭化ケイ素結晶の原子が適切に再編される。
図９Ｃには、エッチングにより生じたコンタクト溝７１５が示されており、このコンタクト溝７１５は、ドリフト領域７３１まで到達しており、第１のドープ領域１２８を、各コンタクト溝７１５の両側において、相互に離隔されたコンタクト区間１２９に離隔させている。コンタクト溝７１５とゲート溝７５０との間の、炭化ケイ素基板７００のメサ区間におけるボディ層７２０の残存区間は、ボディ領域１２０を形成しており、またメサ区間におけるソース層７１０の残存区間は、ソース領域１１０を形成している。
酸素が十分な雰囲気における熱処理によって、コンタクト溝７１５およびゲート溝７５０における炭化ケイ素基板７００の露出された区間を酸化させることができる。
図９Ｄから見て取れるように、熱処理によって形成された犠牲酸化物層２９０は、ほぼ均一な層厚で、コンタクト溝７１５およびゲート溝７５０の内面を覆っている。別のマスク層が堆積され、フォトリソグラフィによってパターニングされる。コンタクト溝７１５の底部を介して、ボディ領域１２０の導電型のドーパントが、炭化ケイ素基板７００に導入され、例えば少なくとも２つの異なるエネルギレベルでの注入の注入プロセスによって包含される。
図９Ｅによれば、別のマスク層から形成された注入マスク４４０のマスク開口部４４５によって、溝エッチングマスク４２０の第１のマスク開口部４２５が露出されており、また注入マスク４４０は、第２のマスク開口部４２６を充填しているか、もしくは覆っている。コンタクト溝７１５の下方においては、溝底部を介して導入されたドーパントが、シールド領域１６０を形成しており、このシールド領域１６０は、隣接するゲート溝７５０から間隔を空けて設けられており、かつ炭化ケイ素基板７００においてゲート溝７５０よりも深い位置まで到達している。
第１の主面７０１を介する注入によるシールド領域１６０の形成とは異なり、所要注入エネルギは、コンタクト溝７１５の垂直方向の寸法に応じた分だけ低減されている。これによって、同等の垂直方向の寸法を備えているシールド領域１６０に関しては、ドーパントの横方向の分散が低減されており、したがってゲート溝７５０とコンタクト溝７１５との間の達成可能な最小間隔が縮小されている。差し当たり節約されるエネルギバジェットを、ドリフト層７３１のより深い位置までシールド領域７６０を進入させるためにも部分的に利用することができる。
注入マスク４４０、溝エッチングマスク４２０ならびに犠牲酸化物層２９０が除去され、この場合、犠牲酸化物層２９０の形成および除去でもって、表面近傍の結晶欠陥も除去される。ゲート誘電体層１５８が形成される。
図９Ｆには、炭化ケイ素基板７００の前面を均一な層厚で覆っているゲート誘電体層１５８が示されている。第３のフォトレジスト層が被着され、フォトリソグラフィによってパターニングされ、ここでは、現像された第３のフォトレジスト層４３０における開口部４３５によって、コンタクト溝７１５が露出されている。現像された第３のフォトレジスト層４３０は、コンタクト溝７１５とゲート溝７５０との間の炭化ケイ素基板７００のメサ区間１９０を覆うことができる。現像された第３のフォトレジスト層４３０をエッチングマスクとして使用して、ゲート誘電体層１５８の露出された区間が除去される。
図９Ｇには、ゲート溝７５０を充填しているか、または少なくとも覆っている、現像された第３のフォトレジスト層４３０が示されている。ゲート誘電体層１５８のエッチング時に、現像された第３のフォトレジスト層４３０を部分的にアンダーエッチングすることができる。このプロセスを、上述のようなコンタクト溝７１５およびゲート溝７５０における金属構造の形成と共に継続することができる。
図１０には、例えば図９Ａから９Ｇを参照して説明した方法から生じた、シールド領域１６０のドーパント分布が概略的に示されており、ここでは、ドーパントの注入が、異なる加速エネルギでの少なくとも２回の部分注入を含んでいる。
シールド領域１６０は、正味ドーパント濃度ｐ１を有している第１の部分領域１６１を含んでおり、この正味ドーパント濃度ｐ１は、第２の部分領域１６２における正味ドーパント濃度ｐ２よりも高く、この正味ドーパント濃度ｐ２は、第３の部分領域１６３における正味ドーパント濃度ｐ３よりも高く、またこの正味ドーパント濃度ｐ３は、第４の部分領域１６４における正味ドーパント濃度ｐ４よりも高い。第１の表面１０１からの、シールド領域１６０内で最も深くにあるドーパント最大値までの距離ｖ４は、ゲート構造１５０の垂直方向の寸法ｖ１よりも遥かに大きく、例えば、ｖ４はｖ１の少なくとも１５０％である。コンタクト構造３１５の側壁を越えたシールド領域１６０の横方向の寸法ｗ５は、メサ幅ｗ３の最大で６０％である。
本明細書および図面は、特定の固有の実施形態を含んでいるにもかかわらず、当該技術分野の当業者であれば、本発明の範囲から逸脱することなく、固有の実施形態の代わりに想定することができる、複数の代替的なかつ／または等価の実施形態が存在することが分かる。本明細書は特定の実施形態のあらゆる種類の改造およびヴァリエーションを含むべきことが意図されていることは明白である。したがって、本発明の限界は、特許請求の範囲およびそれと等価のものにおいてのみ見出されることも同様に意図されている。

Claims (30)

  1. 半導体モジュールにおいて、
    前記半導体モジュールは、ゲート構造（１５０）と、コンタクト構造（３１５）と、シールド領域（１６０）と、を有しており、
    前記ゲート構造（１５０）は、第１の表面（１０１）から出発して炭化ケイ素ボディ（１００）内に延在しており、前記第１の表面（１０１）に対して平行な第１の水平方向（１９１）に沿った前記ゲート構造（１５０）の幅（ｗ１）は、前記第１の表面（１０１）に対して垂直な前記ゲート構造（１５０）の垂直方向の寸法（ｖ１）よりも小さく、
    前記コンタクト構造（３１５）は、前記第１の表面（１０１）から出発して前記炭化ケイ素ボディ（１００）内に延在しており、
    前記ゲート構造（１５０）および前記コンタクト構造（３１５）は、前記第１の水平方向（１９１）に沿って交互に設けられており、
    前記シールド領域（１６０）は、前記炭化ケイ素ボディ（１００）内において、前記コンタクト構造（３１５）の底部に接しており、前記第１の水平方向（１９１）に沿って、前記ゲート構造（１５０）から間隔を空けて設けられている、
    半導体モジュール。
  2. 前記第１の水平方向（１９１）に沿った前記シールド領域（１６０）の幅（ｗ４）は、前記コンタクト構造（３１５）の幅（ｗ２）よりも大きい、
    請求項１記載の半導体モジュール。
  3. 前記ゲート構造（１５０）と前記コンタクト構造（３１５）との間に形成されている、前記炭化ケイ素ボディ（１００）のメサ区間（１９０）は、ボディ領域（１２０）を有しており、前記ボディ領域（１２０）は、ドリフト構造（１３０）と共に第１のｐｎ接合部（ｐｎ１）を形成しており、ソース領域（１１０）と共に第２のｐｎ接合部（ｐｎ２）を形成しており、前記ドリフト構造（１３０）は、前記シールド領域（１６０）と共に第３のｐｎ接合部（ｐｎ３）を形成している、
    請求項１または２記載の半導体モジュール。
  4. 前記ボディ領域（１２０）は、前記ゲート構造（１５０）に接している主区間（１２１）を有しており、前記主区間（１２１）と前記コンタクト構造（３１５）との間に、前記主区間（１２１）よりもドーパント濃度が高い、前記コンタクト構造（３１５）に接しているコンタクト区間（１２９）を有している、
    請求項３記載の半導体モジュール。
  5. 前記第１の水平方向（１９１）に沿った前記メサ区間（１９０）のメサ幅（ｗ３）は、前記ゲート構造（１５０）の前記垂直方向の寸法（ｖ１）よりも小さい、
    請求項３または４記載の半導体モジュール。
  6. 前記ドリフト構造（１３０）に接している、前記コンタクト構造（３１５）の区間は、ショットキーコンタクト（ＳＣ）を形成している、
    請求項３から５までのいずれか１項記載の半導体モジュール。
  7. 前記コンタクト構造（３１５）の垂直方向の寸法（ｖ２）は、前記ゲート構造（１５０）の前記垂直方向の寸法（ｖ１）よりも大きい、
    請求項１から６までのいずれか１項記載の半導体モジュール。
  8. 前記ゲート構造（１５０）は、ゲート誘電体（１５９）およびゲート電極（１５５）を有しており、前記ゲート電極（１５５）は、前記ゲート誘電体（１５９）に接している、金属構造（１７０）の第１の区間（１７１）を有している、
    請求項１から７までのいずれか１項記載の半導体モジュール。
  9. 前記コンタクト構造（３１５）は、前記炭化ケイ素ボディ（１００）に接している、前記金属構造（１７０）の第２の区間（１７２）を有している、
    請求項８記載の半導体モジュール。
  10. 前記金属構造（１７０）は、少なくとも１つの第１の部分層（１７３）および第２の部分層（１７４）を有しており、
    前記ゲート構造（１５０）における前記第１の部分層（１７３）の第１の区間は、前記ゲート誘電体（１５９）に接しており、前記コンタクト構造（３１５）における前記第１の部分層（１７３）の第２の区間は、前記炭化ケイ素ボディ（１００）に接しており、
    前記第２の部分層（１７４）は、前記第１の部分層（１７３）の前記第１の区間および前記第２の区間に載置されている、
    請求項８または９記載の半導体モジュール。
  11. 前記第１の部分層（１７３）の前記第１の区間および前記第２の区間は、同一の組成を有している、
    請求項１０記載の半導体モジュール。
  12. 前記ゲート構造（１５０）の相互に対向している側壁は、主格子面である、
    請求項１から１１までのいずれか１項記載の半導体モジュール。
  13. 前記第１の表面（１０１）から、前記シールド領域（１６０）における最大ドーパント濃度までの距離（ｖ４）は、前記ゲート構造（１５０）の前記垂直方向の寸法（ｖ１）よりも大きい、
    請求項１から１２までのいずれか１項記載の半導体モジュール。
  14. 前記ゲート構造（１５０）および前記コンタクト構造（３１５）は、前記第１の表面（１０１）に対して平行であり、前記第１の水平方向（１９１）に対して直交する第２の水平方向に対して平行な長手方向軸線を備えるように帯状に形成されている、
    請求項１から１３までのいずれか１項記載の半導体モジュール。
  15. 前記ゲート構造（１５０）の相互に対向している側壁は、前記炭化ケイ素ボディ（１００）の（１１－２０）格子面に対して平行にかつ前記第１の表面（１０１）に対して垂直に配向されている、
    請求項１から１４までのいずれか１項記載の半導体モジュール。
  16. 半導体モジュールにおいて、
    前記半導体モジュールは、ゲート構造（１５０）と、コンタクト構造（３１５）と、ボディ領域（１２０）と、シールド領域（１６０）と、ドリフト構造（１３０）と、を有しており、
    前記ゲート構造（１５０）は、第１の表面（１０１）から出発して炭化ケイ素ボディ（１００）内に延在しており、
    前記コンタクト構造（３１５）は、前記第１の表面（１０１）から出発して前記炭化ケイ素ボディ（１００）内に延在しており、
    前記ゲート構造（１５０）および前記コンタクト構造（３１５）は、前記第１の表面（１０１）に対して平行な第１の水平方向（１９１）に沿って交互に設けられており、
    前記ボディ領域（１２０）は、前記ゲート構造（１５０）と前記コンタクト構造（３１５）との間において、前記炭化ケイ素ボディ（１００）のメサ区間（１９０）に設けられており、
    前記シールド領域（１６０）は、前記ボディ領域（１２０）の導電型を有しており、前記炭化ケイ素ボディ（１００）において、前記コンタクト構造（３１５）の底部に接しており、前記第１の水平方向（１９１）に沿って、前記ゲート構造（１５０）から間隔を空けて設けられており、
    前記ドリフト構造（１３０）は、ドリフトゾーン（１３１）を有しており、前記ボディ領域（１２０）と共に第１のｐｎ接合部（ｐｎ１）を形成しており、前記コンタクト構造（３１５）と共にショットキーコンタクト（ＳＣ）を形成している、
    半導体モジュール。
  17. 前記ショットキーコンタクト（ＳＣ）は、前記シールド領域（１６０）と前記ボディ領域（１２０）との間において、前記コンタクト構造（３１５）の相互に対向している側壁区間に形成されている、
    請求項１６記載の半導体モジュール。
  18. 前記ゲート構造（１５０）は、ゲート誘電体（１５９）およびゲート電極（１５５）を有しており、前記ゲート電極（１５５）は、前記ゲート誘電体（１５９）に接している、金属構造（１７０）の第１の区間（１７１）を有している、
    請求項１６または１７記載の半導体モジュール。
  19. 前記コンタクト構造（３１５）は、前記炭化ケイ素ボディ（１００）に接している、前記金属構造（１７０）の第２の区間（１７２）を形成している、
    請求項１８記載の半導体モジュール。
  20. 前記ボディ領域（１２０）は、前記ゲート構造（１５０）に接している主区間（１２１）を有しており、前記主区間（１２１）と前記コンタクト構造（３１５）との間に、前記主区間（１２１）よりもドーパント濃度が高い、前記コンタクト構造（３１５）に接しているコンタクト区間（１２９）を有している、
    請求項１６から１９までのいずれか１項記載の半導体モジュール。
  21. 半導体モジュールにおいて、
    前記半導体モジュールは、ゲート構造（１５０）と、コンタクト構造（３１５）と、シールド領域（１６０）と、を有しており、
    前記ゲート構造（１５０）は、第１の表面（１０１）から出発して炭化ケイ素ボディ（１００）内に延在しており、ゲート誘電体（１５９）およびゲート電極（１５５）を有しており、前記ゲート電極（１５５）は、前記ゲート誘電体（１５９）に接している、金属構造（１７０）の第１の区間（１７１）を有しており、
    前記コンタクト構造（３１５）は、前記第１の表面（１０１）から出発して前記炭化ケイ素ボディ（１００）内に延在しており、
    前記ゲート構造（１５０）および前記コンタクト構造（３１５）は、前記第１の表面（１０１）に対して平行な第１の水平方向（１９１）に沿って交互に設けられており、前記コンタクト構造（３１５）は、前記炭化ケイ素ボディ（１００）に接している、前記金属構造（１７０）の第２の区間（１７２）を有しており、
    前記シールド領域（１６０）は、前記炭化ケイ素ボディ（１００）内において、前記コンタクト構造（３１５）の底部に接しており、前記第１の水平方向（１９１）に沿って、前記ゲート構造（１５０）から間隔を空けて設けられている、
    半導体モジュール。
  22. 前記第１の水平方向（１９１）に沿った前記ゲート構造（１５０）の横方向の幅（ｗ１）は、前記第１の表面（１０１）に対して垂直な前記ゲート構造（１５０）の垂直方向の寸法（ｖ１）よりも小さい、
    請求項２１記載の半導体モジュール。
  23. 前記金属構造（１７０）は、少なくとも１つの第１の部分層（１７３）および第２の部分層（１７４）を有しており、
    前記ゲート構造（１５０）における前記第１の部分層（１７３）の第１の区間は、前記ゲート誘電体（１５９）に接しており、前記コンタクト構造（３１５）における前記第１の部分層（１７３）の第２の区間は、前記炭化ケイ素ボディ（１００）に接しており、
    前記第２の部分層（１７４）は、前記第１の部分層（１７３）の前記第１の区間および前記第２の区間に載置されている、
    請求項２１または２２記載の半導体モジュール。
  24. 前記第１の部分層（１７３）の前記第１の区間および前記第２の区間は、同一の組成を有している、
    請求項２３記載の半導体モジュール。
  25. 半導体モジュールを製造するための方法において、
    主層（７３０）の所定の区間に形成されているボディ層（７２０）と、前記ボディ層（７２０）の所定の区間に形成されているソース層（７１０）と、を有しており、前記ボディ層（７２０）の導電型は、前記ソース層（７１０）の導電型および前記主層（７３０）におけるドリフト層（７３１）の導電型とは逆の導電型である、炭化ケイ素基板（７００）を形成するステップと、
    前記ソース層（７１０）および前記ボディ層（７２０）を通って延在しており、前記炭化ケイ素基板（７００）の第１の主面（７０１）に対して平行な第１の水平方向（１９１）に沿って交互に設けられている、ゲート溝（７５０）およびコンタクト溝（７１５）を形成するステップと、
    前記ゲート溝（７５０）にゲート誘電体（１５９）を形成するステップと、
    前記ゲート溝（７５０）において、前記ゲート誘電体（１５９）に接している第１の区間（１７１）と、前記コンタクト溝（７１５）において、前記ボディ層（７２０）の区間から形成されたボディ領域（１２０）に接しており、かつ前記ソース層（７１０）の区間から形成されたソース領域（１１０）に接している第２の区間（１７２）と、を有している、金属構造（１７０）を形成するステップと、
    前記第１の区間（１７１）を前記第２の区間（１７２）に接続している、前記金属構造（１７０）の第３の区間（１７５）を除去するステップと、
    を有する方法。
  26. 前記ゲート溝（７５０）の垂直方向の寸法（ｖ１）よりも大きい前記第１の主面（７０１）からの距離（ｖ４）に最大ドーパント濃度を有しているシールド領域（１６０）を、前記コンタクト溝（７１５）の底部に形成するステップをさらに有する、
    請求項２５記載の方法。
  27. 前記シールド領域（１６０）は、前記第１の水平方向（１９１）に沿って、前記ゲート溝（７５０）から間隔を空けて設けられている、
    請求項２６記載の方法。
  28. 前記シールド領域（１６０）を形成するステップは、前記コンタクト溝（３１５）の底部を介してドーパントを導入するステップを含む、
    請求項２６または２７記載の方法。
  29. 前記コンタクト溝（７１５）の側壁に、前記ボディ領域（１２０）のコンタクト領域（１２９）を形成するステップをさらに含む、
    請求項２５から２８までのいずれか１項記載の方法。
  30. 前記コンタクト溝（７１５）および前記ゲート溝（７５０）を形成するステップは、前記コンタクト溝（７１５）用の第１のマスク開口部（４２５）と、前記ゲート溝（７５０）用の第２のマスク開口部（４２６）と、を備えている溝エッチングマスク（４２０）を形成するステップを含む、
    請求項２５から２９までのいずれか１項記載の方法。
JP2023082625A 2017-12-01 2023-05-18 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール Pending JP2023096135A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102017128633.0 2017-12-01
DE102017128633.0A DE102017128633A1 (de) 2017-12-01 2017-12-01 Siliziumcarbid-halbleiterbauelement mit grabengatestrukturen und abschirmgebieten
JP2018223610A JP7283890B2 (ja) 2017-12-01 2018-11-29 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018223610A Division JP7283890B2 (ja) 2017-12-01 2018-11-29 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール

Publications (1)

Publication Number Publication Date
JP2023096135A true JP2023096135A (ja) 2023-07-06

Family

ID=66547642

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2018223610A Active JP7283890B2 (ja) 2017-12-01 2018-11-29 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール
JP2023082625A Pending JP2023096135A (ja) 2017-12-01 2023-05-18 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2018223610A Active JP7283890B2 (ja) 2017-12-01 2018-11-29 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール

Country Status (4)

Country Link
US (3) US11043560B2 (ja)
JP (2) JP7283890B2 (ja)
CN (1) CN109873030A (ja)
DE (1) DE102017128633A1 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014117780B4 (de) 2014-12-03 2018-06-21 Infineon Technologies Ag Halbleiterbauelement mit einer Grabenelektrode und Verfahren zur Herstellung
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102018103973B4 (de) 2018-02-22 2020-12-03 Infineon Technologies Ag Siliziumcarbid-halbleiterbauelement
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same
DE102019111308A1 (de) 2018-05-07 2019-11-07 Infineon Technologies Ag Siliziumcarbid halbleiterbauelement
IT201800007780A1 (it) * 2018-08-02 2020-02-02 St Microelectronics Srl Dispositivo mosfet in carburo di silicio e relativo metodo di fabbricazione
DE102018124740A1 (de) 2018-10-08 2020-04-09 Infineon Technologies Ag Halbleiterbauelement mit einem sic halbleiterkörper und verfahren zur herstellung eines halbleiterbauelements
US10586845B1 (en) 2018-11-16 2020-03-10 Infineon Technologies Ag SiC trench transistor device and methods of manufacturing thereof
US10985248B2 (en) 2018-11-16 2021-04-20 Infineon Technologies Ag SiC power semiconductor device with integrated Schottky junction
US10903322B2 (en) 2018-11-16 2021-01-26 Infineon Technologies Ag SiC power semiconductor device with integrated body diode
DE102019119121B3 (de) * 2019-07-15 2020-09-03 Infineon Technologies Ag Graben-kontaktstruktur enthaltende halbleitervorrichtung und herstellungsverfahren
JP2021044517A (ja) * 2019-09-13 2021-03-18 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
DE102019129412A1 (de) 2019-10-31 2021-05-06 Infineon Technologies Ag Siliziumcarbid-vorrichtung mit graben-gatestruktur und herstellungsverfahren
CN111599858B (zh) * 2019-12-24 2021-08-20 湖南大学 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构
CN113270495A (zh) * 2020-02-14 2021-08-17 苏州华太电子技术有限公司 Vdmosfet器件结构及其制作方法
EP3930006A1 (en) * 2020-06-24 2021-12-29 Infineon Technologies AG Semiconductor device including trench gate structure and buried shielding region and method of manufacturing
US11367775B1 (en) * 2020-12-21 2022-06-21 Infineon Technologies Ag Shielding structure for SiC devices
US11302776B1 (en) 2021-05-31 2022-04-12 Genesic Semiconductor Inc. Method and manufacture of robust, high-performance devices
DE102021119199A1 (de) 2021-07-23 2023-01-26 Infineon Technologies Ag Gate-Grabenstruktur enthaltende Halbleitervorrichtung
JP2023036341A (ja) * 2021-09-02 2023-03-14 株式会社 日立パワーデバイス 半導体装置、半導体装置の製造方法、電力変換装置
CN114496785B (zh) * 2022-04-18 2022-08-02 深圳芯能半导体技术有限公司 一种t型底部保护的沟槽型碳化硅mosfet及其制备方法
CN114551589B (zh) * 2022-04-26 2022-09-09 安建科技(深圳)有限公司 一种功率半导体器件及其制备方法
CN115425089A (zh) * 2022-11-07 2022-12-02 广东芯聚能半导体有限公司 半导体结构及其制备方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719409A (en) * 1996-06-06 1998-02-17 Cree Research, Inc. Silicon carbide metal-insulator semiconductor field effect transistor
KR100582374B1 (ko) * 2004-09-08 2006-05-22 매그나칩 반도체 유한회사 고전압 트랜지스터 및 그 제조 방법
US7612407B2 (en) * 2006-08-07 2009-11-03 Force-Mos Technology Corp. Ltd Trenched MOSFET device configuration with reduced mask processes
JP5132123B2 (ja) * 2006-11-01 2013-01-30 株式会社東芝 電力用半導体素子
CN102007584B (zh) * 2008-02-14 2013-01-16 马克斯半导体股份有限公司 半导体装置结构及其相关工艺
US8704295B1 (en) * 2008-02-14 2014-04-22 Maxpower Semiconductor, Inc. Schottky and MOSFET+Schottky structures, devices, and methods
JP4877286B2 (ja) * 2008-07-08 2012-02-15 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US8354711B2 (en) * 2010-01-11 2013-01-15 Maxpower Semiconductor, Inc. Power MOSFET and its edge termination
US8581341B2 (en) * 2010-04-20 2013-11-12 Maxpower Semiconductor, Inc. Power MOSFET with embedded recessed field plate and methods of fabrication
JP5498431B2 (ja) * 2011-02-02 2014-05-21 ローム株式会社 半導体装置およびその製造方法
US8680607B2 (en) * 2011-06-20 2014-03-25 Maxpower Semiconductor, Inc. Trench gated power device with multiple trench width and its fabrication process
US20130059434A1 (en) * 2011-09-07 2013-03-07 Tao Yang Method for manufacturing electrodes and wires in gate last process
US20130164895A1 (en) * 2011-12-12 2013-06-27 Maxpower Semiconductor, Inc. Trench-Gated Power Devices with Two Types of Trenches and Reliable Polycidation
US9048118B2 (en) * 2012-02-13 2015-06-02 Maxpower Semiconductor Inc. Lateral transistors with low-voltage-drop shunt to body diode
JP5991020B2 (ja) * 2012-05-18 2016-09-14 株式会社豊田中央研究所 炭化珪素単結晶を主材料とする半導体装置
US8637922B1 (en) 2012-07-19 2014-01-28 Infineon Technologies Ag Semiconductor device
JP6299102B2 (ja) * 2012-08-07 2018-03-28 株式会社デンソー 炭化珪素半導体装置およびその製造方法
US9293558B2 (en) 2012-11-26 2016-03-22 Infineon Technologies Austria Ag Semiconductor device
JP2014110402A (ja) * 2012-12-04 2014-06-12 Rohm Co Ltd 半導体装置
JP6221592B2 (ja) * 2013-10-02 2017-11-01 日産自動車株式会社 半導体装置の製造方法
DE102014107325B4 (de) 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
DE102014109846B4 (de) 2014-07-14 2020-06-18 Infineon Technologies Austria Ag Leistungs-MOSFET und Verfahren zum Herstellen eines Leistungs-MOSFET
US9455249B2 (en) * 2014-08-13 2016-09-27 Alpha And Omega Semiconductor Incorporated Planar srfet using no additional masks and layout method
DE102014119465B3 (de) 2014-12-22 2016-05-25 Infineon Technologies Ag Halbleitervorrichtung mit streifenförmigen trenchgatestrukturen, transistormesas und diodenmesas
DE102015103067B3 (de) * 2015-03-03 2016-09-01 Infineon Technologies Ag Halbleitervorrichtung mit trenchgatestrukturen in einem halbleiterkörper mit hexagonalem kristallgitter
DE102015103072B4 (de) * 2015-03-03 2021-08-12 Infineon Technologies Ag Halbleitervorrichtung mit grabenstruktur einschliesslich einer gateelektrode und einer kontaktstruktur fur ein diodengebiet
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
US9634129B2 (en) * 2015-06-02 2017-04-25 Semiconductor Component Industries, Llc Insulated gate bipolar transistor (IGBT) and related methods
DE102015113605B4 (de) * 2015-08-18 2018-09-27 Infineon Technologies Austria Ag Halbleitervorrichtung, die einen vertikalen PN-Übergang zwischen einem Bodybereich und einem Driftbereich enthält
JP6667893B2 (ja) * 2015-10-20 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
US20170345905A1 (en) 2016-05-24 2017-11-30 Infineon Technologies Ag Wide-Bandgap Semiconductor Device with Trench Gate Structures
US20180366569A1 (en) * 2016-06-10 2018-12-20 Maxpower Semiconductor Inc. Trench-Gated Heterostructure and Double-Heterostructure Active Devices
US20180358449A1 (en) * 2017-06-12 2018-12-13 Maxpower Semiconductor Inc. Fabrication of Trench-Gated Wide-Bandgap Devices
DE102018104581B4 (de) * 2017-03-24 2021-11-04 Infineon Technologies Ag Siliziumcarbid-Halbleitervorrichtung und Herstellungsverfahren
CN106876471B (zh) * 2017-03-31 2019-12-17 西安电子科技大学 双槽umosfet器件
DE102017110508B4 (de) * 2017-05-15 2023-03-02 Infineon Technologies Ag Halbleitervorrichtung mit Transistorzellen und einer Driftstruktur und Herstellungsverfahren
JP7280666B2 (ja) * 2017-05-17 2023-05-24 ローム株式会社 半導体装置およびその製造方法
JP7059556B2 (ja) * 2017-10-05 2022-04-26 富士電機株式会社 半導体装置
US10937901B2 (en) * 2018-03-14 2021-03-02 Fuji Electric Co., Ltd. Insulated gate semiconductor device with injuction supression structure and method of manufacturing same
DE102018127797B4 (de) * 2018-11-07 2022-08-04 Infineon Technologies Ag Einen siliziumcarbid-körper enthaltende halbleitervorrichtung

Also Published As

Publication number Publication date
US20210273054A1 (en) 2021-09-02
US20230395663A1 (en) 2023-12-07
US11043560B2 (en) 2021-06-22
US20190172910A1 (en) 2019-06-06
CN109873030A (zh) 2019-06-11
DE102017128633A1 (de) 2019-06-06
JP2019102814A (ja) 2019-06-24
US11855147B2 (en) 2023-12-26
JP7283890B2 (ja) 2023-05-30

Similar Documents

Publication Publication Date Title
JP7283890B2 (ja) 溝ゲート構造およびシールド領域を備えた炭化ケイ素半導体モジュール
US11177354B2 (en) Method of manufacturing silicon carbide semiconductor devices
US10217858B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6625673B2 (ja) 半導体デバイスおよびその製造方法
EP2620983B1 (en) Semiconductor element and manufacturing method therefor
US7508045B2 (en) SiC Schottky barrier semiconductor device
KR102414729B1 (ko) 고전압 mosfet 장치 및 상기 장치의 제조방법
US8564060B2 (en) Semiconductor device with large blocking voltage and manufacturing method thereof
US8487318B2 (en) Semiconductor device and manufacturing method thereof
TW200937639A (en) Structure and method for forming power devices with carbon-containing region
JP2023001343A (ja) 半導体装置
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
JP2019096878A (ja) エッジ終端構造を有するシリコンカーバイド半導体部品
JP4948784B2 (ja) 半導体装置及びその製造方法
JP2006324432A (ja) 半導体装置およびその製造方法
US11908929B2 (en) Semiconductor device
CN115715428A (zh) 具有混合栅极结构的功率装置
JP7493309B2 (ja) 炭化ケイ素体を有する半導体デバイスおよび製造方法
JP7439417B2 (ja) 超接合半導体装置および超接合半導体装置の製造方法
US11424357B2 (en) Semiconductor device
US20230187546A1 (en) Electronic Device Including a Transistor Structure
US10734483B2 (en) Semiconductor device
CN117637850A (zh) 碳化硅mos器件及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230518

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230616