CN111599858A - 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 - Google Patents
一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 Download PDFInfo
- Publication number
- CN111599858A CN111599858A CN201911348030.0A CN201911348030A CN111599858A CN 111599858 A CN111599858 A CN 111599858A CN 201911348030 A CN201911348030 A CN 201911348030A CN 111599858 A CN111599858 A CN 111599858A
- Authority
- CN
- China
- Prior art keywords
- layer
- voltage
- drift layer
- doping concentration
- sic igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000002401 inhibitory effect Effects 0.000 title claims abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims abstract description 63
- 229910010271 silicon carbide Inorganic materials 0.000 claims abstract description 62
- 238000002347 injection Methods 0.000 claims abstract description 35
- 239000007924 injection Substances 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 abstract description 25
- 230000008569 process Effects 0.000 abstract description 21
- 230000001052 transient effect Effects 0.000 abstract description 17
- 230000000694 effects Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 239000000463 material Substances 0.000 description 14
- 238000000605 extraction Methods 0.000 description 10
- 239000000969 carrier Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 230000006798 recombination Effects 0.000 description 6
- 238000005215 recombination Methods 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- INQLNSVYIFCUML-QZTLEVGFSA-N [[(2r,3s,4r,5r)-5-(6-aminopurin-9-yl)-3,4-dihydroxyoxolan-2-yl]methoxy-hydroxyphosphoryl] [(2r,3s,4r,5r)-5-(4-carbamoyl-1,3-thiazol-2-yl)-3,4-dihydroxyoxolan-2-yl]methyl hydrogen phosphate Chemical compound NC(=O)C1=CSC([C@H]2[C@@H]([C@H](O)[C@@H](COP(O)(=O)OP(O)(=O)OC[C@@H]3[C@H]([C@@H](O)[C@@H](O3)N3C4=NC=NC(N)=C4N=C3)O)O2)O)=N1 INQLNSVYIFCUML-QZTLEVGFSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005034 decoration Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7398—Vertical transistors, e.g. vertical IGBT with both emitter and collector contacts in the same substrate side
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供了一种抑制dv/dt，di/dt噪音的高压SiC IGBT结构，该改进型半导体结构包括：与阳极欧姆电极接触的P型注入层，与P型注入层上表面接触的N缓冲层，与N缓冲层上表面接触的N‑漂移层，与N‑漂移层上表面接触的电流扩展层；其中，N‑漂移层掺杂浓度目前为目前高压碳化硅器件耐压层典型浓度的1.2～4倍；将N缓冲层分为多个区域，其浓度由P+注入层至N‑漂移层方向递增。针对现有技术中SiC IGBT的dv/dt，di/dt噪音较强的问题，本发明提供的半导体结构将能够将关断瞬态过程中的耗尽区限制在漂移层内，有效避免了穿通效应的产生，从而大幅度地抑制dv/dt，di/dt噪音的产生，同时能够稳定功率损耗在合理的范围内。
Description
一、技术领域
本发明涉及高压电力电子技术领域，尤其涉及一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构。
二、背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor—IGBT)，是一种由功率MOSFET和双极性晶体管组成的双极性器件，其结合了利于简化驱动的MOS栅极结构、并且具有导通损耗低、开关速度快的优异性能，在传统硅(Si)材料领域已发展较为成熟。碳化硅(Silicon Carbide,SiC)作为第三代宽禁带半导体材料，相比于硅材料，其具有10倍的击穿电场、3.3倍的热导率、2倍的饱和载流子漂移速度，被认为是制备高温、高频、高压器件的理想材料。近年来，高压SiC IGBT的研发成为电力电子器件领域的热点，其有望成为智能电网、高压直流输电、柔性交流输电等应用领域最具保障性的技术之一。
SiC IGBT简化图如图1所示，一方面由于碳化硅材料中杂质较高的离化能，P+注入层的不完全离化进一步降低了本征双极性晶体管的电流增益，从而造成关断过程抽取电流较高、N-漂移层中额外载流子抽取速度较快，使得开关瞬态过程加速；另一方面，由于碳化硅材料N-漂移层浓度较传统硅材料的高，其漂移区浓度为目前碳化硅高压器件的典型值1.2～2.2e14cm-2，但是关断过程中漂移层中补充的载流子数量与N-漂移层掺杂浓度相对较低，从而造成其在关断瞬态过程被较快耗尽而出现穿通效应，使得耗尽层边界从低浓度的漂移层进入高掺杂浓度的N缓冲层后，其较高的载流子抽取速率会进一步地造成较高的电压、电流变化速率，即产生严重的dv/dt,di/dt噪声。电路中较高的dv/dt,di/dt噪声不仅造成电路的过压、过流冲击，还会增加系统额外损耗、降低电能利用效率，使器件开关特性与系统整体可靠性变差，严重危及电力电子系统长期工作稳定性，大大降低系统运行性能。
中国发明专利，公开号：CN109950302A，公开日：2019.06.28，公开了一种高压SiCIGBT的软穿通结构，属于基本电气元件领域。该结构通过外延生长两个区域或两个以上区域的缓冲层，并且其浓度从P+注入层至N-漂移层方向呈现递减趋势，但是其漂移区浓度为目前碳化硅高压器件的典型值～2e14 cm-2，其浓度决定的漂移层电压仍然较低，在关断瞬态过程还会产生强烈的穿通效应，因而这种结构对dv/dt，di/dt噪声的抑制效果极为有限，并且由于缓冲层厚度的增大，从而额外增加了正向压降而增大了功率损耗，因此，进一步限制了该结构的实际应用场合。
三、发明内容
针对现有技术中的缺陷，本发明提供了抑制dv/dt，di/dt噪音产生的高压SiCIGBT的结构，本发明提供的半导体结构能够大幅度抑制漂移层穿通效应的影响，从而大幅度降低dv/dt，di/dt噪音的产生，同时稳定器件的功率损耗在合适的范围之内。
为解决上述技术问题，本发明提供以下技术方案：
一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构，其原胞结构纵向方向由下至上依次设置：与阳极电极上表面相接触的第一掺杂类型的P+注入层，第二掺杂类型的N缓冲层，第二掺杂类型的N-漂移层以及第二掺杂类型的电流扩展层(CSL)，与CSL上表面相接触的栅极氧化层；横向方向上，第二掺杂类型的电流扩展层(CSL)两侧设置有第一掺杂类型的P基区，P基区上表面形成反型层沟道，以及与阴极电极相接触的第二掺杂类型的N+源区。
优选地，所述第一掺杂类型为P型，第二掺杂类型为N型。
优选地，所述高压SiC IGBT结构为n沟道类型半导体器件。
优选地，所述N-漂移层的掺杂浓度设置为目前高压碳化硅半导体器件典型浓度的1.2至4倍。
优选地，所述N-漂移层的掺杂浓度所对应的耗尽电压数值接近或等于或高于SiCIGBT器件的工作电压水平。
优选地，所述N缓冲层包含两个或两个以上掺杂浓度不等的区域。
优选地，所述多个区域N缓冲层的掺杂浓度设置为从P+注入层至N-漂移层方向逐渐增大。
优选地，所述多个区域N缓冲层的掺杂浓度均不低于N-漂移层掺杂浓度的20倍，但不高于P+注入层的掺杂浓度。
相比现有技术，本发明提供的有益效果：
1)N-漂移层的掺杂浓度设置为目前高压碳化硅半导体器件的1.2至4倍，一方面，可以增大漂移层完全耗尽所需要的电压数值，从而将耗尽层边界最大程度地限制在低载流子抽取率的漂移层内，从而大幅度抑制耗尽层边界的扩展速度，最大程度上抑制开关瞬态所产生的dv/dt，di/dt噪音，另一方面，可以有效降低N-漂移层电阻率，从而降低IGBT的正向导通压降、导通损耗，进一步提高电能转换效率。
2)N缓冲层包含两个或两个以上掺杂浓度不等的区域，可通过增大高掺杂浓度层的厚度，控制载流子由P+注入层至N-漂移层的注入效率，避免关断瞬态由过多的额外载流子抽取而的引起的瞬态时间的延长，从而将功率损耗限制在合适范围内。
3)多个区域N缓冲层的掺杂浓度设置为从P+注入层至N-漂移层方向逐渐增大，进一步将N-漂移层的额外载流子的注入和运输作用控制在合理的程度，一方面可降低电流拖尾时间，另一方面有效控制瞬态过程的时间，两方面作用使得功率损耗不会过于明显增加，从而保证电能转换效率的提升。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一部分实施例，而不是全部的实施例。对于本领域普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。
图1是本发明实施例一提供的SiC n沟道IGBT结构的一种结构示意图。
图2是本发明实施例一提供的SiC n沟道IGBT结构的另一种结构示意图。
图3是本发明实施例一所形成SiC n沟道IGBT结构的一种各层掺杂浓度分布趋势与传统高压SiC IGBT对比结果示意图。
图4是本发明实施例一提供的SiC n沟道IGBT结构的dv/dt特性与传统高压SiCIGBT对比结果示意图。
图5是本发明实施例一提供的SiC n沟道IGBT结构di/dt特性与传统高压SiC IGBT对比结果示意图。
图6是本发明实施例一提供的SiC n沟道IGBT结构正向压降—功率损耗折中特性与传统高压SiC IGBT对比结果示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域的普通技术人员受其启示，在不脱离本创造宗旨的情况下，不经创造性的设计出与该技术方案相似的结构方式及实施例，均应属于本专利的保护范围。
在开通阶段，P+注入层的不完全离化进一步降低了本征晶体管的电流增益，其导通空穴(少子)电流成分较小，由于门极关断电子通道关闭，低晶体管增益的n沟道IGBT空穴密度补充较快，耗尽层内净电荷密度较高，使得耗尽层扩展加快，即电压变化率dv/dt较高；并且，n沟道IGBT穿通过后其dv/dt明显高于关断瞬态初始阶段，这是由于耗尽层边界到达N缓冲层后，电场形状由三角形变为梯形而需要移除的电荷量ΔQ几乎可以忽略，即电容ΔQ/ΔU较小，加之较低的载流子复合寿命，电压变化率dv/dt、电流变化率di/dt均较高。为此，本发明提供了一种抑制dv/dt，di/dt噪音高压SiC IGBT器件原胞结构，该结构将N-漂移层浓度提高至目前典型高压碳化硅器件典型值的1.2至4倍，并且将N缓冲层设置为多个区域，多区域浓度由P+注入层至N-漂移层方向逐渐递增，这样的N-漂移层和N缓冲层设计能将关断耗尽层边界限制在N-漂移层内，从而大幅度降低dv/dt，di/dt的数值，并稳定器件的通态电压降落，同时有效控制关断功耗，具体分析过程可参见下述各实施例。
图1和图2示出了本发明实施例一提供的高压SiC IGBT的dv/dt，di/dt噪音抑制结构的两种示意图。本发明提供的IGBT结构包括：
纵向方向由下至上依次设置：与阳极电极上表面相接触的第一掺杂类型的P+注入层，第二掺杂类型的N缓冲层，第二掺杂类型的N-漂移层以及第二掺杂类型的电流扩展层(CSL)，与CSL上表面相接触的栅极氧化层；横向方向上，第二掺杂类型的电流扩展层(CSL)两侧设置有第一掺杂类型的P基区，P基区上表面形成反型层沟道，以及与阴极电极相接触的第二掺杂类型的N+源区。
所述第一掺杂类型为施主(N)型，第二掺杂类型为受主(P)型。
所述N-漂移层的掺杂浓度设置为目前高压SiC半导体器件典型浓度～2e14 cm-3的1.2至4倍。
所述设置的N-漂移层的掺杂浓度所对应的穿通电压数值接近或等于或高于IGBT的工作电压水平。
所述N缓冲层包含两个或两个以上掺杂浓度不同的区域。
所述多个区域N缓冲层的掺杂浓度设置为从P+注入层至N-漂移层方向逐渐增大。
图1中，101为P+注入层，103_1为N-漂移层，103_2为电流扩展层，104为P基区，105为N+源区。
参见图1，图1中N-漂移层103_1掺杂浓度4e14 cm-2为目前高压SiC IGBT耐压层典型掺杂浓度～2e14 cm-2的2倍。
参见图1，图1中N缓冲层包括102_1与102_2两个区域，102_2下表面与102_1上表面相邻。
参见图1，102_2区域的掺杂浓度大于102_1区域，但不高于P+注入层101区域的掺杂浓度。
图2中，101为P+注入层，103_1为N-漂移层，在101和103_1之间设置有包含n个区域的N缓冲层，包括102_1、102_2、102_3，……，102_(n-1)，102_n。
参见图2，N-漂移层103_1的掺杂浓度N3_1设置为目前目前高压SiC IGBT耐压层典型掺杂浓度～2e14 cm-3的1.2至4倍，例如，N3_1可以取值2.8e14 cm-3，4.5e14 cm-3，6e14cm-3等等。
参见图2，包含n个区域的N缓冲层，其掺杂浓度设置为由P+注入层至N-漂移层方向逐渐增大，N2_n>N2_(n-1)>...>N2_3>N2_2>N2_1，例如，n可以取值2、3、4、5、6、7等等。
本实施例提供的结构为基于SiC材料的IGBT。由于SiC材料的热导率高，便于器件实现热转移，有利于降低热管理单元要求；SiC材料的载流子饱和漂移速率较高，使得器件具有很高的开关频率，进一步减小系统的体积、重量和成本等；SiC材料的临界击穿电场强度高，相同电压等级下，IGBT器件的导通电阻小，利于降低损耗，提高电能变换系统的工作效率。因此，优选地，所述的结构为高压SiC IGBT。
本实施例提供的IGBT结构为n沟道SiC IGBT。对于SiC材料而言，由于电子迁移率几乎是空穴10倍之高，因此，n沟道IGBT漂移层电阻率较p沟道器件小而通态电压、通态损耗较低；并且，由于材料中P+型掺杂杂质电离能高，使得P+注入层注入效率较低，以及较低的空穴迁移率引起的背部载流子注入浓度降低，使得n沟道IGBT内本征晶体管的电流增益降低，关断过程载流子抽取速度较快，因此其关断过程功耗低，但是由于较快的瞬态过程，其dv/dt、di/dt噪音的产生更加严重，需要通过一定的技术手段加以抑制；再者，n沟道IGBT采用正向电压开通，其驱动与目前的主流技术相兼容。因此，n-IGBT可降低系统功率损耗、提高电能变换效率，更适用于高压直流输电、柔性交流输电等大容量应用场合。因此，所述IGBT结构为n沟道器件。
本实施例提供的SiC IGBT结构，将N-漂移层的掺杂浓度设置为高于目前高压SiCIGBT耐压层典型掺杂浓度。分析传统IGBT关断过程发现，当栅极关断信号施加之后，由于本征晶体管的基极驱动电流通路关闭，漂移层内的耗尽层区域中只有由背部漂移而来的空穴，但是由于SiC材料的临界击穿电场强度高，其耐压层掺杂浓度比传统硅器件高10倍，使得由背部漂移进入N-漂移层耗尽区的空穴浓度相比于漂移层掺杂浓度的数值几乎可以忽略，因此由于净电荷浓度较低，在IGBT阳极端电压未达到直流母线电压时，漂移层的耗尽区边界已扩展进入高掺杂浓度的N缓冲层。由于N缓冲层浓度较高且载流子复合寿命低，使得正向导通期间缓冲层内额外载流子的抽取速度较快，耗尽层边界在其中的扩展速度加快，从而带来较为严重的dv/dt、di/dt噪音的产生。为了在关断瞬态过程中，有效阻止耗尽层的边界进入低载流子寿命、高复合速率的N缓冲层中，因此，优选地，将N-漂移层的掺杂浓度设置为高于目前高压SiC IGBT耐压层典型的掺杂浓度。
为了进一步提高优化效果，优选地，所述N-漂移层的掺杂浓度为目前高压SiCIGBT耐压层典型的掺杂浓度(～2e14 cm-3)的1.2～4倍，使对应的穿通电压接近或高于工作电压数值。例如，参见图2，N-漂移层103_1掺杂浓度2.4e14 cm-3≤N3_1≤8e14 cm-3。由于耐压层掺杂浓度提高，其对应的穿通电压数值可接近或高于直流母线电压，IGBT使得关断瞬态过程中，漂移层因净电荷浓度的提高而难以被完全耗尽，即耗尽层边界可以有效地限制在低复合寿命的漂移层内而未发生穿通效应，整个关断瞬态过程并未发生由N缓冲层的高载流子复合率而引起的电荷快速抽取过程，从而避免了传统低耐压层掺杂浓度所引起的高dv/dt、di/dt噪音问题；同时，由于相对于传统SiC IGBT耐压层而言，其浓度提高至1.2～4倍，还可以尽可能降低了N-漂移层的电阻率，使得IGBT正向导通压降控制在合理范围内。
优选地，所述N缓冲层分为多个区域，并且形成由P+注入层至N-漂移层浓度逐渐增加的趋势，一方面可以控制正向导通状态P+注入层载流子注入效率，避免关断瞬态过程中由过多的额外载流子抽取而引起的瞬态时间的延长；另一方面，在靠近N-漂移层下表面设置高浓度的缓冲层可以在一定程度上加快额外载流子复合，从而缩短电流尾部时间，并进一步地降低功率损耗水平，提高器件的关断可靠性和整体性能。
为了进一步地提高对功率损耗的控制作用同时不至于对正向电压降落产生影响，所述N缓冲层与P+注入层上表面相接触区域掺杂浓度不低于的N-漂移层掺杂浓度的20倍，与N-漂移层下表面相接触的N缓冲层区域掺杂浓度不高于P+注入层的掺杂浓度。例如，参见图2，各个区域掺杂浓度关系：N1_1>N2_n>N2_(n-1)......N2_1≥20×N2_1。
优选地，所述缓冲层设置在N-漂移层103_1和注入层101之间。这样可以使得在正向阻断状态，在缓冲层内快速压缩电场，使得电场在缓冲层内有效截止，维持较高的耐压水平；同时，可以大幅度降低耐压漂移层的有效厚度，减小IGBT结构内高电阻率区域，从而有效控制通态压降。
优选地，所述电流扩展层103_2设置于N-漂移层上表面、栅极氧化层下表面，水平方向与P基区相接触，一方面可以增大高掺杂浓度层提高IGBT结构结型场效应晶体管区的载流子扩散，另一方面可以降低增大空穴势垒高度而减弱其在P基区的扩散，两方面同时作用的效果，不仅可以有效弥补N缓冲层厚度的增大对正向导通压降的影响，并且可以加快关断瞬态过程中载流子抽取速度，降低功率损耗水平。
本发明提供的SiC IGBT参数，包括掺杂浓度N3_1、N3_2，以及N2_1到N2_n，各层厚度t3_1、t3_2，以及t2_1到t2_n，可以通过半导体器件仿真软件对器件特性模拟来大致确定一个范围，最优参数一般需要根据器件的实际应用中的电压、电流容量以及工作频率进行验证，需要进行实测数据验证选取。
综上所述，本发明实施例提供了一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT结构。在该结构中，N-漂移层的掺杂浓度设置为目前高压SiC器件典型浓度的1.2～4倍，将N缓冲层分为多个区域，其浓度由P+注入层至N-漂移层方向递增，可以将其完全耗尽所需的电压提高至接近或等于或高于工作电压水平，从而将耗尽区域边界限制在漂移层内，有效抑制了关断瞬态过程中穿通现象的发生，大幅度抑制了dv/dt，di/dt噪音产生，另一方面高浓度漂移层可以提高区域电阻率，降低导通压降和导通损耗，并且所设置的N缓冲层可以有效调控关断过程中的电流拖尾时间和关断功耗，稳定关断功率损耗在合适的范围之内。
本发明的以漂移区浓度4.0×1014cm-3高压碳化硅IGBT(N缓冲层有两个区域，102_1区域厚度2μm，掺杂浓度3.0×1016cm-3，102_2区域厚度2μm，掺杂浓度7×1016cm-3)以及漂移区浓度为2.0×1014cm-3、常规高压碳化硅n型IGBT(N缓冲层厚度1μm，掺杂浓度1×1017cm-3)为例，在相同工作电压等级、工作电流等级下，通过TCAD器件仿真进行关断瞬态过程电压、电流变化率特性以及正向压降—关断功耗折中特性进行对比，对比结果参见图4、图5和图6。从图中结果可以看出，与传统的高压SiC IGBT结构相比，本发明结构对di/dt以及dv/dt噪音抑制的作用均高于75％以上，其关断功耗几与传统结构相当，正向电压降落并未发生明显退化。
在本发明的描述中，需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实例的说明只是用于帮助理解本发明的方法及其核心思想。以上所述仅是本发明的优选实施方式，应当指出，由于文字表达的有限性，而客观上存在无限的具体结构，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进、润饰或变化，也可以将上述技术特征以适当的方式进行组合；这些改进润饰、变化或组合，或未经改进将发明的构思和技术方案直接应用于其它场合的，均应视为本发明的保护范围。
Claims (7)
1.一种抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构从阳极欧姆电极至阴极欧姆电极依次设置P型注入层，N缓冲层，N-漂移层，电流扩展层。
2.如权利要求1所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构中的N-漂移层掺杂浓度目前为目前高压碳化硅器件耐压层典型浓度的1.2～4倍。
3.如权利要求2所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构N-漂移层的掺杂浓度所对应的穿通电压数值接近或等于或高于IGBT的工作电压水平。
4.如权利要求3所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构中的N缓冲层分纵向为多个区域，掺杂浓度由P+注入层至N-漂移层方向递增。
5.如权利要求4所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构中的多个N缓冲层区域掺杂浓度高于N-漂移层掺杂浓度。
6.如权利要求5所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构中的多个N缓冲层区域掺杂浓度均不低于N-漂移层掺杂浓度。
7.如权利要求6所述的抑制dv/dt，di/dt噪音的高压SiC IGBT结构，其特征在于，所述高压SiC IGBT结构中N缓冲层与P+注入层上表面相接触区域掺杂浓度不低于的N-漂移层掺杂浓度的20倍，与N-漂移层下表面相接触的区域掺杂浓度不高于P+注入层的掺杂浓度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911348030.0A CN111599858B (zh) | 2019-12-24 | 2019-12-24 | 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201911348030.0A CN111599858B (zh) | 2019-12-24 | 2019-12-24 | 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111599858A true CN111599858A (zh) | 2020-08-28 |
| CN111599858B CN111599858B (zh) | 2021-08-20 |
Family
ID=72183375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201911348030.0A Active CN111599858B (zh) | 2019-12-24 | 2019-12-24 | 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111599858B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035112B1 (en) * | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
| CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
| CN109873030A (zh) * | 2017-12-01 | 2019-06-11 | 英飞凌科技股份有限公司 | 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件 |
| US20190226118A1 (en) * | 2015-12-02 | 2019-07-25 | Mitsubishi Electric Corporation | Silicon carbide epitaxial substrate and silicon carbide semiconductor device |
-
2019
- 2019-12-24 CN CN201911348030.0A patent/CN111599858B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8035112B1 (en) * | 2008-04-23 | 2011-10-11 | Purdue Research Foundation | SIC power DMOSFET with self-aligned source contact |
| CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
| US20190226118A1 (en) * | 2015-12-02 | 2019-07-25 | Mitsubishi Electric Corporation | Silicon carbide epitaxial substrate and silicon carbide semiconductor device |
| CN109873030A (zh) * | 2017-12-01 | 2019-06-11 | 英飞凌科技股份有限公司 | 具有沟槽栅极结构和屏蔽区域的碳化硅半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111599858B (zh) | 2021-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109768080B (zh) | 一种具有mos控制空穴通路的igbt器件 | |
| US7932583B2 (en) | Reduced free-charge carrier lifetime device | |
| JP7210342B2 (ja) | 半導体装置 | |
| CN104282759A (zh) | 超结mosfet及其制造方法和复合半导体装置 | |
| CN107180865B (zh) | 一种低噪声低损耗绝缘栅双极型晶体管 | |
| CN107251234B (zh) | 半导体装置 | |
| CN102169892B (zh) | 一种增强型平面绝缘栅双极型晶体管 | |
| JP2004193212A (ja) | 半導体装置 | |
| JP2023174920A (ja) | Ｉｇｂｔ及びその駆動方法 | |
| US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
| CN109119419A (zh) | 一种集成肖特基续流二极管碳化硅槽栅mosfet | |
| JPH09307104A (ja) | 半導体装置およびその製造方法 | |
| JP7041653B2 (ja) | 半導体装置およびその制御方法 | |
| CN111599858B (zh) | 一种抑制dv/dt，di/dt噪音产生的高压SiC IGBT的结构 | |
| CN115763535A (zh) | 一种自适应耗尽空穴路径的新型igbt结构 | |
| CN107516669B (zh) | 一种igbt器件 | |
| CN116110972A (zh) | 集成jfet提升第三象限导通特性的碳化硅mosfet器件 | |
| US20200373382A1 (en) | Semiconductor device | |
| CN111430454B (zh) | 一种低饱和电流的绝缘体上硅横向绝缘栅双极型晶体管 | |
| CN114300544A (zh) | 一种快恢复二极管及其制作方法 | |
| Wu et al. | Novel snapback-free shorted-anode SOI-LIGBT with shallow oxide trench and adaptive electron channel | |
| JPH06112494A (ja) | 絶縁ゲート型バイポーラトランジスタ | |
| CN108172610B (zh) | 一种具有内置镇流电阻的高压igbt器件 | |
| CN108155228B (zh) | 绝缘栅双极晶体管、ipm模块及空调器 | |
| Ning et al. | High power density oscillation free 1800A/3300V E2 IGBT module with TMOS+ IGBT and PIC FRD technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |