CN104867925B - 半导体器件及有与背面电极直接邻接区的rc‑igbt - Google Patents

半导体器件及有与背面电极直接邻接区的rc‑igbt Download PDF

Info

Publication number
CN104867925B
CN104867925B CN201510163929.0A CN201510163929A CN104867925B CN 104867925 B CN104867925 B CN 104867925B CN 201510163929 A CN201510163929 A CN 201510163929A CN 104867925 B CN104867925 B CN 104867925B
Authority
CN
China
Prior art keywords
area
conduction type
semiconductor devices
section
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510163929.0A
Other languages
English (en)
Other versions
CN104867925A (zh
Inventor
F·D·普菲尔施
D·韦伯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104867925A publication Critical patent/CN104867925A/zh
Application granted granted Critical
Publication of CN104867925B publication Critical patent/CN104867925B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体器件及有与背面电极直接邻接区的RC‑IGBT。一种半导体器件，包括在半导体主体中的第一导电类型的漂移区，配置以在第一状态中形成与漂移区连接的导电沟道的可控单元。第一导电类型的第一区以及互补第二导电类型的第二区和第三区分别在漂移区和背面电极之间。第一、第二和第三区直接邻接背面电极。其中第三区相比于第二区更大且具有较低的平均发射极效率。

Description

半导体器件及有与背面电极直接邻接区的RC-IGBT
背景技术
RC-IGBT(反向导电绝缘栅双极晶体管)单片地集成IGBT和自振荡二极管，当RC-IGBT是正向偏压时，RC-IGBT作为能够在接通和切断在集电极和发射极端子之间的第一方向上流动的电流的电子开关是有效的，其中电流遭受施加给栅极端子和电容性地控制晶体管沟道的栅电势。只要通过晶体管沟道的单极电子电流低于阈值，则RC-IGBT处于晶体管模式，超过所述阈值，沿着p型阳极区跨越pn结的电压降是足够高的，使得阳极区开始注入空穴到漂移层中，且双极电流以IGBT模式流动。当RC-IGBT是反向偏压时，RC-IGBT以二极管或反向导电模式操作并传导电流与第一方向相反地流动，而不管栅电势。
典型地，改善多模半导体器件(例如RC-IGBT)的一个模式的特性不利地影响了另一个模式。期望改善多模半导体器件的器件特性而对其它的器件特性具有较小的不利影响。
发明内容
根据一个实施例，半导体器件包括在半导体主体中的第一导电类型的漂移区。可控单元被配置以在第一状态中形成与漂移区连接的导电沟道。第一导电类型的第一区以及互补第二导电类型的第二区和第三区分别形成在漂移区和背面电极之间。第一、第二和第三区直接邻接背面电极。第三区相比于第二区更大且具有较低的平均发射极效率。
根据另一个实施例，反向导电绝缘栅双极晶体管包括在半导体主体中的第一导电类型的漂移区。可控单元被配置以在第一状态中形成与漂移区连接的导电沟道。第一导电类型的第一区以及互补第二导电类型的第二区和第三区分别在漂移区和背面电极之间。第一、第二和第三区直接邻接背面电极。第三区比第二区更大且包括至少一个净杂质剂量至多是第二区的75％的第一区段。
根据进一步的实施例，一种制造半导体器件的方法包括在半导体衬底的背表面上形成第一注入掩模，其中第一注入掩模在第一区域中没有开口且在第一区域之外包括开口。第一导电类型的杂质被穿过第一注入掩模注入到半导体衬底的基底层中，其中该基底层直接邻接背表面，且其中第一导电类型的第一区形成在基底层中。第二注入掩模形成在背表面上，其中在第一区域中第二注入掩模中的开口的面积分数小于第一区域之外的。互补第二导电类型的杂质穿过第二注入掩模注入到基底层中，以形成第一区域之外的第二导电类型的分离第一区的第二区，和在第一区域内的第二导电类型的连续的第三区，第三区的平均注入剂量小于第二区。
根据另一个实施例，一种制造半导体器件的方法包括在半导体衬底的背表面上形成第一注入掩模，其中第一注入掩模在第一区域中没有开口且在第一区域之外的第二区域中包括开口。第一导电类型的杂质穿过第一注入掩模注入到半导体衬底的直接邻接背表面的基底层中，以在基底层中形成第一导电类型的第一区。在第一区域中没有开口的第二注入掩模形成在背表面上。互补第二导电类型的杂质穿过第二注入掩模注入到基底层中，以形成在第二区域内的第二导电类型的分离第一区的第二区。在具有第一区域和第二区域中暴露的背表面的情况下，第二导电类型的杂质被注入。
在阅读下面的详细描述和查看附图后，本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解并被并入本说明书中并组成本说明书的一部分。附图图示了本发明的实施例并与描述一起用来解释本发明的原理。通过参考下面详细的描述，本发明的其它实施例和预期的优点将容易被领会，因为他们变得更好理解。
图1A是根据一个实施例的反向导电半导体器件的一部分的横截面示意图，该实施例提供平均净杂质剂量小于发射极层的第二区中的平均净杂质剂量的第三区。
图1B是根据提供低掺杂第三区和场停止层的实施例的半导体衬底的一部分的横截面示意图。
图2A是根据提供具有不同掺杂部分的第三区的实施例的反向导电半导体器件的一部分的横截面示意图。
图2B是根据提供与发射极层隔开的场停止层的实施例的反向导电半导体器件的一部分的横截面示意图。
图3A是根据提供在条形第一区的纵向投影中的低掺杂区段的实施例的反向导电半导体器件的一部分的水平横截面示意图。
图3B是根据提供与第一区隔开的低掺杂区段的实施例的反向导电半导体器件的一部分的水平横截面图。
图3C是根据提供宽于重掺杂区段的较低掺杂区段的实施例的反向导电半导体器件的一部分的水平横截面示意图。
图4A是根据提供直接邻接第三区的场停止区的实施例的反向导电半导体器件的一部分的横截面示意图。
图4B是根据提供在第一区域有增强的杂质剂量的场停止层的实施例的反向导电半导体器件的一部分的横截面示意图。
图5是根据另一个实施例的沟槽-栅RC-IGBT的一部分的横截面示意图。
图6A是半导体衬底的一部分的横截面示意图，其用于图示根据提供非掩模注入的实施例的制造反向导电半导体器件的方法的步骤。
图6B示出了在背表面上使用第一注入掩模的第一掩模注入期间图6A的半导体衬底部分。
图6C示出了在背表面上使用第二注入掩模的第二掩模注入期间图6B的半导体衬底部分。
图7A是半导体衬底的一部分的横截面示意图，其用于图示根据在背表面上使用第一注入掩模的第一掩模注入期间没有非掩模相反注入的另一个实施例的制造反向导电半导体器件的方法。
图7B是在使用第一区域中具有开口的第二注入掩模的第二掩模注入期间图7A的半导体衬底部分的横截面示意图。
图8A是图示根据又另一个实施例的制造半导体器件的方法的简化流程图。
图8B是图示根据具有在背面处跟随掩模注入的非掩模注入的实施例的制造半导体器件的方法的简化流程图。
具体实施方式
在下面的详细描述中，参考附图，附图形成描述的一部分并其中通过图示具体实施例的方式示出，在该具体实施例中可实践本发明。将理解的是，其它实施例也可被使用且可以做出结构或逻辑的改变而不脱离本发明的范围。例如，对于一个实施例图示或描述的特征能够用在其它实施例上或结合其它实施例使用以产生又另一个实施例。意图的是，本发明包括这样的修改或变化。使用具体语言描述示例，其不应该被解释为对所附权利要求的范围限制。附图不是按分数缩放的而仅仅是为了图示的目的。为了清楚，如果不是另有规定，则同样的元件在不同的附图中已经由对应的参考标记指定。
术语“有”、“含有”、“包括”、“包含”等是开放的，且术语指示存在所陈述的结构、元件或特征但不排除附加的元件或特征。冠词“一”，、“一个”和“该”意图包括复数以及单数，除非上下文另有清楚指示。
术语“电连接”描述电连接元件之间永久的低欧姆连接，例如连接元件之间的直接接触或通过金属和/或高掺杂半导体的低欧姆连接。术语“电耦合”包括一个或多个适于信号传输的介于中间的元件可被提供在电耦合元件之间，例如可控制的元件临时以第一状态提供低欧姆连接并以第二状态提供高欧姆电退耦。
附图通过指示紧挨掺杂类型“n”或“p”的“-”或“+”图示相对的掺杂浓度。例如“n-”意味着相比于“n”掺杂区域的掺杂浓度较低的掺杂浓度，同时“n+”掺杂区域相比于“n”掺杂区域具有较高的掺杂浓度。相同相对掺杂浓度的掺杂区域并不是必须具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可具有相同或不同绝对掺杂浓度。
附图1A提及反向导电半导体器件500，例如RC-IGBT或包括RC-IGBT的另一个半导体器件。
单晶半导体材料(例如硅(Si)、碳化硅(SiC)、锗(Ge)、锗化硅晶体(SiGe)、氮化镓(GaN)、砷化镓(GaAs)或另一个AIIIBV半导体)形成具有前表面101以及平行于前表面101的大体上平面的背表面102的半导体主体100，所述前表面101可以是近似平面的或可以由通过共面表面部分横跨的平面定义。
第一和背表面101、102之间的最小距离依赖于为半导体器件500规定的电压阻断能力。例如，对于针对大约1200V的阻断电压规定的半导体器件，前表面和背表面101、102之间的距离可以是在90微米-200微米的范围内。其它涉及有较高阻断能力的半导体器件的实施例可提供具有数百微米厚的半导体主体100。具有低阻断能力的半导体器件可具有从35微米-90微米的厚度。
在平行于前表面101的平面中，半导体主体100可具有边缘长度在几毫米的范围内的矩形形状。前表面101的法线定义垂直方向，并且正交于垂直方向的方向是水平或横向方向。
半导体主体100包括有第一导电类型的漂移区121的基区120。在半导体主体100前面处，可控单元在半导体器件500的第一状态中形成与漂移区121连接的导电沟道。可控单元可以是RC-IGBT的晶体管单元TC并在半导体器件500的第一状态中允许第一类型的电荷载流子进入漂移区121中，所述第一状态可对应于包括晶体管模式和IGBT模式的正向导电模式。第一类型的电荷载流子在n型漂移区121的情况下是电子或在p型漂移区121的情况下是空穴。
除了晶体管单元TC，半导体主体100可包括二极管单元DC，其也可以形成在前面。在半导体器件500的第二状态中，二极管单元DC将第二类型的电荷载流子注入到漂移区121中，所述第二状态可对应于反向导电模式。第二类型的电荷载流子在n型漂移区121的情况下可以是空穴而在p型漂移区121的情况下可以是电子。
发射极层130被夹在基区120和直接邻接背表面102的背面电极320之间。发射极层130直接邻接背面电极320并可直接邻接漂移区121。根据其它实施例，另外的掺杂层或区(例如场停止层)可以形成在漂移区121和发射极层130之间。
晶体管单元TC可以是有第一导电类型的源区和第二导电类型的主体区的IGFET(绝缘栅场效应晶体管)单元，主体区将相应晶体管单元TC与漂移区121分离。源区可以电连接或耦合到半导体器件500的发射极端子E。
晶体管单元TC的栅电极可以电连接或耦合到栅极端子G并经由栅极电介质电容性耦合到主体区。在遭受施加给栅极端子G的电压的情况下，形成在相应晶体管单元TC的主体区中的反型沟道可允许电子电流通过晶体管单元TC，使得在半导体器件500的第一状态中多数的电荷载流子穿过晶体管单元TC进入漂移区121，所述第一状态可对应于包括RC-IGBT的晶体管模式和IGBT模式的正向导电模式，或对应于其它半导体器件的减饱和模式。术语多数电荷载流子提及漂移区121。多数电荷载流子在n型漂移区的情况下是电子。
二极管单元DC可包括第二导电类型的二极管区并可以电连接或耦合到发射极端子E。举例来说，二极管单元DC在半导体器件500的第二状态下将少数电荷载流子注入到漂移区121中，其中第二状态可对应于RC-IGBT的反向导电模式或其它半导体器件的非减饱和模式。少数电荷载流子在n型漂移区的情况下是空穴。晶体管和二极管单元TC、DC可以是有布置在半导体主体100的轮廓外部的平面栅电极的平面栅单元或有延伸进入半导体主体100中的沟槽电极的沟槽-栅单元。例如，晶体管单元TC和二极管单元DC可被形成在由沟槽-栅结构分离的不同的半导体台面至或可沿着同一半导体台面交替。
除了漂移区121之外，基区120可以包括各种另外的掺杂层和区，例如增加基区120一侧处的等离子体密度的面向晶体管和二极管单元TC、DC的阻挡层、在阻断状态下阻止电场到达发射极层130的场停止层、在漂移区121中以比较高的杂质浓度增加电压阻断能力的超级结结构、以及第二导电类型的相反掺杂岛。
漂移区121中的杂质浓度随着到前表面101的距离的增加至少在它的垂直延伸的部分中可逐渐地或阶梯地增加或减少。根据其它实施例，漂移区121中的杂质浓度可以是近似相同的。对于硅基的RC-IGBT，漂移区121中的平均杂质浓度可以在5E12cm-3与1E15cm-3之间，例如在从1E13cm-3-1E14cm-3的范围中。在半导体器件500是基于SiC的情况下，漂移区121中的最小杂质浓度可在5E14cm-3与1E17cm-3之间，例如在从1E15cm-3-1E16cm-3的范围中。
发射极层130包括在第一区域(试点区域)619中的至少一个第二导电类型的第三区133和第一导电性的第一区131以及在有效面积610的第二区域611(RC区域，反向导电区域)中的第二导电类型的第二区132，有效面积610包括晶体管和二极管单元TC、DC。第一、第二和第三区131、132、133分别从基区120延伸到背面电极320。
根据图示的实施例，第一、第二和第三区131、132、133直接邻接漂移区121。根据其它实施例，第一、第二和第三区131、132、133中的至少一些或每一个可直接邻接夹在漂移区121和发射极层130之间的场停止层。
根据一个实施例，在第一、第二和第三区131、132、133中的平均净杂质浓度可以足够高以确保与直接邻接背表面102的背面电极320的材料欧姆接触并依赖于半导体材料、背面电极320的材料以及相应区的导电类型。例如，在半导体主体100是基于硅的情况下，第一、第二和第三区131、132、133的平均杂质浓度对p型区可以至少是5E16cm-3，例如至少是1E18cm-3，并且对n型区是1E18cm-3，例如至少6E19cm-3。
背面电极320可形成或电连接到半导体器件500的集电极端子C。
第一和第二区131、132在有效面积610的RC区域611中交替。第三区133的横向延伸定义了第一区域619。
在晶体管和/或IGBT模式下，在半导体器件500的正向导电状态中，第三区133相比第二区132具有较低的平均发射极效率。较低的平均发射极效率可通过相对于第二区132的垂直投影中漂移区121的对应部分在第一区域619的漂移区121中局部增加的净杂质浓度或通过相对于第二区132的第三区133中较低的有效平均净杂质剂量，或两者来实现。根据图示的实施例，第三区133中的平均净杂质剂量至多是第二区132中的平均净杂质剂量的75％。
第三区133在平行于第二表面102的平面具有大于第二区132的任何一个的横向延伸。根据一个实施例，第三区133的最小宽度是相邻的第一区131之间的最小距离的至少两倍(例如至少5倍)那样大，相邻的第一区131被第二区域611中的第二区132中的一个分离。
对于下面的描述，假定半导体器件500是具有n型的第一导电类型和p型的第二导电类型的n沟道RC-IGBT。等效的考虑适用于具有p型的第一导电类型和n型的第二导电类型的RC-IGBT。
在半导体器件500的正向模式中，正电压被施加在集电极和发射极端子C、E之间。只要施加到栅极端子G的栅电压低于阈值电压，半导体器件500就处于正向阻断模式，在所述阈值电压处反型沟道被形成在晶体管单元TC中。当栅电压超过阈值电压时，相应晶体管单元TC形成反型沟道并且电子穿过半导体器件500的正向导电模式中的晶体管单元TC进入漂移区121中。
在正向导电模式中，只要导通状态的电流是基于穿过晶体管沟道进入的电子的单极电流并且在n型第一区131放电，RC-IGBT 500就处于晶体管模式。接近于第二区132和第三区133，局部电子流动具有横向分量，随着电子电流的增加，其愈加正向偏置在一侧上的漂移区121和在另一侧上的p型第二区132和第三区133之间的pn结。到第一区131的距离越长，在相应pn结处得到的电压降越高。在足够高电子电流处，在p型第三区133中心的电压降是足够高以开始将空穴注入到漂移区121中。空穴有助于穿过漂移区121的电流。随着电流的增加，电压降进一步增加且空穴注入展开到到第三区133的更大的部分上方，并最终也在第二区132中开始允许穿过漂移区121的双极电流。半导体器件500改变成IGBT模式，其具有比晶体管模式中的更低的导通状态阻抗。
在RC模式中，负电压被施加在集电极和发射极端子C、E之间。第一区131注入电子而二极管单元DC的二极管区和/或晶体管单元TC的主体区可注入空穴到漂移区121中，以便以低的正向电阻生成双极电流。
由于在IGBT模式中更低的导通状态电阻，RC-IGBT被典型地设计使得他们在导通状态电流尽可能低的情况下从晶体管模式切换为IGBT模式。在发射极层130中的p型区越大，电子必须流入到p型区的前面的横向距离越长，且足以触发空穴注入的导通状态电流越小。在发射极层130中宽的p型区(例如第三区133)在低电流下支持到IGBT模式的快速转变。另一方面，在发射极层130中n型区之间的大距离可阻止反向电流在RC模式中进行对漂移区121整个体积的有效使用。
在半导体器件500中，宽的第三区133作为点火岛是有效的并确保半导体器件500在低导通状态电流下从晶体管模式改变到IGBT模式，也由于低电流足够触发在第三区133中心中的空穴的注入。另一方面，在第一区域619外部的第二区域611中相当密集布置的n型第一区131彼此足够接近于，使得足够密的电荷载流子等离子体在RC模式的第二区域611中生成。更特别地，在具有相当密集布置的n型第一区131的情况下，在RC模式中的反向电流被阻止沿着横向方向流动以致以下的程度：当大体积被充满有电荷载流子等离子体时，跨越漂移区121的高电压降同时发生，从而导致在反向二极管的正向电压降和反向二极管的恢复性充电之间更坏的折衷。
由于在第一区域619中没有n型区131，第三区133相对于第二区132的空穴发射极效率减少的空穴发射极效率至少部分抵偿了在IGBT模式中第一区域619中更强的空穴注入。减少的发射极效率导致了在第一区域619和第二区域611当中在基区120中更均匀的电荷载流子等离子体和电流密度分布。在具有更均匀的电荷载流子等离子体和电流密度分布的情况下，在半导体主体100中的温度局部超过可容许的最大温度之前，温度分布更一致且更高的整体导通状态电流能够被允许流动。
关于在第二区132和第三区133中具有相同杂质浓度的参考半导体器件，在对其他器件参数的相当低的不利影响下可为半导体器件500规定更高的额定电流，其中额定电流是半导体器件500能够承受的而没有被不可逆地损坏的最大的连续电流。
在图1A的实施例中，相对于第二区132在第三区133中更低的平均净注入剂量减小了IGBT模式中的空穴发射极效率。其他的实施例可以提供在漂移区121的第一区域619中具有局部增加的平均净n型杂质剂量或浓度的区。
根据一个实施例，在整个第三区133中的平均净杂质剂量是第二区132中的至多0.8倍那样高，例如至多0.7倍那样高。在第二区中的平均净杂质剂量是第三区133中的至少1.25倍且至多6倍那样高。根据一个实施例，在第二区132中的平均净杂质剂量可以是第三区133中的至少2倍那样高且至多3倍那样高。
图1B中的半导体器件500是RC-IGBT，其不同于图1A中的RC-IGBT，因为发射极层130并不直接邻接漂移区121。替代的是，第一导电类型的场停止层128将漂移区121和发射极层130分离。场停止层128中的平均净杂质浓度是漂移区121中的平均净杂质浓度的至少5倍那样高。根据一个实施例。场停止层128中的平均净杂质浓度范围从2E14cm-3-1E17cm-3。根据另一个实施例，第二区域611可包括在第一区131的垂直投影中的相反掺杂岛。
图2A和2B以及图3A-3C提及关于第三区133的修改的各种实施例。
根据图2A和2B的实施例，第三区133包括至少一个第一区段133a，其具有的净杂质剂量是第二区132中的净杂质剂量的至多80％。根据另一个实施例，第一区段133a的净杂质剂量是第二区132中的净杂质剂量的至多50％。
第三区133进一步包括第二第三区段133b，其比第一第三区段133a具有更高的净杂质剂量并更接近于第二区132中的净杂质剂量。根据一个实施例，第二区段133b的净杂质剂量可以与第二区132中的相同或近似相同。
第二区段133b的一个可以直接邻接与第三区133直接邻接的该第一区131。根据一个实施例，直接邻接第一区131中的一个第一区的第二区段133b具有的宽度是第一区131的平均宽度和第二区132的平均宽度之和的至多5倍。
根据一个实施例，第一区段133a具有与正交于第一横向方向的第二横向尺寸相同数量级的第一横向尺寸，例如嵌入一个连续第二区段133b的多边形，诸如有或没有圆角的矩形或正方形、圆形、椭圆形、卵形或环形。例如第二区段133b可形成规则的栅格，第一区段133a被布置在栅格的网孔内或者反过来。根据另一个实施例，第二区域611中的第一区131和第一区段133a被布置成同一规则图案(例如矩阵)的不同部分。
在图2A中，沿着同一横向方向，第一区段133a的节距(中心到中心的距离)等于第一区131的节距；其中关于同一横向方向，第一第三区段133a的宽度可以小于、等于或大于第一区131的宽度。
图2B中的半导体器件500是另外的包括与发射极层130隔开的场停止层128的RC-IGBT。将发射极层130和场停止层128分离的分隔物层129具有第一导电类型且杂质浓度可以相似或等于漂移区121的平均净杂质浓度。分隔物层129可减少或阻止发射极层130和场停止层128的部分的部分补偿。图3A-3C是半导体器件500的水平横截面图，其第三区133包括形成在第二区域611中的条形第一区131的纵向投影内的第一区段133a以及具有比第一区段133a高的杂质浓度的第二区段133b。
在图3A中，第二区段133b直接邻接第二区132并在第二区132的纵向投影延伸。第二区132和第二区段133b可具有相同的杂质浓度或净杂质剂量并可表示连续结构的两个直接邻接段。第一区段133a在条形第一区131的纵向投影延伸。第一区段133a和第一区131可具有相同的宽度。相应地，第二区132和第二区段133b可具有相同的宽度。相同的注入掩模结合区分第一区域619和第二区域611的掩模可用于定义第一区131以及第一区段133a。除了局部空穴电流密度如上面第一区段133a一样在第一区131之上具有更明确的最小值外，空穴电流流动和空穴分布的横向图案在RC和第一区域611、619中是相似的。
在图3B中，第一区段133a被布置在第一区131的纵向投影中，其中第二区段133b的部分将第一区131与第一区段133a分离。第一区131和第一区段133a之间的距离可以大于第一区131的宽度。根据一个实施例，第一区131和第一区段133a之间的距离是第二区域611中第一区131的节距的至多5倍。
图3C的半导体器件500包括布置在第一区域619中的条形第一区131的纵向投影内的第一区段133a。在正交于纵向延伸的第二横向方向，第一区段133a的节距等于第二区域611中的第一区131的节距。第一区段133a的宽度大于第一区131的宽度。第二区段133b相对于第二区132的减少的宽度和得到的减少的空穴注入可至少部分抵偿相对于第一区131在第一区段133a中的附加的空穴注入，在所述第一区131中没有空穴注入发生。结果，分配给第一区域619的漂移区121的部分中的空穴分布图案可更精确地遵从在IGBT模式中分配给第二区域611的漂移区121的部分中的空穴密度分布图案。
图4A-4B提及半导体器件500，其中第一区域619中的第三区133的空穴发射极效率通过接近于发射极层130的基区120的部分的杂质浓度的修改而减小。
在图4A中，半导体器件500包括具有与第二区域611中的第二区132相同杂质剂量或者以少于20％落在第二区132的净杂质剂量以下的净杂质剂量的第三区133。净杂质浓度是漂移区121的至少两倍(例如至少5倍)那样高的场停止区128a至少形成在第一区域619的部分中并至少在第二区域611中的第二区132的垂直投影中不存在。根据图示的实施例，场停止区128a在整个第二区域611中不存在。在IGBT模式中，场停止区128a相对于第二区132的空穴发射极效率有选择地减小第三区133的空穴发射极效率，使得在漂移区121中的空穴分布更均匀。
图4B的半导体器件500包括主要或完全形成在第一区域619中的第一场停止区128a和主要或完全形成在第二区域611中的第二场停止区128b。
第一场停止区128a可排他地形成在与第二区域611远离的第一区域619的部分中，可在第二区域611中完全不存在，或可至少与第二区域611的最外面的第一区131重叠。第二场停止区128b可排他地形成在第二区域611中，可与第一区域619分隔开，或可与第一区域619重叠。在第一场停止区128a中的平均净杂质剂量是第二停止区128b的至少两倍，例如三倍或五倍那样高。图4A和4B的图案化的场停止可与如参考图1A描述的第三区133中减少的平均净杂质剂量组合。
实施例的效果是晶体管和二极管单元TC、DC的结构细节的广泛独立。图5示出与晶体管和二极管单元TC、DC的许多可能的实施例的一个组合的具有减小的发射极效率的第一区域。
图5的半导体器件500是具有沟槽栅的RC-IGBT。关于基区120和外延层130的细节，参考前面附图的描述。
晶体管单元TC的埋入电极结构210从第一表面101延伸进入半导体主体100。电介质衬里205将埋入电极结构210与半导体主体100的半导体材料分离。埋入电极结构210可以是以规则图案布置的平行的条纹。根据其它实施例，埋入电极结构210的横向横截面面积可以是圆形、椭圆形、卵形、或有或没有圆角的矩形(即正方形)、或环形。例如两个或三个埋入电极结构210可形成有两个或三个同心环的布置，其中环可以是圆形、椭圆形、卵形，或矩形(例如有圆角的正方形)。
每一个晶体管单元TC可形成在两个相邻的埋入电极结构210之间或形成在环形埋入电极结构210之内。半导体主体100可包括多个近似相同的在一个或多个单元阵列中以规则图案布置的晶体管单元TC。在每一个晶体管单元TC中，第二导电类型的主体区115可在两个相邻的埋入电极结构210之间或在环形埋入电极结构210内延伸。主体区115形成有漂移区121的pn结。在每一个晶体管单元TC中，至少一个(例如两个)第一导电类型的源区110可从第一表面101延伸进入半导体主体100。
主体区115可包括至少一个(例如两个)第二导电类型的接触区115x。接触区115x形成在源区110和除接触区115x之外主体区115剩余的部分之间，并直接邻接源区110。接触区115x中的最大净杂质浓度显著大于除接触区115x之外主体区115的剩余部分中的最大净杂质浓度。例如，接触区115x中的最大净杂质浓度超过主体区115的剩余部分中最大净杂质浓度至少10倍。接触区115x可由除形成主体区115之外提供的注入工艺产生，并减小了封闭效应的风险。
每一个源区110形成具有主体区115的pn结，主体区115可包括或可不包括接触区115x。源区110直接邻接电介质衬里205。接触区115x可相比源区110更深地延伸进入半导体主体100中。
直接邻接晶体管单元TC的埋入电极结构210提供绝缘栅电极Ga。施加到绝缘栅电极Ga的电势控制少数电荷载流子在主体区115的沟道部分中的分布，其中沟道部分邻接源区110和漂移区121之间的绝缘栅电极Ga。如果在正向模式中施加到绝缘栅电极Ga的栅电势超过预定义的阈值电压，则第一导电类型的反型沟道沿着绝缘栅电极Ga形成在主体区115中，且导通状态电流在源区110和发射极层130之间流动。其它的埋入电极结构210可提供辅助电极Y和场电极F。
在正向导电模式中，多数电荷载流子穿过晶体管单元TC进入漂移区121。在主体区115或接触区115x邻接前表面101或接触沟槽的情况下，第一二极管单元DC1可被形成，使得在RC模式中将少数电子载流子注入到漂移区121中。如参考图1A所提到的，主体区115作为第一二极管单元DC1的二极管区是有效的。
半导体主体100可包括至少一个另外的二极管单元DC2和/或至少一个晶体管和二极管单元TC、DC1、DC2之间的分隔物区域。每一个分隔物区域可将两个相邻的二极管单元DC1、DC2分离，或可形成在晶体管单元TC和一个二极管单元DC1、DC2之间。
在每一个第二二极管单元DC2中，第二导电类型的阳极区116形成在两个相邻的埋入电极结构210之间或第一表面101和漂移区121之间的环形埋入电极结构210之内。每一个阳极区116形成与漂移区121的pn结。如参考图1A提到的，阳极区116作为第二二极管单元DC2的二极管区是有效的。
在每一个分隔物区域中，第二导电类型的浮动区119可在相邻的埋入电极结构210之间或在环形埋入电极结构210之内从第一表面101延伸进入半导体主体100中。
延伸穿过电介质层220的接触结构315使前面电极310与晶体管单元TC的源区110、第一二极管单元DC1的主体区115和第二二极管单元DC2的阳极区116电连接。第一电介质结构220可介电地绝缘前面电极310与半导体主体100和埋入电极结构210中的浮动区119。前面电极310可形成或可电连接或耦合到发射极端子E。背面电极320可形成集电极端子C或可电耦合或连接到集电极端子C。
前面电极和背面电极310、320的每一个可由作为一个或多个主要成分的铝(Al)、铜(Cu)或者铝或铜的合金组成或包含他们，所述合金例如是AlSi、AlCu或AlSiCu。根据其它实施例，背面电极320可包含一个、两个、三个或多个子层，每一个子层包含作为主要成分的镍(Ni)、钛(Ti)、钒(V)、银(Ag)、金(Au)、钨(W)、铂(Pt)和钯(Pd)中的至少一个。例如子层可包含金属氮化物或包含Ni、Ti、V、Ag、Au、W、Pt和/或Pd的金属合金。
栅电极结构210的材料可以是重掺杂的多晶硅。根据其它实施例，栅电极结构210是具有包含金属或金属化合物的层的分层结构。
图6A-6C提及形成有第一导电类型的第一区、第二导电类型的重掺杂第二区和第二导电类型的较少重掺杂第三区的发射极层的方法。在图中，第一导电类型是n型而第二导电类型是p型。等效的考虑适用于p型的第一区和n型的第二区。
图6A提及半导体衬底500a，其可以是来自单晶半导体材料的半导体晶片，例如硅(Si)、锗(Ge)、锗化硅(SiGe)晶体、碳化硅(SiC)、氮化镓(GaN)、砷化镓(GaAs)或任何其它AIIIBV半导体。
半导体衬底500a可包括具有第一表面101a和平行于第一表面101a的第二表面102a的半导体部分100a。半导体部分100a可包含弱掺杂的n型漂移层121a以及，可选地，更重掺杂的将漂移层121a与第二表面102a分离的基底层130a。
基底层130a可以是从硅锭获得的基础衬底而漂移层121a可以是通过在基底层130a上的外延生长的外延层，整个半导体部分100a可以从硅锭获得。在该情况下，基底层130a是半导体部分100a邻接第二表面102a的下部部分。
晶体管和二极管TC、DC的部分可沿着第一表面101a定向形成。
在第一注入工艺过程中，p型杂质401穿过第二表面102a注入到直接邻接第二表面102a的基底层130a的部分中。
图6B示出了通过第一杂质401局部过度补偿基底层130a的n型杂质而形成的注入层130b。基底层130a的剩余部分可形成将漂移层121a与注入层130b分离的场停止层128a。
第一掩模层被沉积在第二表面102a上并通过光刻图案化以形成第一注入掩模410。第一注入掩模410完全覆盖第二表面102a的第一区域619。在第二区域611中，在第一注入掩模410中的开口暴露注入层130b的部分。N型杂质411被注入到注入层130b中。N型杂质局部过度补偿由第一注入掩模410中的开口分段暴露的注入层130b的p型杂质，以形成重n+掺杂第一区131。
第二注入掩模420至少部分代替图6B中的第一注入掩模410形成在第二表面102a上。例如，第一注入掩模410可以被去除，第二掩模层可以被沉积并通过光刻图案化以形成第二注入掩模420。
图6C示出了第二注入掩模420，其完全覆盖第一区域619中的第二表面102a的部分和在第二区域611中被分配给第一区131的第二表面102a的部分。第二注入掩模420中的开口暴露第一区131之间的注入层130b的部分。P型杂质421穿过第二注入掩模420中的开口被引入以形成第二区域611中的重掺杂p型第二区132。
图6A-6C中的注入顺序可被变更。例如注入p型杂质401的步骤可以在其它上面描述的步骤之后执行以及在其它注入步骤之后执行的退火工艺之后执行。退火步骤可到达至少600℃或至少800℃的温度。
在p型杂质421的剂量足够低而不过度补偿n型杂质411的情况下，第二注入掩模420也可暴露整个第二区域611。
举例来说，半导体衬底500a可被切割或锯开以获得多个相同的半导体器件500，如参考图1A-1B、2A-2B、3A-3C和5描述的。
图7A-7B涉及通过两次注入形成图案化的发射极层的方法。
从图6A的半导体衬底500a开始并使用如参考图6B描述的第一注入掩模410，n型杂质411穿过第一注入掩模410中的开口而被注入，以形成如图7A图示的n型第一区131。
第一注入掩模410可用第二注入掩模420替代，第二注入掩模420具有在第一区域619中的第一开口和第二区域611中暴露第一区131之间的基底层130a的部分的第二开口。第一区域619中的开口相比第二区域611中的第二开口具有较低的面积分数。例如第一开口可以是较小的，例如比第二开口窄、或稀疏、或同时小并稀疏。P型杂质421穿过第二注入掩模420中的第一和第二开口被引入到基底层130a中。
图7B示出了第二区域611中的第一区131之间形成的重掺杂p型第二区132和在第一区域619中有弱掺杂部分和更重掺杂部分的连续的p型第三区133。注入的顺序可以被改变。
图8A示出了制造半导体器件的方法。第一注入掩模形成在半导体衬底的背表面，其中第一注入掩模在第一区域中没有开口而在第一区域之外包括开口(502)。第一导电类型的杂质穿过第一注入掩模注入到半导体衬底的直接邻接背表面的基底层中，以在基底层中形成第一导电类型的第一区(504)。第二注入掩模形成在背表面上，其中在第一区域中，在第二注入掩模中开口的面积分数小于第一区域之外的(506)。互补第二导电类型的杂质穿过第二注入掩模注入到基底层中以形成在基底层中、第一区域之外、分离第一区的第二导电类型的第二区和在第一区域中第二导电类型的连续的第三区，其中第三区具有比第二区低的平均注入剂量(508)。
图8B示出了制造半导体器件的另一个方法。第一注入掩模形成在半导体衬底的背表面上，其中第一注入掩模在第一区域中没有开口并在第一区域之外的第二区域中包括开口(512)。第一导电类型的杂质穿过第一注入掩模注入到半导体衬底的直接邻接背表面的基底层中，以在基底层中形成第一导电类型的第一区(514)。在第一区域中没有开口的第二注入掩模形成在背表面(516)上。互补第二导电类型的杂质穿过第二注入掩模注入到基底层中，以在第二区域内形成分离第一区的第二导电类型的第二区(518)。在具有第一区域和第二区域两者中暴露的背表面的情况下，第二导电类型的杂质被注入(520)。退火工艺可在注入互补第二导电类型的杂质进入基底层以在第二区域内形成分离第一区的第二导电类型的第二区的步骤之后和在具有第一和第二区域中暴露的背表面的情况下注入第二导电类型的杂质之前执行。
尽管具体的实施例已在本文中图示和描述，本领域普通技术人员将理解的是多种替换和/或等效实施方式可替代示出并描述的具体实施例而不脱离本发明的范围。本申请意图覆盖本文讨论的具体实施例的任何改编或变化。因此，意图是，本发明仅仅被权利要求及其等效形式所限制。

Claims (20)

1.一种半导体器件，包括：
在半导体主体中的第一导电类型的漂移区；
配置以在第一状态中形成与漂移区连接的导电沟道的可控单元；和
第一导电类型的第一区以及与第一导电类型互补的第二导电类型的第二区和第三区，分别在漂移区和背面电极之间，其中第三区相比于第二区更宽且具有较低的平均发射极效率，并且其中第一、第二和第三区直接邻接背面电极
其中，相邻的第一区被第二区之一分离。
2.权利要求1的半导体器件，其中
第三区的最小宽度是相邻的第一区之间的最小距离的至少两倍那样大。
3.权利要求1的半导体器件，进一步包括：
漂移区和包括第一、第二和第三区的发射极层之间的场停止层，其中场停止层中的最大净杂质浓度是漂移区中的至少五倍那样高。
4.权利要求1的半导体器件，其中第三区包括至少一个第一区段，且第二区中的净杂质剂量是第一区段中的至少1.3倍那样高。
5.权利要求1的半导体器件，其中第三区包括至少一个第一区段，且第二区中的净杂质剂量是第一区段中的至多六倍那样高。
6.权利要求1的半导体器件，其中第三区包括至少一个第一区段，且第二区中的净杂质剂量是第一区段中的至少两倍且至多三倍那样高。
7.权利要求4的半导体器件，其中第三区包括第二区段，第二区段的净杂质剂量相比于第一区段中的净杂质剂量更接近于第二区中的净杂质剂量。
8.权利要求7的半导体器件，其中第二区段和第二区具有相等的净杂质剂量。
9.权利要求7的半导体器件，其中第二区段直接邻接第二区。
10.权利要求7的半导体器件，其中第二区段中的至少一个形成在第三区的边界段，边界段直接邻接一个或多个第一区并具有第一区的平均宽度和第二区的平均宽度之和的至多五倍的宽度。
11.权利要求7的半导体器件，其中第二区是条状的，且第二区段形成在第二区的纵向投影中。
12.权利要求7的半导体器件，其中第二区被布置在矩阵中且第二区段被布置在矩阵的规则延伸中。
13.权利要求1的半导体器件，进一步包括:
漂移区和第三区之间的第一场停止区，其中第一场停止区中的平均净杂质浓度是漂移区中的至少两倍那样高。
14.权利要求13的半导体器件，进一步包括：
一侧上的漂移区与在相对侧上的第一和第二区之间的第二场停止区，其中第一场停止区中的净杂质剂量是第二场停止区中的至少两倍那样高。
15.一种反向导电绝缘栅双极晶体管，包括：
在半导体主体中的第一导电类型的漂移区；
配置以在第一状态中形成与漂移区连接的导电沟道的可控单元；以及
第一导电类型的第一区以及与第一导电类型互补的第二导电类型的第二区和第三区，分别在漂移区和背面电极之间，其中第三区比第二区更宽且包括至少一个净杂质剂量是第二区的至多80%的第一区段，且其中第一、第二和第三区直接邻接背面电极。
16.一种制造半导体器件的方法，该方法包括：
在半导体衬底的背表面上形成第一注入掩模，其中第一注入掩模在第一区域中没有开口且在第一区域之外包括开口；
注入第一导电类型的杂质穿过第一注入掩模进入半导体衬底的直接邻接背表面的基底层中，以在基底层中形成第一导电类型的第一区；
在背表面上形成第二注入掩模，其中在第一区域中第二注入掩模的开口的面积分数小于第一区域之外的；以及
注入与第一导电类型互补的第二导电类型的杂质穿过第二注入掩模进入基底层中，以形成第一区域之外的分离第一区的第二导电类型的第二区，和在第一区域内的第二导电类型的连续的第三区，第三区的平均注入剂量小于第二区。
17.权利要求16的方法，其中
第二注入掩模完全覆盖第一区域，该方法进一步包括：
在完全暴露背表面的情况下注入第二导电类型的杂质。
18.权利要求16的方法，其中
第一区域中的第二注入掩模的第一开口比第一区域之外的第二开口窄。
19.一种制造半导体器件的方法，该方法包括：
在半导体衬底的背表面上形成第一注入掩模，其中第一注入掩模在第一区域中没有开口且在第一区域之外的第二区域中包括开口；
注入第一导电类型的杂质穿过第一注入掩模进入半导体衬底的直接邻接背表面的基底层中，以在基底层中形成第一导电类型的第一区；
在背表面上形成第二注入掩模，其中第二注入掩模在第一区域中没有开口；
注入与第一导电类型互补的第二导电类型的杂质穿过第二注入掩模进入基底层中，以形成在第二区域内的分离第一区的第二导电类型的第二区；以及
在第一区域和第二区域中暴露背表面的情况下注入第二导电类型的杂质。
20.权利要求19的方法，其中
在第一区域和第二区域中暴露背表面的情况下注入第二导电类型的杂质的步骤之前和注入第二导电类型的杂质进入基底层中以在第二区域内形成分离第一区的第二导电类型的第二区的步骤之后执行退火工艺。
CN201510163929.0A 2014-02-20 2015-02-17 半导体器件及有与背面电极直接邻接区的rc‑igbt Active CN104867925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/185,117 US9159819B2 (en) 2014-02-20 2014-02-20 Semiconductor device and RC-IGBT with zones directly adjoining a rear side electrode
US14/185117 2014-02-20

Publications (2)

Publication Number Publication Date
CN104867925A CN104867925A (zh) 2015-08-26
CN104867925B true CN104867925B (zh) 2018-04-13

Family

ID=53759087

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510163929.0A Active CN104867925B (zh) 2014-02-20 2015-02-17 半导体器件及有与背面电极直接邻接区的rc‑igbt

Country Status (4)

Country Link
US (1) US9159819B2 (zh)
JP (1) JP2015156489A (zh)
CN (1) CN104867925B (zh)
DE (1) DE102015102129A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014226161B4 (de) * 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
JP6633867B2 (ja) * 2015-08-21 2020-01-22 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US11069797B2 (en) 2016-05-25 2021-07-20 Ideal Power Inc. Ruggedized symmetrically bidirectional bipolar power transistor
DE102016113183B4 (de) * 2016-07-18 2021-02-11 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einer Feldelektrode und Schaltleistungsvorrichtung
DE102016117264B4 (de) 2016-09-14 2020-10-08 Infineon Technologies Ag Leistungshalbleiterbauelement mit Steuerbarkeit von dU/dt
DE102016117723A1 (de) 2016-09-20 2018-03-22 Infineon Technologies Ag Diodenstruktur eines Leistungshalbleiterbauelements
DE102016121912B4 (de) 2016-11-15 2024-05-08 Infineon Technologies Ag Halbleiterbauelemente und Verfahren zum Betreiben von Halbleiterbauelementen
DE102016015475B3 (de) 2016-12-28 2018-01-11 3-5 Power Electronics GmbH IGBT Halbleiterstruktur
DE102018112344A1 (de) * 2017-05-29 2018-11-29 Infineon Technologies Ag Leistungshalbleitervorrichtung mit dV/dt-Steuerbarkeit und Quergrabenanordnung
JP6935731B2 (ja) * 2017-11-16 2021-09-15 株式会社デンソー 半導体装置
JP7131003B2 (ja) 2018-03-16 2022-09-06 富士電機株式会社 半導体装置
EP3712961A1 (en) 2019-03-22 2020-09-23 ABB Schweiz AG Reverse conducting insulated gate power semiconductor device having low conduction losses
EP3759739B1 (en) * 2019-03-22 2021-08-04 ABB Power Grids Switzerland AG Reverse conducting insulated gate power semiconductor device having low conduction losses
JP7310588B2 (ja) * 2019-12-17 2023-07-19 三菱電機株式会社 半導体装置及びその製造方法
DE102021002618A1 (de) 2021-05-19 2022-11-24 Infineon Technologies Ag Leistungshalbleitervorrichtung
DE102021115971A1 (de) 2021-06-21 2022-12-22 Infineon Technologies Ag Feldstoppgebiet enthaltende halbleitervorrichtung
EP4199100A1 (en) * 2021-12-20 2023-06-21 Hitachi Energy Switzerland AG Reverse-conducting insulated gate bipolar transistor
US20230246073A1 (en) * 2022-02-01 2023-08-03 Wolfspeed, Inc. Wide bandgap unipolar/bipolar transistor
DE102023202872A1 (de) 2023-03-29 2024-10-02 Infineon Technologies Austria Ag Leistungshalbleitervorrichtung mit einem diodenbereich

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412288A (zh) * 2010-09-21 2012-04-11 株式会社东芝 逆导型绝缘栅双极晶体管

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196705A (ja) * 1992-12-24 1994-07-15 Hitachi Ltd 逆導通型絶縁ゲートバイポーラトランジスタ及びその製造方法
JP3447884B2 (ja) * 1995-03-15 2003-09-16 株式会社東芝 高耐圧半導体素子
DE10250575B4 (de) 2002-10-30 2010-04-15 Infineon Technologies Ag IGBT mit monolithisch integrierter antiparalleler Diode
JP2004228466A (ja) * 2003-01-27 2004-08-12 Renesas Technology Corp 集積半導体装置およびその製造方法
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
DE102006050338B4 (de) 2006-10-25 2011-12-29 Infineon Technologies Austria Ag Halbleiterbauelement mit verbessertem Speicherladung zu Dioden-Softness Trade-off
WO2009006287A2 (en) 2007-06-29 2009-01-08 George Syrovy Oscillating windmill
EP2061084A1 (en) 2007-11-14 2009-05-20 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and corresponding manufacturing method
EP2086012A1 (en) 2007-12-19 2009-08-05 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
EP2073271A1 (en) 2007-12-19 2009-06-24 ABB Technology AG Reverse-conducting insulated gate bipolar transistor and method for manufacturing such a reverse-conducting insulated gate bipolar transistor
EP2184781A1 (en) 2008-11-05 2010-05-12 ABB Technology AG Reverse-conducting semiconductor device
JP4703769B2 (ja) * 2009-01-15 2011-06-15 株式会社東芝 半導体装置及びその製造方法
DK2249392T3 (da) 2009-04-29 2020-08-17 Abb Power Grids Switzerland Ag Omvendt ledende halvlederenhed
JP2013235891A (ja) * 2012-05-07 2013-11-21 Denso Corp 半導体装置
US20130341673A1 (en) * 2012-06-21 2013-12-26 Infineon Technologies Ag Reverse Conducting IGBT
US9111989B2 (en) * 2013-03-26 2015-08-18 Infineon Technologies Austria Ag Insulated gate bipolar transistor including emitter short regions

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102412288A (zh) * 2010-09-21 2012-04-11 株式会社东芝 逆导型绝缘栅双极晶体管

Also Published As

Publication number Publication date
CN104867925A (zh) 2015-08-26
US20150236143A1 (en) 2015-08-20
DE102015102129A1 (de) 2015-08-20
JP2015156489A (ja) 2015-08-27
US9159819B2 (en) 2015-10-13

Similar Documents

Publication Publication Date Title
CN104867925B (zh) 半导体器件及有与背面电极直接邻接区的rc‑igbt
US10991801B2 (en) Semiconductor device with improved current flow distribution
CN104681604B (zh) 半导体器件和具有势垒区的绝缘栅双极型晶体管
US10825935B2 (en) Trench MOS-type Schottky diode
CN104465734B (zh) 绝缘栅双极型晶体管及其制造方法
US9553179B2 (en) Semiconductor device and insulated gate bipolar transistor with barrier structure
CN103972281B (zh) 包括边缘区域的半导体器件和制造半导体器件的方法
CN106449727B (zh) 防雪崩的准垂直hemt
US11081598B2 (en) Trench MOS Schottky diode
CN105097907B (zh) 半导体器件和有隔离源区的反向导电绝缘栅双极晶体管
CN110190125A (zh) 碳化硅半导体器件
CN104716168B (zh) 带有复合区的半导体器件
CN103996705B (zh) 带有具有竖直杂质分布的超级结结构的半导体器件
US10249746B2 (en) Bipolar transistor with superjunction structure
CN104134686B (zh) 基于补偿结构的超结结构半导体器件
CN107026163A (zh) 具有沿着晶体管单元区的过渡区中的晶体管单元和超结结构的半导体器件
US10083956B2 (en) Semiconductor device
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
US20150287840A1 (en) Semiconductor device
US9384983B2 (en) Method of manufacturing a vertical semiconductor device
US20140027858A1 (en) Semiconductor device
US9899478B2 (en) Desaturable semiconductor device with transistor cells and auxiliary cells
JP7414047B2 (ja) 半導体装置
CN107978640A (zh) 功率半导体器件终止结构
CN107689399A (zh) 具有漂移区和背面发射极的半导体装置及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant